JPH0582937A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0582937A JPH0582937A JP4060538A JP6053892A JPH0582937A JP H0582937 A JPH0582937 A JP H0582937A JP 4060538 A JP4060538 A JP 4060538A JP 6053892 A JP6053892 A JP 6053892A JP H0582937 A JPH0582937 A JP H0582937A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- lead
- packages
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
対称に実装された一対のICパッケージとこれらに挟ま
れる配線基板との熱膨張係数の違いにより半田部分に発
生する応力を低減して半田クラックを防止することを目
的とする。 【構成】 この発明では、配線基板1の上面に実装され
たICパッケージ2に対して下面に搭載されるICパッ
ケージ3を位置をずらして実装する。たとえば、上下面
のマウントパッドをこのマウントパッドの幅の長さ以上
ずらして設ける。或は、上下の面に実装されるICパッ
ケージが互いにほぼ直交するような向きにそれぞれ実装
する。或は、上下のICパッケージ2、3のリード部分
20bとリード部分30bとの間隔を配線基板1の厚さ
の2.4倍以上ずらすようにしてICパッケージ2、3
を実装する。
Description
れぞれICパッケージを実装してなる、いわゆる両面実
装型の半導体装置に関する。
導体装置の断面図である。図14において、符号1は配
線基板、2と3はそれぞれICパッケージである。各I
Cパッケージ2、3は表面実装型のパッケージであり、
長方形のパッケージ本体2a、3aの両側からガルウィ
ング形のリード端子2b、3bが延設されている。4は
配線基板1の上下の各面に形成されたマウントパッド
で、各マウントパッド4は配線基板1を挟んで対称位置
に形成されている。そして、各ICパッケージ2、3の
リード端子2b、3bがそれぞれマウントパッド4に半
田5、6で固着されている。
面に実装するには、まず、配線基板1の上面側に形成さ
れたマウントパッド4に半田5を付けおき、その上にI
Cパッケージ2のリード端子2bを載置し、半田5を加
熱、熔融してマウントパッド4とリード端子2bとを電
気的に接続する。同様の要領で、配線基板1の下面側に
ICパッケージ3を実装する。
半導体装置では、配線基板1の上下の各面のICパッケ
ージ2、3は配線基板1を挟んで対称位置に実装されて
いるため、以下のような問題点があった。
板1上に実装する際、さらには実装した後に温度サイク
ル試験等を行った場合、ICパッケージ2、3と配線基
板1とでは熱膨張係数が相違する為に、温度変化による
変形量がそれぞれ異なり、ICパッケージ2、3と配線
基板1の接合部である半田5、6に引っ張り或は圧縮等
の様々な応力が働く。これにより、半田5、6にクラッ
クが発生し、電気的特性が劣化するという問題点があっ
た。
ためになされたもので、温度変化に起因する半田付け部
分のクラック発生等を有効に防止した半導体装置を得る
ことを目的とする。
発明は、配線基板の両主面にそれぞれICパッケージを
実装した半導体装置であって、おもて裏一対の主面を有
する配線基板と、この配線基板の両主面上にそれぞれ形
成された所定の幅を有する複数のマウントパッドと、上
記マウントパッド上に固着されるリード部分をそれぞれ
有する複数のリード端子が両側に延び、これらの上記リ
ード部分が上記マウントパッド上にそれぞれ固定される
ことにより上記配線基板の主面上に実装された複数のI
Cパッケージと、上記各リード部分を上記マウントパッ
ド上にそれぞれ固着する結合部と、を備え、上記配線基
板のおもて側の主面に形成された上記マウントパッドに
対して、上記裏側の主面に形成された上記マウントパッ
ドの位置が上記マウントパッドの幅以上の距離だけ、上
記主面に沿った方向にずらされている半導体装置にあ
る。
は、配線基板を介して互いに対向するように配線基板の
おもて側と裏側の主面にそれぞれ搭載されたICパッケ
ージが、それぞれのリード端子が互いにほぼ直交する方
向に実装される。
置では、厚みが0.5mm以下の配線基板を使用した場
合に、配線基板のおもて側の主面に実装されたICパッ
ケージの各リード端子のリード部分と、配線基板を介し
てこのICパッケージに対向するように裏側の主面に実
装されたICパッケージのそれぞれのリード端子のリー
ド部分との間隔が、配線基板に沿った方向(平行)に1.
2mm以上離れるようにICパッケージが実装される。
置では、配線基板のおもて面のリード部分と裏面のリー
ド部分の間隔が、主面に沿った方向に配線基板の厚みの
2.4倍以上離れるように、ICパッケージが実装され
る。
面にそれぞれ搭載されるICパッケージを完全重ならな
いようにずらして実装するので、ICパッケージと配線
基板との熱膨張係数の違いによるそれぞれの変化量の差
を、配線基板の変形により吸収し、ICパッケージと配
線基板の接合部である半田に発生する応力を軽減し、半
田クラックの発生を回避する。
て説明する。図1は第1の発明の一実施例による半導体
装置の断面図で、図14に示した従来例に対応する部分
には同一の符号を付す。符号1は配線基板、2と3はそ
れぞれICパッケージである。各ICパッケージ2、3
は表面実装型のパッケージであり、長方形のパッケージ
本体2a、3aの両側からガルウィング形のリード端子
2b、3bが延設されている。4は配線基板1の上下
(おもて裏)の各主面に形成されたマウントパッドであ
る。
に形成されたマウントパッド4の位置に対して、下側の
主面に形成されたマウントパッド4の位置がこのマウン
トパッド4の幅の長さ以上、主面に沿った方向にすなわ
ち平行にずらされて配置されており、これら上下の各マ
ウントパッド4上にそれぞれICパッケージ2、3が半
田5、6で接合されていることにある。上記構成の半導
体装置においてICパッケージ2、3の実装手順は、従
来例での説明と同じであるが、その場合のマウントパッ
ド4の形成位置は配線基板1の上下でずれているから、
ICパッケージ2、3を実装する際に、配線基板1が上
下のICパッケージ2、3によって熱変形が拘束される
ことなく自由に変位できる。このため、半田付け部分に
おける残留応力は従来と比べて極めて小さくなり、半田
5、6のクラック発生が回避される。
装置の断面図で、図1に示した実施例と同一もしくは対
応する部分は同一の符号を付す。この実施例では、配線
基板1を介して互いに対向するように配線基板1の上面
側と下面側にそれぞれ搭載されたICパッケージ2、3
が、互いに直交する方向、すなわちそれぞれのリード端
子2b、3bが互いに直交或はほぼ直交する方向に実装
されるように、マウントパッド4が配線基板1上に配置
されている。
形成位置が配線基板1を挟んで上下でずれているので、
温度変化に起因する半田5、6の部分でのクラック発生
が回避される。
ジ2、3としてDIP(Dual InlinePackage)タイプのも
のについて説明したが、これに限定されるものではな
く、FPT(Flat Package Type)タイプのものについて
も上記発明を適用することができる。また、上記2つの
実施例では、リード端子2b、3bがガルウィング形の
ものについて説明したが、これに限定されず、Jリード
形(図6参照)、バッドリード形(図7参照)などのものに
も上記発明は適用可能である。
ICパッケージのずらし幅を実験結果からより数値的に
限定したものである。図3は第3の発明の一実施例によ
る半導体装置の断面図、図4は図3のA部を拡大して示
した拡大断面図でり、上記実施例と同一もしくは対応す
る部分は同一の符号を付す。図4において、リード部分
20b、30bはリード端子2b、3bの、半田5、6
によりマウントパッド4に接合される部分を示す。ま
た、Tは配線基板1の厚み、Toは各リード端子2b、
3bの厚み、Lは上面側に実装されたICパッケージ2
のリード端子2bのリード部分20bと、下面側に実装
されたICパッケージ3のリード端子3bのリード部分
30bとの間の間隔を示す。
各種類のリード端子のこの発明で定義されるリード部分
の範囲をXで示した。図5のガルウィング形のリード端
子では、リード端子の先端から下部の折れ曲がり部分で
の双方からの中線の交点までをリード部分Xとしてい
る。図6のJリード形のリード端子ではリード端子全体
の幅をリード部分Xとしている。図7のバッドリード形
のリード端子ではリードの幅をリード部分Xとしてい
る。
に搭載されるそれぞれICパッケージ2とICパッケー
ジ3とが、それぞれのリード端子2b、3bのリード部
分20b、30bの端同士の間の間隔Lが、配線基板1
の厚みTの2.4倍以上、平行に離れるように実装され
ており、従ってマウントパッド4が上記条件を満たすよ
う配線基板1上に配置されている。
生応力比率σとの関係を、電算機の構造解析プログラム
を使用して解析した結果を示す。横軸にリード部分間の
距離L(基板の面に沿った方向(平行)の距離)、縦軸に発
生応力比率σをとった。発生応力比率σとは、配線基板
1の上下面にICパッケージを対称に実装した時の半田
5、6に発生する応力を100%とした時の発生した応
力値の比率を示すものである。そして通常、使用される
半導体装置の寸法として、配線基板1の厚みT=0.5
mm、リード端子2b、3bの厚みTo=0.125m
mとして解析を行った。その結果、間隔Lが約1.2m
m以上の場合に大幅に半田5、6に発生する応力が低減
されている。また、実際の温度サイクル試験においても
同様の効果が得られることが確認されている。従って上
述のように、リード部分間の距離Lは配線基板1の厚み
Tの2.4倍以上にする必要がある。
B、C、D点での配線基板1での発生応力分布を等高線
7で示した。kは配線基板1の上下面のリード部分間の
直線距離を示す。リード部分20b、30b間の間隔が
狭い図9の状態においては、配線基板1の上下面で発生
する応力が相互に影響し合い、半田5、6で発生する応
力は増大する。
図10の状態では、上下のリード部分20b、30bの
間隔L(=1.2mm)が広いため、半田5、6に相互に
及ぼす影響が殆どないことが判断できる。なお、この点
では上下のリード部分の間隔L(=1.2mm)は、配線
基板1の厚みT(=0.5mm)の2.4倍となってい
る。
b、30bの間隔Lが更に広い図8のD点での発生応力
分布を示した図11の状態においては、図10と同様に
半田5、6に相互に及ぼす影響は殆どないことが判断で
きる。
ジのリード部分20b、30b間の間隔LをC点(L=
1.2mm)以上離してもその効果は増大せず、C点(L
=1.2mm)での間隔で半田5、6の応力低減の効果
は十分に得られることを示している。従って、上下のI
Cパッケージのリード部分20b、30b間の間隔Lは
配線基板1の厚みTの2.4倍以上にすればよいことが
解る。
影響は、上下のICパッケージのリード部分20b、3
0bの間隔に依存することより、図10の配線基板の厚
さTを含んだリード部分20b、30b間の直線距離k
の値を大きくすることにより、その影響を抑えることも
可能である。すなわち、配線基板1の厚みTを厚くする
ことで半田5、6で発生する応力を低減することがで
る。
隔Lを配線基板の厚みTの2.4倍以上にするという限
定条件と別に、0.5mm以下の厚みの配線基板を使用
した場合に上下面のICパッケージのリード部分の間隔
Lは1.2mm以上にするという限定条件が成立するこ
とが解る。さらに、上記実験において配線基板の厚みT
(=0.5mm)に対してリード端子(リード部分)の厚み
Toが0.125mmであることから、上記各限定条件
に配線基板の厚みTがリード端子の厚みToの4倍以下
であるという限定条件を加えてもよい。
の上下の面にそれぞれ複数のICパッケージ2、3を実
装した場合を示した。上記3つの発明は複数のICパッ
ケージを配線基板の上下両面にそれぞれ実装する場合に
おいても当然ながら適用可能である。
形のリード端子のICパッケージについて説明したが、
これに限定されるものではなく、Jリード形或はバッド
リード形等の種類のリード端子を有するICパッケー
ジ、或は異なる種類のリード端子を有するICパッケー
ジを組み合わせた場合においてもこの発明は適用可能で
ある。Jリード形およびバッドリード形のリード端子の
場合のリード部分は、上述したように図6および図7に
Xで定義されている。
導体装置においては、配線基板の両面にそれぞれ搭載さ
れるICパッケージを上下の面でずらせて実装するよう
にしたので、上下面のICパッケージによって配線基板
の変形が拘束されることがなく、配線基板は自由に変化
することができる。そのため、半田付け部分で発生する
応力が従来のものに比べて小さくなり、半田部分でのク
ラックの発生が回避され信頼性の高い半導体装置が提供
できる効果がある。
である。
図である。
の断面図である。
明するための拡大図である。
るための拡大図である。
明するための拡大図である。
率σとの関係を示す図である。
す図である。
示す図である。
示す図である。
れぞれ実装した場合のこの発明に係る半導体装置の一実
施例を示す断面図である。
れぞれ実装した場合のこの発明に係る半導体装置の別の
実施例を示す断面図である。
Claims (4)
- 【請求項1】 配線基板の両主面にそれぞれICパッケ
ージを実装した半導体装置であって、 おもて裏一対の主面を有する配線基板と、 この配線基板の両主面上にそれぞれ形成された所定の幅
を有する複数のマウントパッドと、 上記マウントパッド上に固着されるリード部分をそれぞ
れ有する複数のリード端子が両側に延び、これらの上記
リード部分が上記マウントパッド上にそれぞれ固定され
ることにより上記配線基板の主面上に実装された複数の
ICパッケージと、 上記各リード部分を上記マウントパッド上にそれぞれ固
着する結合部と、 を備え、 上記配線基板のおもて側の主面に形成された上記マウン
トパッドに対して、上記裏側の主面に形成された上記マ
ウントパッドの位置が上記マウントパッドの幅以上の距
離だけ、上記主面に沿った方向にずらされている半導体
装置。 - 【請求項2】 配線基板の両主面にそれぞれICパッケ
ージを実装した半導体装置であって、 おもて裏一対の主面を有する配線基板と、 この配線基板の両主面上にそれぞれ形成された複数のマ
ウントパッドと、 上記マウントパッド上に固着されるリード部分をそれぞ
れ有する複数のリード端子が両側に延び、これらの上記
リード部分が上記マウントパッド上にそれぞれ固定され
ることにより上記配線基板の主面上に実装された複数の
ICパッケージと、 上記各リード部分を上記マウントパッド上にそれぞれ固
着する結合部と、 を備え、 上記配線基板のおもて側と裏側の主面に、この配線基板
を介して互いに対向するようにそれぞれ搭載されたIC
パッケージが、これらのリード端子が互いにほぼ直交す
る方向に実装されるように、上記複数のマウントパッド
が配線基板上に配置されている半導体装置。 - 【請求項3】 配線基板の両主面にそれぞれICパッケ
ージを実装した半導体装置であって、 おもて裏一対の主面を有しかつ0.5mm以下の厚みを
有する配線基板と、 この配線基板の両主面上にそれぞれ形成された複数のマ
ウントパッドと、 上記マウントパッド上に固着されるリード部分をそれぞ
れ有する複数のリード端子が両側に延び、これらの上記
リード部分が上記マウントパッド上にそれぞれ固定され
ることにより上記配線基板の主面上に実装された複数の
ICパッケージと、 上記各リード部分を上記マウントパッド上にそれぞれ固
着する結合部と、 を備え、 上記配線基板のおもて側の主面に実装されたICパッケ
ージの各リード端子のリード部分と、上記配線基板を介
してこれに対向するように裏側の主面に実装されたIC
パッケージの各リード端子のリード部分との間隔が、上
記主面に沿った方向に1.2mm以上離れるように上記
配線基板の両主面に上記複数のマウントパッドが配置さ
れている半導体装置。 - 【請求項4】 配線基板の両主面にそれぞれICパッケ
ージを実装した半導体装置であって、 おもて裏一対の主面を有しかつ厚みを有する配線基板
と、 この配線基板の両主面上にそれぞれ形成された複数のマ
ウントパッドと、 上記マウントパッド上に固着されるリード部分をそれぞ
れ有する複数のリード端子が両側に延び、これらの上記
リード部分が上記マウントパッド上にそれぞれ固定され
ることにより上記配線基板の主面上に実装された複数の
ICパッケージと、 上記各リード部分を上記マウントパッド上にそれぞれ固
着する結合部と、 を備え、 上記配線基板のおもて側の主面に実装されたICパッケ
ージの各リード端子のリード部分と、上記配線基板を介
してこれに対向するように裏側の主面に実装されたIC
パッケージの各リード端子のリード部分との間隔が、上
記主面に沿った方向に、上記配線基板の厚みの2.4倍
以上離れるように上記配線基板の両主面に上記複数のマ
ウントパッドが配置されている半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4060538A JP2634351B2 (ja) | 1991-04-23 | 1992-03-17 | 半導体装置 |
DE4213250A DE4213250C2 (de) | 1991-04-23 | 1992-04-22 | Doppelseitig SMD-bestückte Leiterplatte mit besonderen Maßnahmen zur Verminderung von Temperaturwechselspannungen |
US07/872,032 US5374848A (en) | 1991-04-23 | 1992-04-23 | Thermal stress resistant semiconductor device mounting arrangement |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-90903 | 1991-04-23 | ||
JP9090391 | 1991-04-23 | ||
JP4060538A JP2634351B2 (ja) | 1991-04-23 | 1992-03-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0582937A true JPH0582937A (ja) | 1993-04-02 |
JP2634351B2 JP2634351B2 (ja) | 1997-07-23 |
Family
ID=26401612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4060538A Expired - Lifetime JP2634351B2 (ja) | 1991-04-23 | 1992-03-17 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5374848A (ja) |
JP (1) | JP2634351B2 (ja) |
DE (1) | DE4213250C2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7247945B2 (en) | 2004-12-13 | 2007-07-24 | Canon Kabushiki Kaisha | Semiconductor apparatus |
JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
WO2010125814A1 (ja) * | 2009-04-28 | 2010-11-04 | 株式会社フジクラ | デバイス実装構造およびデバイス実装方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2321135B (en) * | 1997-01-11 | 2001-06-27 | Furse W J & Co Ltd | Improvements in or relating to thermal trip arrangements |
US5528461A (en) * | 1993-11-08 | 1996-06-18 | Motorola, Inc. | Printed circuit assembly having component locating features |
US6299055B1 (en) * | 1997-05-09 | 2001-10-09 | Lear Automotive Dearborn, Inc. | Manufacturing processes of service boxes and their parts |
CN1638120A (zh) | 2003-12-26 | 2005-07-13 | 恩益禧电子股份有限公司 | 半导体组装体及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828848A (ja) * | 1981-05-06 | 1983-02-19 | アイ・テイ・テイ・インダストリ−ズ・インコ−ポレ−テツド | 集積回路、半導体デバイスおよびコンポ−ネントの取付方法 |
JPS6380595A (ja) * | 1986-09-24 | 1988-04-11 | 日本電気株式会社 | プリント配線板 |
JP3034269U (ja) * | 1996-07-31 | 1997-02-14 | 株式会社基陽 | チップソー |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
JP2509969B2 (ja) * | 1988-02-26 | 1996-06-26 | 株式会社日立製作所 | 電子装置 |
US4891789A (en) * | 1988-03-03 | 1990-01-02 | Bull Hn Information Systems, Inc. | Surface mounted multilayer memory printed circuit board |
JPH01304795A (ja) * | 1988-06-02 | 1989-12-08 | Fujitsu Ltd | プリント板の配線方法 |
JPH0423460A (ja) * | 1990-05-18 | 1992-01-27 | Mitsubishi Electric Corp | 半導体装置 |
-
1992
- 1992-03-17 JP JP4060538A patent/JP2634351B2/ja not_active Expired - Lifetime
- 1992-04-22 DE DE4213250A patent/DE4213250C2/de not_active Expired - Lifetime
- 1992-04-23 US US07/872,032 patent/US5374848A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828848A (ja) * | 1981-05-06 | 1983-02-19 | アイ・テイ・テイ・インダストリ−ズ・インコ−ポレ−テツド | 集積回路、半導体デバイスおよびコンポ−ネントの取付方法 |
JPS6380595A (ja) * | 1986-09-24 | 1988-04-11 | 日本電気株式会社 | プリント配線板 |
JP3034269U (ja) * | 1996-07-31 | 1997-02-14 | 株式会社基陽 | チップソー |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7247945B2 (en) | 2004-12-13 | 2007-07-24 | Canon Kabushiki Kaisha | Semiconductor apparatus |
JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
WO2010125814A1 (ja) * | 2009-04-28 | 2010-11-04 | 株式会社フジクラ | デバイス実装構造およびデバイス実装方法 |
JP4942857B2 (ja) * | 2009-04-28 | 2012-05-30 | 株式会社フジクラ | デバイス実装構造およびデバイス実装方法 |
Also Published As
Publication number | Publication date |
---|---|
US5374848A (en) | 1994-12-20 |
DE4213250A1 (de) | 1992-10-29 |
DE4213250C2 (de) | 1998-05-28 |
JP2634351B2 (ja) | 1997-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
JPH11507769A (ja) | テープボールグリッドアレイ回路に用いられるフレキシブルリード | |
JP2568748B2 (ja) | 半導体装置 | |
JPH0582937A (ja) | 半導体装置 | |
JP2881029B2 (ja) | プリント配線板 | |
JP3350352B2 (ja) | 配線パターンを有する半導体装置の支持基体 | |
JPH08222571A (ja) | フリップチップicとその製造方法 | |
JP2000208189A (ja) | 電気コネクタ及びこれに用いるコンタクト | |
JP2634351C (ja) | ||
JP2000077798A (ja) | プリント配線板、半導体装置およびそれを用いた液晶表示装置 | |
JPH06181375A (ja) | 実装補助部品及びこれを用いた半導体装置 | |
JPH07142821A (ja) | プリント配線板 | |
JPS61114226A (ja) | 液晶表示素子 | |
JPS5911458Y2 (ja) | 印刷配線板 | |
JP2766401B2 (ja) | 表面実装型半導体装置 | |
JP3529326B2 (ja) | 表面実装用のパッケージ基板および表面実装方法 | |
JPH04105390A (ja) | 基板機構 | |
JP2639342B2 (ja) | 電子部品搭載用パッド並びにパッド及び電子部品の検査方法 | |
JPH0125491Y2 (ja) | ||
JPH04199552A (ja) | Icパッケージ | |
JPH077165U (ja) | 回路基板 | |
JPS6127178Y2 (ja) | ||
JPH04338599A (ja) | 実装基板およびその実装構造 | |
JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
JPH0414858A (ja) | 電子部品のリード端子構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term |