JP2509969B2 - 電子装置 - Google Patents

電子装置

Info

Publication number
JP2509969B2
JP2509969B2 JP63042071A JP4207188A JP2509969B2 JP 2509969 B2 JP2509969 B2 JP 2509969B2 JP 63042071 A JP63042071 A JP 63042071A JP 4207188 A JP4207188 A JP 4207188A JP 2509969 B2 JP2509969 B2 JP 2509969B2
Authority
JP
Japan
Prior art keywords
mounting
substrate
semiconductor device
wiring
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63042071A
Other languages
English (en)
Other versions
JPH01217996A (ja
Inventor
利夫 菅野
誠一郎 津久井
鈴木　　茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP63042071A priority Critical patent/JP2509969B2/ja
Priority to US07/310,563 priority patent/US4984064A/en
Priority to KR1019890001781A priority patent/KR0120921B1/ko
Publication of JPH01217996A publication Critical patent/JPH01217996A/ja
Priority to US07/606,292 priority patent/US5103247A/en
Priority to US07/710,642 priority patent/US5227664A/en
Priority to US08/024,969 priority patent/US5396102A/en
Application granted granted Critical
Publication of JP2509969B2 publication Critical patent/JP2509969B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば電子計算機システム等において、実
装スペースに高さ制限のある部位に収容される高密度モ
ジュールの実装に適用して有効な技術に関するものであ
る。
〔従来の技術〕
近年におけるVLSI（Very Large Scale Integrated Ci
rcuit）の基板技術について記載されている例として
は、株式会社サイエンスフォーラム、昭和58年11月28日
発行、「超LSIデバイスハンドブック」P239〜P250があ
る。
近年、半導体素子等の電子素子の実装密度を高めるた
め、上記文献に記載された多層基板技術を用いて、基板
の両面に半導体素子を装着し、基板の一端に外部電極を
設けたSIP（Single In−line Package）構造のモジュー
ルとして構成する技術が知られている。
本発明者は、特に上記SIP構造のモジュールを構成し
た半導体装置における実装技術について検討した。以下
は、本発明者によって検討された技術であり、その概要
は次の通りである。
すなわち、例えばDRAMで構成されたメモリモジュール
等のように基板の両面に面付形の半導体素子を複数装着
して構成されたSIP構造の半導体装置においては、マザ
ーボードあるいはソケットに対して垂直方向に実装する
形式が一般的であった。
ところで、上記のようなSIP構造の半導体装置を垂直
実装するためには、マザーボード上の実装空間におい
て、上記半導体装置を構成する基板の幅方向分の長さお
よびソケットの長さ等を確保する必要があり、実装高さ
の制限のある小形の計算機システム等においては、半導
体装置の実装に際して大きな問題となっていた。
そこでこのような半導体装置の実装高さを低く抑える
ために、上記半導体装置をマザーボードに対して斜め方
向に実装する技術が考えられる。
〔発明が解決しようとする課題〕
ところが、半導体装置は高集積化および高機能化等に
ともない、その外形的構造が大形化する傾向にあり、こ
のような大形半導体装置基板をマザーボード上において
斜め方向に実装しようとした場合、パッケージの角部が
マザーボードと接触状態となり、十分な斜め実装が困難
となり、実装空間の高さ制限を実質的に克服できない場
合が多くなってきた。
本発明は、上記問題点に着目してなされたものであ
り、その目的は実装空間の高さ制限に対応した角度によ
る斜め実装を可能とすることのできる技術を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、次の通りである。
すなわち、本願発明の電子装置は、配線基板の第１と
第２の両主面には電極パッドが設けられており、配線基
板は一端面に備えられた外部電極の部分で取付基板に電
気的に接続されて取付基板に対して傾斜して取り付けら
れ、配線基板には取付基板に対向する第１の主面とこれ
の反対側の第２の主面とにそれぞれ電子素子が装着さ
れ、第１の主面に装着される電子素子から配線基板の一
端面までの遠隔距離は、第２の主面に装着される電子素
子から配線基板の一端面までの遠隔距離よりも長く設定
され、配線基板の傾斜角度を大きくし得るようにした構
造となっている。
〔作用〕 上記した手段によれば、配線基板上の一方の第１の主
面に装着された電子素子が他方の第２の主面の電子素子
よりも外部電極から遠隔位置に装着されているため、こ
の面を取付基板の実装面に対面させて深い角度での斜め
実装を実現することができる。このため、高さ制限のあ
る実装空間においても十分な角度をもった斜め実装が可
能となり、SIPモジュールによる半導体装置等の電子装
置の空間実装密度を向上させることが可能となる。
〔実施例〕
第１図は本発明の一実施例である半導体装置をマザー
ボードに実装した状態を示す断面図、第２図はこの種の
従来の半導体装置をマザーボードに実装した状態を示す
断面図、第３図は本実施例の半導体装置における基板の
配線構造を示す説明図、第４図はこの種の従来の半導体
装置における基板の配線構造を示す説明図である。
本実施例の半導体装置１は、多層配線構造の基板２上
にPLCC（Plastic Leaded Chip Carrier）形状の半導体
素子３を複数個装着した構造のものであり、主として電
子計算機等のメモリモジュールとして使用されるもので
ある。本実施例においては、上記基板２に装着される半
導体素子３は基板２の両主面2a,2b上に装着されてお
り、第１図に示されるように、各面2a,2b上においてそ
れぞれ対応位置からずらした位置に装着されている。
上記構造の半導体装置１は、たとえば以下のようにし
て得ることができる。
まず、基板２の一層を構成するガラスエポキシ樹脂板
の一面に銅箔を被着した後、この銅箔を所定形状にエッ
チング加工して所定の配線4a,4bを形成する。次に上記
エポキシ樹脂板の所定位置にドリル等でスルーホール５
を形成し、該スルーホール内壁面に対して半田等の被着
によってスルーホール配線5aを形成する。
上記のように加工を施したガラスエポキシ樹脂板を接
着剤を介して数枚分積層して基板２を得る。
次に、上記基板２の両面2a,2bに半導体素子３が装着
される。ここで、該半導体素子３は内部にメモリとし機
能する半導体ペレットが内蔵されるとともに、プラスチ
ックパッケージ７の四側面方向からそれぞれパッケージ
７の裏面方向にＪ字状に加工されたリード８が突出され
たPLCCである。
このような半導体素子３の基板２への装着は、該半導
体素子３から突出されたＪ字状のリード８を、基板２上
の電極パッド10に対して半田等で固定することにより実
現されている。
ところで、本実施例によれば、上記基板２上における
半導体素子３の装着位置は、基板２の一方の面2a上での
半導体素子３の装着位置が、他方の面2b上での半導体装
置１の装着位置と変位した部位に位置されている。すな
わち、第１図では基板２の右側の面2a上における半導体
素子３の装着位置が基板２の外部端子６の先端からｌの
距離の位置であるのに対して、基板２の左側の面2b上に
おける半導体素子３の装着位置は基板２の外部端子６の
先端からｍの距離となっている。
つまり、本実施例では半導体装置１は、マザーボード
11のボード面に対して所定角度θ（θ＜90°）だけ傾い
た状態で実装されているが、基板２において、このマザ
ーボード11のボード面と対向する面2a側に装着される半
導体素子３は基板２の外部端子６からの距離ｌが他面2b
側の半導体素子３の装着距離ｍよりも大きく（ｌ＞ｍ）
なっている。
上記のように、ボード面に対面する基板面2a側の半導
体素子３について、外部端子６の先端からの距離ｌを長
くとった位置で装着することにより、半導体素子３のパ
ッケージ７の角部7aが基板２の外部端子６の先端からよ
り離れた位置となるため、傾斜角度（90°−θ）を大き
くすることができ、半導体装置１におけるボード面から
の実装高さｈを低く抑えることができる。
ところで、このような状態での基板２の両面2a,2bに
おける配線状態は第３図に概略的に示されているように
なっている。
すなわち、従来は第４図に示されるように、基板２の
一面2a側の電極パッド10aと他面2b側の電極パッド10bと
がそれぞれ対応位置に設けられていたため、一方の面2a
から他方の面2b側にスルーホール配線5aを形成するため
に、一方の面2a側の電極パッド10aを避けた配線4aのパ
ターン位置からスルーホール５を形成し、他方の面2b側
でさらに引き回し配線4bを経由して該他方面2bでの電極
パッド10bと導通させる必要があった。
しかし、本実施例によれば、基板各面2a,2bにおける
半導体素子３の装着位置が、互いにｌ−ｍだけずれた位
置となっているため、電極パッド10a,10bの位置も、第
３図に示されるように互いにｌ−ｍだけ変位した位置に
設けられている。
したがって、他方面2b上の電極パッド10bの位置に対
応する一方面2a側の位置における配線の引き回しの自由
度が大きくなり、他方面2bの電極パッド10bの位置に対
して一方面2a側の対応位置から直接スルーホール５を加
工形成し、結線を実現でき、一方面2a側での引き回し配
線4aが不要となる。
このため、配線の引き回しの自由度が向上し、基板２
上における信頼性の高い信号伝達が可能となる。
このように、本実施例によれば以下の効果を得ること
ができる。
（１）．基板２の一方面2a上の半導体素子３を、他方面
2b上の半導体素子３の装着位置（距離ｍの位置）より
も、基板２の外部端子６の先端部分を基準にして遠隔位
置（距離ｌの位置）に装着することにより、マザーボー
ド11上での半導体装置１の傾斜角度（90°−θ）を大き
くすることができるため、マザーボード11面からの実装
高さｈを低くすることができる。
（２）．上記（１）により、少ない実装空間におけるメ
モリ等の高密度実装が可能となる。
（３）．上記（１）により、基板２の両面2a,2bにおけ
る電極パッド10a,10bの位置も互いにｌ−ｍ分だけずれ
た位置に形成されるため、スルーホール結線のための配
線の自由度が向上する。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、基板２の両面2a,2bに装着される半導体素
子３としては、PLCC構造のものについて説明したが、LC
C（Leadless Chip Carrier）形、あるいはフラットパッ
ケージ形等、他の面付形式の半導体素子３であってもよ
い。
また、マザーボード11上への半導体装置１の実装につ
いては、図示されない斜め実装用のソケットを用いた構
造としてもよい。
更に基板２はガラスエポキシ樹脂板に限定されるもの
ではない。
以上の説明では主として本発明者によってなされた発
明をその利用分野である、いわゆるSIPモジュール構造
の半導体装置に適用した場合について説明したが、これ
に限定されるものではなく、たとえば抵抗モジュール等
の他のSIP構造の電子部品等に広く適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
すなわち、一方の面上の電子素子が他方の面上の電子
素子よりも基板の端面の外部電極から遠隔位置となるよ
うに装着した構造とすることによって、高さ制限のある
実装空間においても十分な角度をもった斜め実装が可能
となり、SIPモジュールによる半導体装置等の電子装置
の空間実装密度を向上させることが可能となる。
【図面の簡単な説明】
第１図は、本発明の一実施例である半導体装置をマザー
ボードに実装した状態を示す断面図、 第２図は、この種の従来の半導体装置をマザーボードに
実装した状態で示す断面図、 第３図は、本実施例の半導体装置における基板の配線構
造を示す説明図、 第４図は、この種の従来の半導体装置における基板の配
線構造を示す説明図である。 １……半導体装置、２……基板（配線基板）、2a,2b…
…基板面（主面）、３……半導体素子（電子素子）、4
a,4b……配線、５……スルーホール、5a……スルーホー
ル配線、６……外部端子、７……パッケージ、7a……角
部、８……リード、10,10a,10b……電極パッド、11……
マザーボード（取付基板）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 茂 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (56)参考文献 実公 昭52−231（ＪＰ，Ｙ２)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】一端面に外部電極を備え、取付基板に前記
    外部電極の部分で電気的に接続されて前記取付基板に対
    して傾斜して取り付けられる配線基板と、 前記配線基板のうち前記取付基板に対向する第１の主面
    に設けられた電極パッドに電気的に接続されて前記第１
    の主面に装着される電子素子と、 前記配線基板のうち前記第１の主面に対して反対側の第
    ２の主面に設けられた電極パッドに電気的に接続されて
    前記第２の主面に装着される電子素子とを有し、 前記第１の主面に装着される電子素子から前記配線基板
    の一端面までの遠隔距離を、前記第２の主面に装着され
    る電子素子から前記配線基板の一端面までの遠隔距離よ
    りも長く設定し、前記配線基板の傾斜角度を大きくし得
    るようにしたことを特徴とする電子装置。
JP63042071A 1988-02-26 1988-02-26 電子装置 Expired - Lifetime JP2509969B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63042071A JP2509969B2 (ja) 1988-02-26 1988-02-26 電子装置
US07/310,563 US4984064A (en) 1988-02-26 1989-02-15 Semiconductor device
KR1019890001781A KR0120921B1 (ko) 1988-02-26 1989-02-16 반도체 장치
US07/606,292 US5103247A (en) 1988-02-26 1990-10-31 Semiconductor device
US07/710,642 US5227664A (en) 1988-02-26 1991-06-05 Semiconductor device having particular mounting arrangement
US08/024,969 US5396102A (en) 1988-02-26 1993-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63042071A JP2509969B2 (ja) 1988-02-26 1988-02-26 電子装置

Publications (2)

Publication Number Publication Date
JPH01217996A JPH01217996A (ja) 1989-08-31
JP2509969B2 true JP2509969B2 (ja) 1996-06-26

Family

ID=12625842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63042071A Expired - Lifetime JP2509969B2 (ja) 1988-02-26 1988-02-26 電子装置

Country Status (3)

Country Link
US (2) US4984064A (ja)
JP (1) JP2509969B2 (ja)
KR (1) KR0120921B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
US5227664A (en) * 1988-02-26 1993-07-13 Hitachi, Ltd. Semiconductor device having particular mounting arrangement
JP2634351B2 (ja) * 1991-04-23 1997-07-23 三菱電機株式会社 半導体装置
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5283716A (en) * 1992-10-16 1994-02-01 Rosemount Inc. Electrical component support structure
US5530623A (en) * 1993-11-19 1996-06-25 Ncr Corporation High speed memory packaging scheme
US5798961A (en) * 1994-08-23 1998-08-25 Emc Corporation Non-volatile memory module
US5703760A (en) * 1995-12-07 1997-12-30 Micronics Computers Inc. Mother board with flexible layout for accommodating computer system design options
US6310782B1 (en) * 1996-10-31 2001-10-30 Compaq Computer Corporation Apparatus for maximizing memory density within existing computer system form factors
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
JP3718039B2 (ja) * 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
JPH11251539A (ja) * 1998-03-06 1999-09-17 Mitsubishi Electric Corp 回路モジュール
US6307769B1 (en) 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
US20010042910A1 (en) * 2000-01-06 2001-11-22 Eng Klan Teng Vertical ball grid array integrated circuit package
US6760229B2 (en) * 2000-10-18 2004-07-06 Hewlett-Packard Development Company, L.P. System for protecting electronic components
US6418033B1 (en) * 2000-11-16 2002-07-09 Unitive Electronics, Inc. Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles
US6507496B2 (en) * 2001-05-31 2003-01-14 Intel Corporation Module having integrated circuit packages coupled to multiple sides with package types selected based on inductance of leads to couple the module to another component
US6666997B2 (en) * 2001-10-02 2003-12-23 Micron Technology, Inc. Method for removing cleaning compound flash from mold vents
US7264456B2 (en) * 2001-10-10 2007-09-04 Micron Technology, Inc. Leadframe and method for reducing mold compound adhesion problems
US7038920B2 (en) * 2003-06-30 2006-05-02 Intel Corporation System to mount electrical modules
JP4674477B2 (ja) * 2005-03-03 2011-04-20 パナソニック株式会社 半導体モジュール
JP2007109932A (ja) * 2005-10-14 2007-04-26 Toshiba Corp 半導体装置
US7443694B1 (en) * 2006-12-14 2008-10-28 Sun Microsystems, Inc. 25 degree tool-less expansion card bracket

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS52231U (ja) * 1975-06-20 1977-01-05
US4616655A (en) * 1984-01-20 1986-10-14 Cordis Corporation Implantable pulse generator having a single printed circuit board and a chip carrier
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置

Also Published As

Publication number Publication date
JPH01217996A (ja) 1989-08-31
KR890013751A (ko) 1989-09-25
KR0120921B1 (ko) 1997-10-27
US4984064A (en) 1991-01-08
US5103247A (en) 1992-04-07

Similar Documents

Publication Publication Date Title
JP2509969B2 (ja) 電子装置
US7687896B2 (en) Semiconductor device having a stacked chip structure
US6476500B2 (en) Semiconductor device
KR100556177B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
TWI479630B (zh) 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
US5440171A (en) Semiconductor device with reinforcement
US7019221B1 (en) Printed wiring board
US5869889A (en) Thin power tape ball grid array package
JPH09283695A (ja) 半導体実装構造
JP3016910B2 (ja) 半導体モジュール構造
JP2003324183A (ja) 半導体装置
JP2001196526A (ja) マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
KR102578797B1 (ko) 반도체 패키지
JP3012184B2 (ja) 実装装置
US6469903B1 (en) Flexible printed circuit and semiconductor device
JP2000243862A (ja) インターポーザ基板
JPH0239587A (ja) 高密度実装プリント板
JP3813489B2 (ja) 積層型半導体装置
JP3232723B2 (ja) 電子回路装置およびその製造方法
JP2006339276A (ja) 接続用基板及びその製造方法
KR0163868B1 (ko) 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈
JPH0430566A (ja) 高出力用混成集積回路装置
JPH0969587A (ja) Ｂｇａ型半導体装置及びｂｇａモジュール
JPH10150065A (ja) チップサイズパッケージ
JPH0430565A (ja) 高出力用混成集積回路装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term