JP3529326B2 - 表面実装用のパッケージ基板および表面実装方法 - Google Patents
表面実装用のパッケージ基板および表面実装方法Info
- Publication number
- JP3529326B2 JP3529326B2 JP2000174805A JP2000174805A JP3529326B2 JP 3529326 B2 JP3529326 B2 JP 3529326B2 JP 2000174805 A JP2000174805 A JP 2000174805A JP 2000174805 A JP2000174805 A JP 2000174805A JP 3529326 B2 JP3529326 B2 JP 3529326B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- lsi
- package substrate
- substrate
- surface mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装用のＬＳ
Ｉパッケージや表面実装用のパッケージ基板における表
面実装技術に係り、特にコンピュータ、その他の電子装
置のパッケージ基板の表面にＬＳＩパッケージを実装す
るための表面実装用のパッケージ基板および表面実装方
法に関する。
Ｉパッケージや表面実装用のパッケージ基板における表
面実装技術に係り、特にコンピュータ、その他の電子装
置のパッケージ基板の表面にＬＳＩパッケージを実装す
るための表面実装用のパッケージ基板および表面実装方
法に関する。
【０００２】
【従来の技術】従来のＬＳＩパッケージは、１つの論理
に対してほぼ同じピン配置のＬＳＩパッケージが用意さ
れており、ＬＳＩパッケージの種類の違いはあるもの
の、ほぼ一通りの実装方法が採用されている。
に対してほぼ同じピン配置のＬＳＩパッケージが用意さ
れており、ＬＳＩパッケージの種類の違いはあるもの
の、ほぼ一通りの実装方法が採用されている。
【０００３】図６は、アウターリード１４を有するＬＳ
Ｉパッケージ１５の実装方法を説明するための接続図で
ある。図６において、７はパッケージ基板、１３はパッ
ケージ基板７上のはんだ部、１４はアウターリード、１
５はＬＳＩパッケージを示している。
Ｉパッケージ１５の実装方法を説明するための接続図で
ある。図６において、７はパッケージ基板、１３はパッ
ケージ基板７上のはんだ部、１４はアウターリード、１
５はＬＳＩパッケージを示している。
【０００４】パッケージ基板７には、はんだ部１３が形
成されており、アウターリード１４のようにリード部を
曲げてあるＬＳＩパッケージ１５を、パッケージ基板７
上のはんだ部１３上に実装し、リフロー処理により接続
する方法が採用されている。
成されており、アウターリード１４のようにリード部を
曲げてあるＬＳＩパッケージ１５を、パッケージ基板７
上のはんだ部１３上に実装し、リフロー処理により接続
する方法が採用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＬＳＩパッケージ１５では、パッケージ基板７上でのＬ
ＳＩパッケージ１５の構造における問題点は、同じＬＳ
Ｉパッケージ１５をパッケージ基板７に複数実装する際
に、同一パターンでの実装しかできないことにある。
ＬＳＩパッケージ１５では、パッケージ基板７上でのＬ
ＳＩパッケージ１５の構造における問題点は、同じＬＳ
Ｉパッケージ１５をパッケージ基板７に複数実装する際
に、同一パターンでの実装しかできないことにある。
【０００６】図７は、従来のＬＳＩパッケージ１５
（１，２）をパッケージ基板両面に実装した状態を示す
基板側面図である。図７において、１，２はＬＳＩパッ
ケージ、３，４はアウターリード、５，６は電気配線、
７はパッケージ基板を示している。
（１，２）をパッケージ基板両面に実装した状態を示す
基板側面図である。図７において、１，２はＬＳＩパッ
ケージ、３，４はアウターリード、５，６は電気配線、
７はパッケージ基板を示している。
【０００７】図７に示すように、従来のＬＳＩパッケー
ジ１５（１，２）では、同じＬＳＩパッケージ１５であ
るＬＳＩパッケージ１（１５）とＬＳＩパッケージ２
（１５）を使用し、パッケージ基板７の表面とその裏面
側の直下の位置に実装するとき、論理的に同じアウター
リード３とアウターリード４同士をそれぞれ接続する電
気配線５、電気配線６の電気配線長が、最も短く配線し
ても図７のように対角の長さになるうえ、電気配線５と
電気配線６が交差してしまう。したがって、電気配線の
交差を回避するには、パッケージ基板７の違う層で電気
配線するか、電気配線長を長くしなければならないとい
う問題点があった。
ジ１５（１，２）では、同じＬＳＩパッケージ１５であ
るＬＳＩパッケージ１（１５）とＬＳＩパッケージ２
（１５）を使用し、パッケージ基板７の表面とその裏面
側の直下の位置に実装するとき、論理的に同じアウター
リード３とアウターリード４同士をそれぞれ接続する電
気配線５、電気配線６の電気配線長が、最も短く配線し
ても図７のように対角の長さになるうえ、電気配線５と
電気配線６が交差してしまう。したがって、電気配線の
交差を回避するには、パッケージ基板７の違う層で電気
配線するか、電気配線長を長くしなければならないとい
う問題点があった。
【０００８】図８は、従来のＬＳＩパッケージ１５
（１，２）をパッケージ基板片面に実装した状態を示す
基板上面図である。図８において、Ｌは電気配線長を示
している。
（１，２）をパッケージ基板片面に実装した状態を示す
基板上面図である。図８において、Ｌは電気配線長を示
している。
【０００９】また従来のＬＳＩパッケージ１５では、図
８（ａ）に示すように、同じＬＳＩパッケージ１５であ
るＬＳＩパッケージ１（１５）とＬＳＩパッケージ２
（１５）を使用して、パッケージ基板７の片面に並べて
実装するときは、論理的に同じアウターリード３及びア
ウターリード４を接続する電気配線５と電気配線６が交
差してしまい、パッケージ基板７の違う層で電気配線す
る必要があり、層数を増やさなければならない。
８（ａ）に示すように、同じＬＳＩパッケージ１５であ
るＬＳＩパッケージ１（１５）とＬＳＩパッケージ２
（１５）を使用して、パッケージ基板７の片面に並べて
実装するときは、論理的に同じアウターリード３及びア
ウターリード４を接続する電気配線５と電気配線６が交
差してしまい、パッケージ基板７の違う層で電気配線す
る必要があり、層数を増やさなければならない。
【００１０】また、図８（ｂ）に示すように、電気配線
５と電気配線６が交差しないようにＬＳＩパッケージ１
５（１，２）を実装しても、電気配線長Ｌが長くなって
しまうという問題点があった。
５と電気配線６が交差しないようにＬＳＩパッケージ１
５（１，２）を実装しても、電気配線長Ｌが長くなって
しまうという問題点があった。
【００１１】以上のように、従来のＬＳＩパッケージ１
５では電気配線の交差を回避するために、パッケージ基
板７の層数が増え、余分な電気配線長Ｌを取ることにな
りパッケージ基板７上でノイズを発生させる原因となっ
たり、パッケージ基板７の製造が複雑になるという問題
点があった。
５では電気配線の交差を回避するために、パッケージ基
板７の層数が増え、余分な電気配線長Ｌを取ることにな
りパッケージ基板７上でノイズを発生させる原因となっ
たり、パッケージ基板７の製造が複雑になるという問題
点があった。
【００１２】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、電気配線長を短縮
するとともに、層数を少なくするための表面実装用のパ
ッケージ基板および表面実装方法を提供する点にある。
のであり、その目的とするところは、電気配線長を短縮
するとともに、層数を少なくするための表面実装用のパ
ッケージ基板および表面実装方法を提供する点にある。
【００１３】
【課題を解決するための手段】この発明の請求項１に記
載の発明の要旨は、同一機能でピン配置だけが互いに線
対称となっているＬＳＩパッケージを実装する表面実装
用のパッケージ基板であって、全てのアウターリードが
上方または下方のいずれか一方向に曲げられ、同一機能
でピン配置だけが互いに線対称となった構造を有する表
面実装型の前記ＬＳＩパッケージを、パッケージ基板の
表面及びその裏面側の直下の位置に、当該パッケージ基
板を中心として互いにミラー対称となるようにそれぞれ
搭載し、当該表面側の四辺にピンを配置したＬＳＩパッ
ケージのパッドと当該裏面側の四辺にピンを配置したＬ
ＳＩパッケージのパッドとの間を、電気配線長を当該パ
ッケージ基板の厚さ近くまで短くするようにスルーホー
ルで接続した構造を有することを特徴とする表面実装用
のパッケージ基板に存する。また、この発明の請求項２
に記載の発明の要旨は、同一機能でピン配置だけが互い
に線対称となっているＬＳＩパッケージを実装する表面
実装用のパッケージ基板を作成するための表面実装方法
であって、全てのアウターリードが上方または下方のい
ずれか一方向に曲げられ、同一機能でピン配置だけが互
いに線対称となった構造を有する表面実装型の前記ＬＳ
Ｉパッケージを、パッケージ基板の表面及びその裏面側
の直下の位置に、当該パッケージ基板を中心として互い
にミラー対称となるようにそれぞれ搭載し、当該表面側
の四辺にピンを配置したＬＳＩパッケージのパッドと当
該裏面側の四辺にピンを配置したＬＳＩパッケージのパ
ッドとの間を、電気配線長を当該パッケージ基板の厚さ
近くまで短くするようにスルーホールで接続した構造を
備えた表面実装用のパッケージ基板を作成する工程を有
することを特徴とする表面実装方法に存する。
載の発明の要旨は、同一機能でピン配置だけが互いに線
対称となっているＬＳＩパッケージを実装する表面実装
用のパッケージ基板であって、全てのアウターリードが
上方または下方のいずれか一方向に曲げられ、同一機能
でピン配置だけが互いに線対称となった構造を有する表
面実装型の前記ＬＳＩパッケージを、パッケージ基板の
表面及びその裏面側の直下の位置に、当該パッケージ基
板を中心として互いにミラー対称となるようにそれぞれ
搭載し、当該表面側の四辺にピンを配置したＬＳＩパッ
ケージのパッドと当該裏面側の四辺にピンを配置したＬ
ＳＩパッケージのパッドとの間を、電気配線長を当該パ
ッケージ基板の厚さ近くまで短くするようにスルーホー
ルで接続した構造を有することを特徴とする表面実装用
のパッケージ基板に存する。また、この発明の請求項２
に記載の発明の要旨は、同一機能でピン配置だけが互い
に線対称となっているＬＳＩパッケージを実装する表面
実装用のパッケージ基板を作成するための表面実装方法
であって、全てのアウターリードが上方または下方のい
ずれか一方向に曲げられ、同一機能でピン配置だけが互
いに線対称となった構造を有する表面実装型の前記ＬＳ
Ｉパッケージを、パッケージ基板の表面及びその裏面側
の直下の位置に、当該パッケージ基板を中心として互い
にミラー対称となるようにそれぞれ搭載し、当該表面側
の四辺にピンを配置したＬＳＩパッケージのパッドと当
該裏面側の四辺にピンを配置したＬＳＩパッケージのパ
ッドとの間を、電気配線長を当該パッケージ基板の厚さ
近くまで短くするようにスルーホールで接続した構造を
備えた表面実装用のパッケージ基板を作成する工程を有
することを特徴とする表面実装方法に存する。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１５】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る表面実装用のＬＳＩパッケージ２
０及び表面実装用のパッケージ基板７のピン配置を示し
たパッケージ底面図である。図１において、１１，１
２，２０はＬＳＩパッケージを示している。
１の実施の形態に係る表面実装用のＬＳＩパッケージ２
０及び表面実装用のパッケージ基板７のピン配置を示し
たパッケージ底面図である。図１において、１１，１
２，２０はＬＳＩパッケージを示している。
【００１６】図１を参照すると、本実施の形態のＬＳＩ
パッケージ２０は、図１のＬＳＩパッケージ１１（２
０）とＬＳＩパッケージ１２（２０）のように論理的に
同じである２つのＬＳＩパッケージ２０が、互いに対称
なピン配置(1)，…，(20)を持つ点に特徴を有している
（第１の特徴点）。
パッケージ２０は、図１のＬＳＩパッケージ１１（２
０）とＬＳＩパッケージ１２（２０）のように論理的に
同じである２つのＬＳＩパッケージ２０が、互いに対称
なピン配置(1)，…，(20)を持つ点に特徴を有している
（第１の特徴点）。
【００１７】図２は、同一論理のＬＳＩパッケージ２０
から、２種類の形状のＬＳＩパッケージ８（２０），９
（２０）を作る過程を示した図である。図２において、
３，４はアウターリード、８，９はＬＳＩパッケージを
示している。
から、２種類の形状のＬＳＩパッケージ８（２０），９
（２０）を作る過程を示した図である。図２において、
３，４はアウターリード、８，９はＬＳＩパッケージを
示している。
【００１８】また、図２に示すように、本実施の形態の
ＬＳＩパッケージ２０は、アウターリードを有するＬＳ
Ｉパッケージ２０については、アウターリード３，４を
上方向・下方向に曲げることにより、ＬＳＩパッケージ
８（２０）及びＬＳＩパッケージ９（２０）が互いに線
対称なピン配置(1)，…，(20)を持つ点にも特徴を有し
ている（第２の特徴点）。例えば、図２に示すように、
ＬＳＩパッケージ８（２０）のアウターリード３，４を
下方向に曲げ、ＬＳＩパッケージ９（２０）のアウター
リード３，４を上方向に曲げることにより、ＬＳＩパッ
ケージ８（２０）及びＬＳＩパッケージ９（２０）が互
いに線対称なピン配置を持つようにできる。
ＬＳＩパッケージ２０は、アウターリードを有するＬＳ
Ｉパッケージ２０については、アウターリード３，４を
上方向・下方向に曲げることにより、ＬＳＩパッケージ
８（２０）及びＬＳＩパッケージ９（２０）が互いに線
対称なピン配置(1)，…，(20)を持つ点にも特徴を有し
ている（第２の特徴点）。例えば、図２に示すように、
ＬＳＩパッケージ８（２０）のアウターリード３，４を
下方向に曲げ、ＬＳＩパッケージ９（２０）のアウター
リード３，４を上方向に曲げることにより、ＬＳＩパッ
ケージ８（２０）及びＬＳＩパッケージ９（２０）が互
いに線対称なピン配置を持つようにできる。
【００１９】このように、ＬＳＩパッケージ２０は、前
述のＬＳＩパッケージ８（２０）のようにピン（アウタ
ーリード３、アウターリード４）を下方向に曲げたも
の、またはＬＳＩパッケージ９（２０）のようにピン
（アウターリード３、アウターリード４）を上方向に曲
げたもののいずれにも作り変えることができる。
述のＬＳＩパッケージ８（２０）のようにピン（アウタ
ーリード３、アウターリード４）を下方向に曲げたも
の、またはＬＳＩパッケージ９（２０）のようにピン
（アウターリード３、アウターリード４）を上方向に曲
げたもののいずれにも作り変えることができる。
【００２０】図３は、本発明の第１の実施の形態に係る
表面実装用のＬＳＩパッケージ２０及び表面実装用のパ
ッケージ基板７を用いて、パッケージ基板両面に実装し
た状態を示す基板側面図である。図３において、７はパ
ッケージ基板、１６はスルーホール、Ｌは電気配線長を
示している。
表面実装用のＬＳＩパッケージ２０及び表面実装用のパ
ッケージ基板７を用いて、パッケージ基板両面に実装し
た状態を示す基板側面図である。図３において、７はパ
ッケージ基板、１６はスルーホール、Ｌは電気配線長を
示している。
【００２１】本実施の形態は、図３に示すように、ＬＳ
Ｉパッケージ８（２０）とＬＳＩパッケージ９（２０）
をパッケージ基板７の表面側（上面側）と裏面側（下面
側）で同じ位置に実装している。すなわち、表面側（上
面側）に実装したＬＳＩパッケージ８（２０）のピン
（アウターリード３、アウターリード４）の直下にＬＳ
Ｉパッケージ９（２０）の同一ピン（アウターリード
３、アウターリード４）が配置されており、パッケージ
基板７のピン位置のパッドの表面側（上面側）と裏面側
（下面側）をスルーホール１６で繋ぐことができる。こ
れにより、電気配線５、電気配線６（不図示）の交差が
なくなり、ＬＳＩパッケージ８（２０）とＬＳＩパッケ
ージ９（２０）の間のピン（アウターリード３、アウタ
ーリード４）の線長を、パッケージ基板７の厚さ近くま
で短くすることができるようになるといった効果を奏す
る。
Ｉパッケージ８（２０）とＬＳＩパッケージ９（２０）
をパッケージ基板７の表面側（上面側）と裏面側（下面
側）で同じ位置に実装している。すなわち、表面側（上
面側）に実装したＬＳＩパッケージ８（２０）のピン
（アウターリード３、アウターリード４）の直下にＬＳ
Ｉパッケージ９（２０）の同一ピン（アウターリード
３、アウターリード４）が配置されており、パッケージ
基板７のピン位置のパッドの表面側（上面側）と裏面側
（下面側）をスルーホール１６で繋ぐことができる。こ
れにより、電気配線５、電気配線６（不図示）の交差が
なくなり、ＬＳＩパッケージ８（２０）とＬＳＩパッケ
ージ９（２０）の間のピン（アウターリード３、アウタ
ーリード４）の線長を、パッケージ基板７の厚さ近くま
で短くすることができるようになるといった効果を奏す
る。
【００２２】図４は、本発明の第１の実施の形態に係る
表面実装用のＬＳＩパッケージ２０及び表面実装用のパ
ッケージ基板７を用いて、パッケージ基板片面に実装し
た状態を示す基板上面図である。図４において、５，６
は電気配線を示している。
表面実装用のＬＳＩパッケージ２０及び表面実装用のパ
ッケージ基板７を用いて、パッケージ基板片面に実装し
た状態を示す基板上面図である。図４において、５，６
は電気配線を示している。
【００２３】また、本実施の形態では、図４に示すよう
に、パッケージ基板７の片面（表面または裏面のうちい
ずれかの実装面）にＬＳＩパッケージ８（２０）及びＬ
ＳＩパッケージ９（２０）を実装した場合、電気配線を
短くしたいところを向き合わせることによって、電気配
線（電気配線５、電気配線６）の交差がなくなりパッケ
ージ基板７の同一層内で配線することができき、ピン
（アウターリード３、アウターリード４）間の線長を短
くすることができるようになるといった効果を奏する。
に、パッケージ基板７の片面（表面または裏面のうちい
ずれかの実装面）にＬＳＩパッケージ８（２０）及びＬ
ＳＩパッケージ９（２０）を実装した場合、電気配線を
短くしたいところを向き合わせることによって、電気配
線（電気配線５、電気配線６）の交差がなくなりパッケ
ージ基板７の同一層内で配線することができき、ピン
（アウターリード３、アウターリード４）間の線長を短
くすることができるようになるといった効果を奏する。
【００２４】以上説明したように第１の実施の形態によ
れば、以下に掲げる効果を奏する。まず第１の効果は、
ＬＳＩパッケージ２０を表面側（上面側）用及び裏面側
（下面側）用の２種類を作ることによって、両面実装し
た際にピン配置(1)，…，(20)が重なり、同一信号の電
気配線（電気配線５、電気配線６）を、表面側（上面
側）及び裏面側（下面側）のスルーホール１６で接続で
きるとともに、パッケージ基板７の厚さと同じ長さまで
短くすることができることである。
れば、以下に掲げる効果を奏する。まず第１の効果は、
ＬＳＩパッケージ２０を表面側（上面側）用及び裏面側
（下面側）用の２種類を作ることによって、両面実装し
た際にピン配置(1)，…，(20)が重なり、同一信号の電
気配線（電気配線５、電気配線６）を、表面側（上面
側）及び裏面側（下面側）のスルーホール１６で接続で
きるとともに、パッケージ基板７の厚さと同じ長さまで
短くすることができることである。
【００２５】また第２の効果は、アウターリード３、ア
ウターリード４を有するＬＳＩパッケージ２０に対し
て、アウターリードを上方または下方に曲げることによ
って、同じ論理のＬＳＩパッケージ２０から２種類の形
状のＬＳＩパッケージ２０（８，９）を作ることができ
ることである。
ウターリード４を有するＬＳＩパッケージ２０に対し
て、アウターリードを上方または下方に曲げることによ
って、同じ論理のＬＳＩパッケージ２０から２種類の形
状のＬＳＩパッケージ２０（８，９）を作ることができ
ることである。
【００２６】そして第３の効果は、互いに線対称なピン
配置(1)，…，(20)を持ったＬＳＩパッケージ２０の構
造によって電気配線長Ｌの短縮、層数の削減ができるこ
とである。
配置(1)，…，(20)を持ったＬＳＩパッケージ２０の構
造によって電気配線長Ｌの短縮、層数の削減ができるこ
とである。
【００２７】（第２の実施の形態）図５は、本発明の第
２の実施の形態に係る表面実装用のＬＳＩパッケージ２
０及び表面実装用のパッケージ基板７を説明するための
基板斜視図である。図５において、１０はソケット、２
１はＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を
示している。
２の実施の形態に係る表面実装用のＬＳＩパッケージ２
０及び表面実装用のパッケージ基板７を説明するための
基板斜視図である。図５において、１０はソケット、２
１はＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を
示している。
【００２８】本実施の形態では、図５に示すように、Ｑ
ＦＰ２１のアウターリード３、アウターリード４は曲げ
ていない状態、かつ、表面側（上面側）及び裏面側（下
面側）が無い状態になっている。
ＦＰ２１のアウターリード３、アウターリード４は曲げ
ていない状態、かつ、表面側（上面側）及び裏面側（下
面側）が無い状態になっている。
【００２９】このように、アウターリード３、アウター
リード４を曲げずにソケット１０に実装することによっ
て、表面側（上面側）及び裏面側（下面側）のどちらで
も実装できる。
リード４を曲げずにソケット１０に実装することによっ
て、表面側（上面側）及び裏面側（下面側）のどちらで
も実装できる。
【００３０】なお、上記各実施の形態において、２つの
ＬＳＩパッケージ８（２０）とＬＳＩパッケージ９（２
０）のピン配置(1)，…，(20)がお互いに線対称である
表面実装用のＬＳＩパッケージ２０であれば、ＬＳＩパ
ッケージ２０の種類は特に関係無い。さらに、アウター
リード３、アウターリード４を有するＬＳＩパッケージ
２０の場合は、アウターリード３、アウターリード４を
曲げることにより、ピン配置(1)，…，(20)が対称とな
っているＬＳＩパッケージ２０の実装が可能であるが、
図５に示すように、アウターリード３、アウターリード
４を曲げずにソケット１０に実装することによって、表
面側（上面側）及び裏面側（下面側）のどちらでも実装
できる構造でもよい。また、アウターリード３、アウタ
ーリード４を折り曲げるタイミングは、製造工程で加工
時、または、パッケージ基板７に実装する直前でもよ
い。
ＬＳＩパッケージ８（２０）とＬＳＩパッケージ９（２
０）のピン配置(1)，…，(20)がお互いに線対称である
表面実装用のＬＳＩパッケージ２０であれば、ＬＳＩパ
ッケージ２０の種類は特に関係無い。さらに、アウター
リード３、アウターリード４を有するＬＳＩパッケージ
２０の場合は、アウターリード３、アウターリード４を
曲げることにより、ピン配置(1)，…，(20)が対称とな
っているＬＳＩパッケージ２０の実装が可能であるが、
図５に示すように、アウターリード３、アウターリード
４を曲げずにソケット１０に実装することによって、表
面側（上面側）及び裏面側（下面側）のどちらでも実装
できる構造でもよい。また、アウターリード３、アウタ
ーリード４を折り曲げるタイミングは、製造工程で加工
時、または、パッケージ基板７に実装する直前でもよ
い。
【００３１】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００３２】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。まず第１の効果は、Ｌ
ＳＩパッケージを表面側用及び裏面側用の２種類を作る
ことによって、両面実装した際にピン配置が重なり、同
一信号の電気配線を、表面側及び裏面側のスルーホール
で接続できるとともに、パッケージ基板の厚さと同じ長
さまで短くすることができることである。
で、以下に掲げる効果を奏する。まず第１の効果は、Ｌ
ＳＩパッケージを表面側用及び裏面側用の２種類を作る
ことによって、両面実装した際にピン配置が重なり、同
一信号の電気配線を、表面側及び裏面側のスルーホール
で接続できるとともに、パッケージ基板の厚さと同じ長
さまで短くすることができることである。
【００３３】また第２の効果は、アウターリードを有す
るＬＳＩパッケージに対して、アウターリードを上方ま
たは下方に曲げることによって、同じ論理のＬＳＩパッ
ケージから２種類の形状のＬＳＩパッケージを作ること
ができることである。
るＬＳＩパッケージに対して、アウターリードを上方ま
たは下方に曲げることによって、同じ論理のＬＳＩパッ
ケージから２種類の形状のＬＳＩパッケージを作ること
ができることである。
【００３４】そして第３の効果は、互いに線対称なピン
配置を持ったＬＳＩパッケージの構造によって配線長の
短縮、層数の削減ができることである。
配置を持ったＬＳＩパッケージの構造によって配線長の
短縮、層数の削減ができることである。
【図１】本発明の第１の実施の形態に係る表面実装用の
ＬＳＩパッケージ及び表面実装用のパッケージ基板のピ
ン配置を示したパッケージ底面図である。
ＬＳＩパッケージ及び表面実装用のパッケージ基板のピ
ン配置を示したパッケージ底面図である。
【図２】同一論理のＬＳＩパッケージから、２種類の形
状のＬＳＩパッケージを作る過程を示した図である。
状のＬＳＩパッケージを作る過程を示した図である。
【図３】本発明の第１の実施の形態に係る表面実装用の
ＬＳＩパッケージ及び表面実装用のパッケージ基板を用
いて、パッケージ基板両面に実装した状態を示す基板側
面図である。
ＬＳＩパッケージ及び表面実装用のパッケージ基板を用
いて、パッケージ基板両面に実装した状態を示す基板側
面図である。
【図４】本発明の第１の実施の形態に係る表面実装用の
ＬＳＩパッケージ及び表面実装用のパッケージ基板を用
いて、パッケージ基板片面に実装した状態を示す基板上
面図である。
ＬＳＩパッケージ及び表面実装用のパッケージ基板を用
いて、パッケージ基板片面に実装した状態を示す基板上
面図である。
【図５】本発明の第２の実施の形態に係る表面実装用の
ＬＳＩパッケージ及び表面実装用のパッケージ基板を説
明するための基板斜視図である。
ＬＳＩパッケージ及び表面実装用のパッケージ基板を説
明するための基板斜視図である。
【図６】従来のＬＳＩパッケージのリード部とパッケー
ジ基板の接続図である。
ジ基板の接続図である。
【図７】従来のＬＳＩパッケージをパッケージ基板両面
に実装した状態を示す基板側面図である。
に実装した状態を示す基板側面図である。
【図８】従来のＬＳＩパッケージをパッケージ基板片面
に実装した状態を示す基板上面図である。
に実装した状態を示す基板上面図である。
１，２，８，９，１１，１２，１５，２０…ＬＳＩパッ
ケージ ３，４，１４…アウターリード ５，６…電気配線 ７…パッケージ基板 １０…ソケット １３…はんだ部 １６…スルーホール ２１…ＱＦＰ Ｌ…電気配線長
ケージ ３，４，１４…アウターリード ５，６…電気配線 ７…パッケージ基板 １０…ソケット １３…はんだ部 １６…スルーホール ２１…ＱＦＰ Ｌ…電気配線長
Claims (2)
- 【請求項１】 同一機能でピン配置だけが互いに線対称
となっているＬＳＩパッケージを実装する表面実装用の
パッケージ基板であって、 全てのアウターリードが上方または下方のいずれか一方
向に曲げられ、同一機能でピン配置だけが互いに線対称
となった構造を有する表面実装型の前記ＬＳＩパッケー
ジを、パッケージ基板の表面及びその裏面側の直下の位
置に、当該パッケージ基板を中心として互いにミラー対
称となるようにそれぞれ搭載し、当該表面側の四辺にピ
ンを配置したＬＳＩパッケージのパッドと当該裏面側の
四辺にピンを配置したＬＳＩパッケージのパッドとの間
を、電気配線長を当該パッケージ基板の厚さ近くまで短
くするようにスルーホールで接続した構造を有すること
を特徴とする表面実装用のパッケージ基板。 - 【請求項２】 同一機能でピン配置だけが互いに線対称
となっているＬＳＩパッケージを実装する表面実装用の
パッケージ基板を作成するための表面実装方法であっ
て、 全てのアウターリードが上方または下方のいずれか一方
向に曲げられ、同一機能でピン配置だけが互いに線対称
となった構造を有する表面実装型の前記ＬＳＩパッケー
ジを、パッケージ基板の表面及びその裏面側の直下の位
置に、当該パッケージ基板を中心として互いにミラー対
称となるようにそれぞれ搭載し、当該表面側の四辺にピ
ンを配置したＬＳＩパッケージのパッドと当該裏面側の
四辺にピンを配置したＬＳＩパッケージのパッドとの間
を、電気配線長を当該パッケージ基板の厚さ近くまで短
くするようにスルーホールで接続した構造を備えた表面
実装用のパッケージ基板を作成する工程を有することを
特徴とする表面実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174805A JP3529326B2 (ja) | 2000-06-12 | 2000-06-12 | 表面実装用のパッケージ基板および表面実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174805A JP3529326B2 (ja) | 2000-06-12 | 2000-06-12 | 表面実装用のパッケージ基板および表面実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358290A JP2001358290A (ja) | 2001-12-26 |
| JP3529326B2 true JP3529326B2 (ja) | 2004-05-24 |
Family
ID=18676773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000174805A Expired - Lifetime JP3529326B2 (ja) | 2000-06-12 | 2000-06-12 | 表面実装用のパッケージ基板および表面実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3529326B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6989426B2 (ja) * | 2018-03-22 | 2022-01-05 | キオクシア株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-06-12 JP JP2000174805A patent/JP3529326B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358290A (ja) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159434A (en) | Semiconductor device having a particular chip pad structure | |
| US20060060962A1 (en) | Electronic package having a folded package substrate | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3529326B2 (ja) | 表面実装用のパッケージ基板および表面実装方法 | |
| JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JPH06181375A (ja) | 実装補助部品及びこれを用いた半導体装置 | |
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JP2568450Y2 (ja) | ハイブリッドｉｃ | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPH11317486A (ja) | 多足部品、及びその実装体 | |
| JP2000332194A (ja) | マルチチップパッケージ | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JPH02177386A (ja) | 電子デバイス | |
| JPH1032304A (ja) | 半導体集積回路装置の実装におけるバス配線構造 | |
| JPH04298069A (ja) | 集積回路パッケージ | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH04262591A (ja) | 集積回路の実装方式 | |
| JPH06326500A (ja) | パッケージｉｃの基板実装方法 | |
| JPH02125653A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |