JP2568450Y2 - ハイブリッドｉｃ - Google Patents
ハイブリッドｉｃInfo
- Publication number
- JP2568450Y2 JP2568450Y2 JP1993057821U JP5782193U JP2568450Y2 JP 2568450 Y2 JP2568450 Y2 JP 2568450Y2 JP 1993057821 U JP1993057821 U JP 1993057821U JP 5782193 U JP5782193 U JP 5782193U JP 2568450 Y2 JP2568450 Y2 JP 2568450Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- substrate
- hybrid
- halves
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、半導体ＩＣを含む複数
の電子部品が実装された基板の縁部を挟んでグリップ式
のリードを固定したハイブリッドＩＣに関するものであ
る。
の電子部品が実装された基板の縁部を挟んでグリップ式
のリードを固定したハイブリッドＩＣに関するものであ
る。
【０００２】
【従来の技術】ハイブリッドＩＣでは、樹脂やセラミッ
クの基板に半導体ＩＣ（ベアチップ）やチップコンデン
サ、チップ抵抗などの部品を実装し、この基板に外部接
続用のリードを設けている。このリードとしては基板の
縁部を挟んで固定されるグリップ式のリードが広く用い
られている。
クの基板に半導体ＩＣ（ベアチップ）やチップコンデン
サ、チップ抵抗などの部品を実装し、この基板に外部接
続用のリードを設けている。このリードとしては基板の
縁部を挟んで固定されるグリップ式のリードが広く用い
られている。
【０００３】図４は、このようなグリップ式リードを用
いた従来の樹脂封止ハイブリッドＩＣを一部断面した斜
視図、図５はそのリード付近を拡大した側面図、図６は
リードの一部拡大斜視図である。
いた従来の樹脂封止ハイブリッドＩＣを一部断面した斜
視図、図５はそのリード付近を拡大した側面図、図６は
リードの一部拡大斜視図である。
【０００４】図４において符号１０はＩＣ基板であり、
樹脂またはセラミックで作られている。この基板１０の
表面および裏面には外層回路パターンが形成され、また
必要に応じて基板１０の内部に内層回路パターンが形成
されている。これら外層および内層の回路は、スルーホ
ールやバイアホールにより電気的接続が行われる。なお
図４ではこれらの回路は省かれている。
樹脂またはセラミックで作られている。この基板１０の
表面および裏面には外層回路パターンが形成され、また
必要に応じて基板１０の内部に内層回路パターンが形成
されている。これら外層および内層の回路は、スルーホ
ールやバイアホールにより電気的接続が行われる。なお
図４ではこれらの回路は省かれている。
【０００５】この基板１０には、ベアチップＩＣ１２、
表面実装用チップ部品１４などが実装され、また外層回
路パターンの一部として印刷抵抗１６などが形成されて
いる。
表面実装用チップ部品１４などが実装され、また外層回
路パターンの一部として印刷抵抗１６などが形成されて
いる。
【０００６】１８はクリップ式のリードであり、基板１
０の下辺に多数平行に取付けられている。各リード１８
の上端は、図６に示すように縦の３つの片２０ａ、２０
ｂ、２０ｃに分割され、中央の片２０ｂを他の両片２０
ａ、２０ｃから押し開いたクリップとなっている。また
リード１８の下端は細くピン状に延び、図示しないプリ
ント配線板のスルーホールに挿入可能となっている。
０の下辺に多数平行に取付けられている。各リード１８
の上端は、図６に示すように縦の３つの片２０ａ、２０
ｂ、２０ｃに分割され、中央の片２０ｂを他の両片２０
ａ、２０ｃから押し開いたクリップとなっている。また
リード１８の下端は細くピン状に延び、図示しないプリ
ント配線板のスルーホールに挿入可能となっている。
【０００７】リード１８はその上端を基板１０の下辺に
挟んで固定される。すなわち図５に示すように、中央の
片２０ｂと、他の片２０ａ、２０ｃとの間に基板１０の
下縁を押し込んでリード１８が固定される。なおこの時
基板１０の外層回路パターン（図示せず）がそれぞれの
リード１８に挟まれ、フローソルダリング法などにより
各リード１８が外層回路パターンに接続される。また隣
接するリード１８の下端の間隔は、このＩＣを実装する
プリント配線板のスルーホール間隔に一致させてあるの
は勿論である。
挟んで固定される。すなわち図５に示すように、中央の
片２０ｂと、他の片２０ａ、２０ｃとの間に基板１０の
下縁を押し込んでリード１８が固定される。なおこの時
基板１０の外層回路パターン（図示せず）がそれぞれの
リード１８に挟まれ、フローソルダリング法などにより
各リード１８が外層回路パターンに接続される。また隣
接するリード１８の下端の間隔は、このＩＣを実装する
プリント配線板のスルーホール間隔に一致させてあるの
は勿論である。
【０００８】このようにリード１８が接続固定された基
板１０は、樹脂により封止される。この封止は、ベアチ
ップＩＣ１２や金線を保護するためのチップコート樹脂
（図示せず）、外装樹脂からの熱ストレスを緩和するた
めのバッファコート樹脂２２、全体を保護する外装樹脂
２４などを用いて行われる。
板１０は、樹脂により封止される。この封止は、ベアチ
ップＩＣ１２や金線を保護するためのチップコート樹脂
（図示せず）、外装樹脂からの熱ストレスを緩和するた
めのバッファコート樹脂２２、全体を保護する外装樹脂
２４などを用いて行われる。
【０００９】
【従来技術の問題点】近年ハイブリッドＩＣの処理速度
を向上させるために信号周波数が高くなってきている。
高周波領域の信号を処理するハイブリッドＩＣでは、信
号伝送中の損失による信号レベルの低下や信号の反射等
が問題になる。
を向上させるために信号周波数が高くなってきている。
高周波領域の信号を処理するハイブリッドＩＣでは、信
号伝送中の損失による信号レベルの低下や信号の反射等
が問題になる。
【００１０】一方ハイブリッドＩＣの小型化、高密度化
に伴ってリード１８のピッチも狭くする必要性が高くな
る。しかしリード１８のピッチが狭くなると、前記した
信号の周波数を高くした場合の不都合が顕著になる。
に伴ってリード１８のピッチも狭くする必要性が高くな
る。しかしリード１８のピッチが狭くなると、前記した
信号の周波数を高くした場合の不都合が顕著になる。
【００１１】
【考案の目的】本考案はこのような事情に鑑みなされた
ものであり、リードピッチを狭くして小型化、高密度化
する場合や、高周波領域の信号を処理する場合に、信号
伝送中の損失による信号レベルの低下や信号の反射など
による不都合の発生を抑制することができるハイブリッ
ドＩＣを提供することを目的とする。
ものであり、リードピッチを狭くして小型化、高密度化
する場合や、高周波領域の信号を処理する場合に、信号
伝送中の損失による信号レベルの低下や信号の反射など
による不都合の発生を抑制することができるハイブリッ
ドＩＣを提供することを目的とする。
【００１２】
【考案の構成】本考案によればこの目的は、半導体ＩＣ
を含む複数の電子部品が実装された基板にその縁部を挟
んでグリップ式のリードを固定したハイブリッドＩＣに
おいて、一対のリード半体の中間部を絶縁材を介して固
着する一方、両リード半体の一端を拡開して前記基板の
縁部を挾持し、両リード半体の他端を所定間隔に拡開し
て一方のリード半体を信号線とし他方のリード半体を接
地電位線としたことを特徴とするハイブリッドＩＣによ
り達成される。
を含む複数の電子部品が実装された基板にその縁部を挟
んでグリップ式のリードを固定したハイブリッドＩＣに
おいて、一対のリード半体の中間部を絶縁材を介して固
着する一方、両リード半体の一端を拡開して前記基板の
縁部を挾持し、両リード半体の他端を所定間隔に拡開し
て一方のリード半体を信号線とし他方のリード半体を接
地電位線としたことを特徴とするハイブリッドＩＣによ
り達成される。
【００１３】
【実施例】図１は本考案の一実施例である樹脂封止ハイ
ブリッドＩＣの一部を断面した斜視図、図２はそのリー
ドの拡大斜視図である。これらの図では、前記図４と同
一部分に同一符号を付したので、その説明は繰り返さな
い。
ブリッドＩＣの一部を断面した斜視図、図２はそのリー
ドの拡大斜視図である。これらの図では、前記図４と同
一部分に同一符号を付したので、その説明は繰り返さな
い。
【００１４】ここに用いるリード３０は、一対のリード
半体３２ａ、３２ｂの中間部を絶縁性の接着剤３４によ
り接着し、その上端および下端をそれぞれ拡開したもの
である。一方のリード半体３２ｂの上端はクランク状に
折曲され、両リード半体３２ａ、３２ｂ間に基板１０Ａ
の厚さ相当の間隙が形成される。またこのリード半体３
２ｂの下端も同様にクランク状に折曲され、両リード３
２ａ、３２ｂ間に所定の間隔が形成される。この間隔
は、このＩＣを実装するプリント配線板のスルーホール
間隔に相当する。
半体３２ａ、３２ｂの中間部を絶縁性の接着剤３４によ
り接着し、その上端および下端をそれぞれ拡開したもの
である。一方のリード半体３２ｂの上端はクランク状に
折曲され、両リード半体３２ａ、３２ｂ間に基板１０Ａ
の厚さ相当の間隙が形成される。またこのリード半体３
２ｂの下端も同様にクランク状に折曲され、両リード３
２ａ、３２ｂ間に所定の間隔が形成される。この間隔
は、このＩＣを実装するプリント配線板のスルーホール
間隔に相当する。
【００１５】このリード３０を取付ける基板１０Ａの下
縁には、その表と裏の少くとも一方の外層回路パターン
に外部接続用端子のランドが形成されている。そしてこ
のリード３０を基板１０Ａに取付けた時には、リード半
体３２ａと３２ｂの上端は基板１０Ａの表と裏の少くと
も一方に形成された外層回路の端子（ランド）に接続さ
れる。
縁には、その表と裏の少くとも一方の外層回路パターン
に外部接続用端子のランドが形成されている。そしてこ
のリード３０を基板１０Ａに取付けた時には、リード半
体３２ａと３２ｂの上端は基板１０Ａの表と裏の少くと
も一方に形成された外層回路の端子（ランド）に接続さ
れる。
【００１６】ここに各リード半体３２ａ、３２ｂの一方
は信号線とされ、他方は接地電位線とされて、プリント
基板に接続される。すなわち１つのリード３０において
信号線に隣接する接地電位線はプリント基板を介して常
に接地電位に保たれている。
は信号線とされ、他方は接地電位線とされて、プリント
基板に接続される。すなわち１つのリード３０において
信号線に隣接する接地電位線はプリント基板を介して常
に接地電位に保たれている。
【００１７】このため１つのリード３０には絶縁材３４
を介してリード半体３２ａ、３２ｂの一方からなる信号
線と他方からなる接地電位線とが近接することになる。
この結果特に高周波信号に対しては、伝送中の損失によ
る信号レベルの低下や信号の反射等の問題が防止され
る。すなわち互いに固着したリード半体３２ａ、３２ｂ
の一方を接地電位に接続していわゆるマイクロストリッ
プライン構造とすることができる。この場合接地電位に
したリード半体３２ａまたは３２ｂは、基板１０Ａの外
層回路パターンに必ずしも接続する必要はない。
を介してリード半体３２ａ、３２ｂの一方からなる信号
線と他方からなる接地電位線とが近接することになる。
この結果特に高周波信号に対しては、伝送中の損失によ
る信号レベルの低下や信号の反射等の問題が防止され
る。すなわち互いに固着したリード半体３２ａ、３２ｂ
の一方を接地電位に接続していわゆるマイクロストリッ
プライン構造とすることができる。この場合接地電位に
したリード半体３２ａまたは３２ｂは、基板１０Ａの外
層回路パターンに必ずしも接続する必要はない。
【００１８】図３は他の実施例の斜視図である。この実
施例は基板１０Ｂを水平にしてその２辺にリード４０を
固定したものである。すなわちこのリード４０に用いる
リード半体４２ａ、４２ｂは、前記図１、２に示したリ
ード３０におけるリード半体３２ａ、３２ｂの上端をそ
れぞれ水平方向に折曲した。そしてこれら折曲部分の間
隔を基板１０Ｂの厚さに対応させたものである。
施例は基板１０Ｂを水平にしてその２辺にリード４０を
固定したものである。すなわちこのリード４０に用いる
リード半体４２ａ、４２ｂは、前記図１、２に示したリ
ード３０におけるリード半体３２ａ、３２ｂの上端をそ
れぞれ水平方向に折曲した。そしてこれら折曲部分の間
隔を基板１０Ｂの厚さに対応させたものである。
【００１９】この実施例によれば基板１０Ｂの複数の辺
にリード４０を固定できるから、基板１０Ｂの寸法を一
層小さくできる。なおこの図３で４４は両リード半体４
２ａ、４２ｂ間に介在する絶縁材としての接着剤であ
る。
にリード４０を固定できるから、基板１０Ｂの寸法を一
層小さくできる。なおこの図３で４４は両リード半体４
２ａ、４２ｂ間に介在する絶縁材としての接着剤であ
る。
【００２０】
【考案の効果】請求項１の考案によれば、一対のリード
半体の中間部を絶縁材を介して固着し、これらの一端を
拡開してその間隙に基板の縁部を挾持可能とし、これら
の他端を所定間隔に拡開し、これらリード半体の一方を
信号線とすると共に他方を接地電位線としたものである
から、信号伝送中の損失による信号レベルの低下や信号
の反射などの不都合を防ぐことができる。
半体の中間部を絶縁材を介して固着し、これらの一端を
拡開してその間隙に基板の縁部を挾持可能とし、これら
の他端を所定間隔に拡開し、これらリード半体の一方を
信号線とすると共に他方を接地電位線としたものである
から、信号伝送中の損失による信号レベルの低下や信号
の反射などの不都合を防ぐことができる。
【００２１】このため特に高周波領域の信号を処理する
場合や、リードピッチを狭めて小型化や高密度化を図る
場合に適するものとなる。
場合や、リードピッチを狭めて小型化や高密度化を図る
場合に適するものとなる。
【図１】本考案の一実施例を用いたハイブリッドＩＣを
一部断面した斜視図
一部断面した斜視図
【図２】リードの拡大斜視図
【図３】本発明の他の実施例を示す斜視図
【図４】従来のハイブリッドＩＣを一部断面した斜視図
【図５】従来のリードを示す側面図
【図６】従来のリードのクリップ部を示す拡大斜視図
１０、１０Ａ、１０Ｂ 基板 １２ 半導体ＩＣベアチップ １４ 表面実装用チップ部品 ３０、４０リード ３２ａ、３２ｂ、４２ａ、４２ｂ リード半体 ３４、４４ 絶縁材としての接着剤
Claims (1)
- 【請求項１】 半導体ＩＣを含む複数の電子部品が実装
された基板にその縁部を挟んでグリップ式のリードを固
定したハイブリッドＩＣにおいて、一対のリード半体の
中間部を絶縁材を介して固着する一方、両リード半体の
一端を拡開して前記基板の縁部を挾持し、両リード半体
の他端を所定間隔に拡開して一方のリード半体を信号線
とし他方のリード半体を接地電位線としたことを特徴と
するハイブリッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993057821U JP2568450Y2 (ja) | 1993-10-01 | 1993-10-01 | ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993057821U JP2568450Y2 (ja) | 1993-10-01 | 1993-10-01 | ハイブリッドｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0727162U JPH0727162U (ja) | 1995-05-19 |
| JP2568450Y2 true JP2568450Y2 (ja) | 1998-04-15 |
Family
ID=13066591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993057821U Expired - Lifetime JP2568450Y2 (ja) | 1993-10-01 | 1993-10-01 | ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568450Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536889A (ja) * | 1991-07-26 | 1993-02-12 | Hitachi Ltd | 半導体装置 |
| JPH0661379A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Ltd | 半導体装置 |
-
1993
- 1993-10-01 JP JP1993057821U patent/JP2568450Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727162U (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581122A (en) | Packaging assembly with consolidated common voltage connections for integrated circuits | |
| JPH01166543A (ja) | Ｖｌｓｉのパッケージ | |
| JPH07193187A (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| US5406119A (en) | Lead frame | |
| JP2568450Y2 (ja) | ハイブリッドｉｃ | |
| US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
| JPH04324920A (ja) | 表面実装部品の実装方法 | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| JPH03248454A (ja) | 混成集積回路装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0745780A (ja) | 半導体装置用クワッドフラットパッケージ | |
| JP2646988B2 (ja) | 樹脂封止型半導体装置 | |
| JPH03171760A (ja) | 半導体装置の製造方法 | |
| JP3529326B2 (ja) | 表面実装用のパッケージ基板および表面実装方法 | |
| JP2739366B2 (ja) | 電子部品搭載用基板 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JP2898678B2 (ja) | 電子部品搭載用基板 | |
| JPH0121629B2 (ja) | ||
| JPH04359464A (ja) | 半導体装置 | |
| JPS6286847A (ja) | チツプキヤリア | |
| JPH0575003A (ja) | 半導体装置の実装構造 | |
| JPS584962A (ja) | 半導体装置 | |
| JPH08264909A (ja) | チップ型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |