JP2898678B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2898678B2 JP2898678B2 JP491790A JP491790A JP2898678B2 JP 2898678 B2 JP2898678 B2 JP 2898678B2 JP 491790 A JP491790 A JP 491790A JP 491790 A JP491790 A JP 491790A JP 2898678 B2 JP2898678 B2 JP 2898678B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuit
- electronic component
- component mounting
- metallic film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，導体回路の細線化に対応することができる
電子部品搭載用基板に関する。
電子部品搭載用基板に関する。
従来，第７図及び第８図に示すごとく，電子部品搭載
用基板９は，絶縁基板90の凹所95内に形成した電子部品
搭載部８と，該電子部品搭載部８の周囲から絶縁基板90
上に延在形成した複数の導体回路91と，該導体回路91の
先端部に設けたスルーホール97とを有する。
用基板９は，絶縁基板90の凹所95内に形成した電子部品
搭載部８と，該電子部品搭載部８の周囲から絶縁基板90
上に延在形成した複数の導体回路91と，該導体回路91の
先端部に設けたスルーホール97とを有する。
また，上記電子部品搭載部８の周囲においては，導体
回路91の表面に電子部品接続端子用の金属被膜93を設け
ている。該金属被膜93は,Ni−Auメッキ層である。そし
て，該金属被膜93よりも外側の導体回路91の表面には，
絶縁膜96を介して，封止樹脂流出防止用のダム枠82を接
着している。
回路91の表面に電子部品接続端子用の金属被膜93を設け
ている。該金属被膜93は,Ni−Auメッキ層である。そし
て，該金属被膜93よりも外側の導体回路91の表面には，
絶縁膜96を介して，封止樹脂流出防止用のダム枠82を接
着している。
即ち，上記電子部品搭載部８においては，上記凹所95
の内壁に，耐湿性向上のために導体回路用のメッキと同
時形成した銅メッキ層911,またその上には上記金属被膜
93用のメッキと同時に形成したNi−Auメッキ層92が形成
されている。そして，該Ni−Auメッキ層92の表面には，
電子部品80を接着剤84により接合する。また，該電子部
品80と前記接続端子用の金属被膜93との間は，金線，ア
ルミニウム線等のボンディングワイヤ81を接続する。
の内壁に，耐湿性向上のために導体回路用のメッキと同
時形成した銅メッキ層911,またその上には上記金属被膜
93用のメッキと同時に形成したNi−Auメッキ層92が形成
されている。そして，該Ni−Auメッキ層92の表面には，
電子部品80を接着剤84により接合する。また，該電子部
品80と前記接続端子用の金属被膜93との間は，金線，ア
ルミニウム線等のボンディングワイヤ81を接続する。
また，上記ダム枠82によって囲まれる電子部品搭載部
８の内部は，上記電子部品80の周囲に，エポキシ樹脂，
シリコン樹脂等の封止樹脂86を充填する。また，ダム枠
82と絶縁膜96との間は，接着剤83により接着する。該ダ
ム枠82は，金属又はセラミック材よりなる。また，スル
ーホール97内には，導体回路91と同時形成した銅のメッ
キ層917,その表面に形成したNi−Auメッキ層94が設けて
ある。
８の内部は，上記電子部品80の周囲に，エポキシ樹脂，
シリコン樹脂等の封止樹脂86を充填する。また，ダム枠
82と絶縁膜96との間は，接着剤83により接着する。該ダ
ム枠82は，金属又はセラミック材よりなる。また，スル
ーホール97内には，導体回路91と同時形成した銅のメッ
キ層917,その表面に形成したNi−Auメッキ層94が設けて
ある。
そして，上記スルーホール97内には，第９図に示すご
とく，導体ピン７の頭部71が挿入されている。また，該
頭部71とスルーホール97との間は，半田75により，固着
接合されている。
とく，導体ピン７の頭部71が挿入されている。また，該
頭部71とスルーホール97との間は，半田75により，固着
接合されている。
そして，第９図に示す態様の電子部品搭載用基板は，
第10図に示すごとく導体ピン７が，電子部品８の搭載側
から挿入された，いわゆるフェースダウンタイプの基板
である。かかるタイプの基板は，第10図に示すごとく，
電子部品８とは反対側の基板面に放熱板76を搭載してい
るものもある。
第10図に示すごとく導体ピン７が，電子部品８の搭載側
から挿入された，いわゆるフェースダウンタイプの基板
である。かかるタイプの基板は，第10図に示すごとく，
電子部品８とは反対側の基板面に放熱板76を搭載してい
るものもある。
ところで，近年，電子部品の高集積化，高速機能化に
伴って，その出力端子は増加し，また導体ピンを挿入す
るスルーホールの数も増加している。そのため，絶縁基
板に延在形成する導体回路91の数が増大する。それ故，
小さい表面積の絶縁基板に形成する導体回路91の幅は，
増々微小なものが要求され，導体回路の細線化，導体回
路配線の高密度化が要求されている。
伴って，その出力端子は増加し，また導体ピンを挿入す
るスルーホールの数も増加している。そのため，絶縁基
板に延在形成する導体回路91の数が増大する。それ故，
小さい表面積の絶縁基板に形成する導体回路91の幅は，
増々微小なものが要求され，導体回路の細線化，導体回
路配線の高密度化が要求されている。
しかしながら，上記従来の電子部品搭載用基板は，熱
衝撃等の急激な温度変化により，絶縁基板90,封止樹脂8
6,ダム枠82,接着剤83等の構成材が，膨張，収縮を繰り
返す。そして，各材料はそれぞれ特有の熱膨張率，反り
を有するため，各構成材の接合部分には応力集中を受け
る。
衝撃等の急激な温度変化により，絶縁基板90,封止樹脂8
6,ダム枠82,接着剤83等の構成材が，膨張，収縮を繰り
返す。そして，各材料はそれぞれ特有の熱膨張率，反り
を有するため，各構成材の接合部分には応力集中を受け
る。
特に，第９図に示すごとく，スルーホール97の最表面
に設けたNi−Auメッキ層94のランド941は絶縁膜96と隣
接し，またランド941の表面には半田75が接着されてい
る。そして，これらランド941の端部と絶縁膜96の端部
と半田75の端部と，更にこれらの下に設けた導体回路91
との間は，同図に矢印で示すごとく，接合境界部77を形
成している。そのため，かかる接合境界部77は，上記熱
変化に伴う応力集中を大きく受けることとなる。
に設けたNi−Auメッキ層94のランド941は絶縁膜96と隣
接し，またランド941の表面には半田75が接着されてい
る。そして，これらランド941の端部と絶縁膜96の端部
と半田75の端部と，更にこれらの下に設けた導体回路91
との間は，同図に矢印で示すごとく，接合境界部77を形
成している。そのため，かかる接合境界部77は，上記熱
変化に伴う応力集中を大きく受けることとなる。
また，ダム枠82を設けた導体回路91の部分において
も，銅の導体回路91の上に絶縁膜96を介してダム枠82が
設けられており，これらはそれぞれ異種の材料により作
られている。そして，ダム枠82は，電子部品搭載部８の
周囲において，導体回路91の全ての表面上に枠状に接着
されている。
も，銅の導体回路91の上に絶縁膜96を介してダム枠82が
設けられており，これらはそれぞれ異種の材料により作
られている。そして，ダム枠82は，電子部品搭載部８の
周囲において，導体回路91の全ての表面上に枠状に接着
されている。
以上のごとく，これらの異種材料に基づく熱膨張，熱
収縮，これに伴うストレスの発生により，上記接合境界
部77,ダム枠82の下方における導体回路91の各金属線
（銅メッキ層）には大きな金属疲労が蓄積される。それ
故，該導体回路91にはクラックが発生し，断線を生ず
る。
収縮，これに伴うストレスの発生により，上記接合境界
部77,ダム枠82の下方における導体回路91の各金属線
（銅メッキ層）には大きな金属疲労が蓄積される。それ
故，該導体回路91にはクラックが発生し，断線を生ず
る。
このことは，導体回路91の前記細線化，配線の高密度
化に伴って増々大きな問題となっている。
化に伴って増々大きな問題となっている。
本発明は，かかる従来の問題点に鑑み，導体回路の細
線化，配線高密度化に対応することができ，耐熱衝撃性
に優れた電子部品搭載用基板を提供しようとするもので
ある。
線化，配線高密度化に対応することができ，耐熱衝撃性
に優れた電子部品搭載用基板を提供しようとするもので
ある。
本発明は，絶縁基板に形成した電子部品搭載部と，該
電子部品搭載部の周囲から絶縁基板上に延在形成した複
数の導体回路と，該導体回路の先端部に設けたスルーホ
ールと， 上記電子部品搭載部の周囲において上記導体回路の上
面及び側面の表面に設けた電子部品接続端子用の金属被
膜と，該金属被膜よりも外側の導体回路の上部に設けた
絶縁膜と，該絶縁膜上に設けた封止樹脂流出防止用のダ
ム枠とを有する電子部品搭載用基板において， 上記導体回路における上面及び側面の表面およびスル
ーホールの内壁の表面には，上記電子部品接続端子用の
金属被膜を延在して連続形成した表面金属被覆層を被覆
してなることを特徴とする電子部品搭載用基板にある。
電子部品搭載部の周囲から絶縁基板上に延在形成した複
数の導体回路と，該導体回路の先端部に設けたスルーホ
ールと， 上記電子部品搭載部の周囲において上記導体回路の上
面及び側面の表面に設けた電子部品接続端子用の金属被
膜と，該金属被膜よりも外側の導体回路の上部に設けた
絶縁膜と，該絶縁膜上に設けた封止樹脂流出防止用のダ
ム枠とを有する電子部品搭載用基板において， 上記導体回路における上面及び側面の表面およびスル
ーホールの内壁の表面には，上記電子部品接続端子用の
金属被膜を延在して連続形成した表面金属被覆層を被覆
してなることを特徴とする電子部品搭載用基板にある。
本発明において，上記表面金属被覆層は，接続端子用
の金属被膜を形成する際に同時に形成することが好まし
い。そして，該表面金属被覆層は,Ni−Auメッキ,Niメッ
キなど上記接続端子用の金属被膜と同材質で形成する。
また，表面金属被覆層は，上記接続端子用接合境界部か
ら導体回路を経てスルーホール内壁まで連続して設け
る。
の金属被膜を形成する際に同時に形成することが好まし
い。そして，該表面金属被覆層は,Ni−Auメッキ,Niメッ
キなど上記接続端子用の金属被膜と同材質で形成する。
また，表面金属被覆層は，上記接続端子用接合境界部か
ら導体回路を経てスルーホール内壁まで連続して設け
る。
本発明の電子部品搭載用基板においては，導体回路の
表面，即ち導体回路の上面及び側面の表面に，及びスル
ーホールの内壁の表面に電子部品接続端子用の金属被膜
を延在して形成した表面金属被覆層を設けている（第１
図，第４図参照）。そのため，導体回路の表面は表面金
属被覆層によって補強された状態にある。
表面，即ち導体回路の上面及び側面の表面に，及びスル
ーホールの内壁の表面に電子部品接続端子用の金属被膜
を延在して形成した表面金属被覆層を設けている（第１
図，第４図参照）。そのため，導体回路の表面は表面金
属被覆層によって補強された状態にある。
また，該導体回路は，熱膨張係数が比較的類似してい
る金属の表面金属被覆層により覆われている。それ故，
該表面金属被覆層が，前記ランド周辺の接合境界部にお
ける導体回路と半田とソルダーレジスト等との間，或い
は導体回路とダム枠との間などにおける熱衝撃膨張に対
して，一種の緩衝層としての役割をする。
る金属の表面金属被覆層により覆われている。それ故，
該表面金属被覆層が，前記ランド周辺の接合境界部にお
ける導体回路と半田とソルダーレジスト等との間，或い
は導体回路とダム枠との間などにおける熱衝撃膨張に対
して，一種の緩衝層としての役割をする。
それ故，導体回路が細線化されても，熱衝撃による応
力集中が生ぜず，断線を生ずるおそれがない。
力集中が生ぜず，断線を生ずるおそれがない。
したがって，本発明によれば，細線化，配線高密度化
に対応することができ，耐熱衝撃性に優れた電子部品搭
載用基板を提供することができる。
に対応することができ，耐熱衝撃性に優れた電子部品搭
載用基板を提供することができる。
本発明の実施例にかかる電子部品搭載用基板につき，
第１図〜第6F図を用いて説明する。
第１図〜第6F図を用いて説明する。
本例の電子部品搭載用基板は，第１図〜第３図に示す
ごとく，絶縁基板90に形成した電子部品搭載部８と，該
電子部品搭載部８の周囲から絶縁基板上に延在形成した
複数の導体回路91と，該導体回路91の先端に設けたスル
ーホール97とよりなる。また，電子部品搭載部８の周囲
において導体回路91の表面には電子部品接続端子用の金
属被膜10を有する。また，スルーホール97内には導体ピ
ン７の頭部71が挿入され，両者の間は半田75により接合
されている。
ごとく，絶縁基板90に形成した電子部品搭載部８と，該
電子部品搭載部８の周囲から絶縁基板上に延在形成した
複数の導体回路91と，該導体回路91の先端に設けたスル
ーホール97とよりなる。また，電子部品搭載部８の周囲
において導体回路91の表面には電子部品接続端子用の金
属被膜10を有する。また，スルーホール97内には導体ピ
ン７の頭部71が挿入され，両者の間は半田75により接合
されている。
そして，ここに注目すべきことは，該金属被膜10とス
ルーホール内壁のメッキ層14との間における導体回路91
上には，表面金属被覆層101を形成していることであ
る。上記金属被膜10,表面金属被覆層101,メッキ層14は,
Niメッキ及びAuメッキにより形成したNi−Auメッキより
なる。
ルーホール内壁のメッキ層14との間における導体回路91
上には，表面金属被覆層101を形成していることであ
る。上記金属被膜10,表面金属被覆層101,メッキ層14は,
Niメッキ及びAuメッキにより形成したNi−Auメッキより
なる。
そして，第４図及び第５図は，導体回路91の表面に形
成した表面金属被覆層101の状態を示している。即ち，
導体回路91は，絶縁基板90上に設けた銅箔901の上に形
成されている。そして，表面金属被覆層101は，これら
導体回路91および銅箔901の上面および側面，つまりこ
れらの表面を被覆している。そして，該表面金属被覆層
101の上方，即ち，電子部品搭載用基板の表面は，絶縁
膜96が被覆してある。
成した表面金属被覆層101の状態を示している。即ち，
導体回路91は，絶縁基板90上に設けた銅箔901の上に形
成されている。そして，表面金属被覆層101は，これら
導体回路91および銅箔901の上面および側面，つまりこ
れらの表面を被覆している。そして，該表面金属被覆層
101の上方，即ち，電子部品搭載用基板の表面は，絶縁
膜96が被覆してある。
また，該表面金属被覆層101の上には，絶縁膜96及び
接着剤83を介してダム枠82が接合してある。また，スル
ーホール97において絶縁基板90と上記メッキ層14との間
には，導体回路91に連通する銅メッキ層917が被覆して
ある。また，絶縁基板90の上面には，導体回路91,絶縁
膜96が形成してある。その他は，前記従来例の電子部品
搭載用基板と同様である。
接着剤83を介してダム枠82が接合してある。また，スル
ーホール97において絶縁基板90と上記メッキ層14との間
には，導体回路91に連通する銅メッキ層917が被覆して
ある。また，絶縁基板90の上面には，導体回路91,絶縁
膜96が形成してある。その他は，前記従来例の電子部品
搭載用基板と同様である。
次に，上記電子部品搭載用基板の製造法につき，第6A
図〜第6F図に示す。まず，第6A図に示すごとく，ガラス
エポキシ樹脂の絶縁基板90にスルーホール97を穿設する
と共に，電子部品搭載部用の凹所95をザグリ加工する。
図〜第6F図に示す。まず，第6A図に示すごとく，ガラス
エポキシ樹脂の絶縁基板90にスルーホール97を穿設する
と共に，電子部品搭載部用の凹所95をザグリ加工する。
次に，第6B図に示すごとく，絶縁基板90の全表面，即
ちスルーホール97,凹所95及び上，下表面に銅メッキ910
を被覆する。その後第6C図に示すごとく，パターン形成
のためのエッチングを行い，導体回路91,スルーホール
内の銅メッキ層917を形成する。
ちスルーホール97,凹所95及び上，下表面に銅メッキ910
を被覆する。その後第6C図に示すごとく，パターン形成
のためのエッチングを行い，導体回路91,スルーホール
内の銅メッキ層917を形成する。
次に，第6D図に示すごとく，上記エッチングにおいて
銅メッキ910が残された部分，つまり導体回路91,スルー
ホール内銅メッキ層917等の部分にNiメッキ及びAuメッ
キを順次行って,Ni−Auメッキ層を形成する。
銅メッキ910が残された部分，つまり導体回路91,スルー
ホール内銅メッキ層917等の部分にNiメッキ及びAuメッ
キを順次行って,Ni−Auメッキ層を形成する。
これにより，電子部品搭載部に面している導体回路91
の内周部分に接続端子用の金属被膜10が形成される。ま
た，これと同時に，該金属被膜10が延長されたごとく，
導体回路91の表面にNi−Auメッキ層からなる表面金属被
覆層101が同時形成される。また，スルーホールの銅メ
ッキ層917の表面にNi−Auメッキ層14が同時形成され
る。
の内周部分に接続端子用の金属被膜10が形成される。ま
た，これと同時に，該金属被膜10が延長されたごとく，
導体回路91の表面にNi−Auメッキ層からなる表面金属被
覆層101が同時形成される。また，スルーホールの銅メ
ッキ層917の表面にNi−Auメッキ層14が同時形成され
る。
次に，第6E図に示すごとく，電子部品搭載部用の凹所
95,接続端子用金属被膜10,スルーホール97内を除いて，
導体回路91上の表面金属被覆層101の上等に，絶縁膜
（ソルダーレジスト膜）96を印刷する。
95,接続端子用金属被膜10,スルーホール97内を除いて，
導体回路91上の表面金属被覆層101の上等に，絶縁膜
（ソルダーレジスト膜）96を印刷する。
次に，第6F図に示すごとく，表面金属被覆層101上の
ダム枠接合部分に，上記絶縁膜96,接着剤83を介して，
ダム枠82を接合する。その後は，第１図，第２図に示す
ごとく，常法により電子部品搭載部８に電子部品80を搭
載する。
ダム枠接合部分に，上記絶縁膜96,接着剤83を介して，
ダム枠82を接合する。その後は，第１図，第２図に示す
ごとく，常法により電子部品搭載部８に電子部品80を搭
載する。
上記のごとく，本例の電子部品搭載用基板において
は，導体回路91の表面は，表面金属被覆層101によって
被覆されているので，導体回路91の強度が向上する。
は，導体回路91の表面は，表面金属被覆層101によって
被覆されているので，導体回路91の強度が向上する。
また，該導体回路91は，熱膨張係数が比較的類似して
いるNi−Auメッキ層により覆われている。そのため，該
表面金属被覆層101が，熱衝撃に対して，一種の緩衝層
としての役割をする。
いるNi−Auメッキ層により覆われている。そのため，該
表面金属被覆層101が，熱衝撃に対して，一種の緩衝層
としての役割をする。
それ故，導体回路が細線化されても熱衝撃による応力
集中，ストレス発生が生ぜず，断線を生ずることがな
い。
集中，ストレス発生が生ぜず，断線を生ずることがな
い。
第１図〜第6F図は実施例の電子部品搭載用基板を示し，
第１図はその要部断面図，第２図は導体ピンを挿入した
状態の全体断面図，第３図は第２図におけるスルーホー
ル周辺部の拡大図，第４図は第５図のＡ−Ａ線矢視断面
図，第５図は平面図，第6A図〜第6F図は製造工程説明
図，第７図〜第10図は従来の電子部品搭載用基板を示
し，第７図はその要部平面図，第８図は要部断面図，第
９図は導体ピン挿入部周辺の拡大断面図，第10図は放熱
板を搭載した電子部品搭載用基板の説明図である。 10……接続端子用の金属被膜,101……表面金属被覆層,8
……電子部品搭載部,80……電子部品,82……ダム枠,90
……絶縁基板,91……導体回路，
第１図はその要部断面図，第２図は導体ピンを挿入した
状態の全体断面図，第３図は第２図におけるスルーホー
ル周辺部の拡大図，第４図は第５図のＡ−Ａ線矢視断面
図，第５図は平面図，第6A図〜第6F図は製造工程説明
図，第７図〜第10図は従来の電子部品搭載用基板を示
し，第７図はその要部平面図，第８図は要部断面図，第
９図は導体ピン挿入部周辺の拡大断面図，第10図は放熱
板を搭載した電子部品搭載用基板の説明図である。 10……接続端子用の金属被膜,101……表面金属被覆層,8
……電子部品搭載部,80……電子部品,82……ダム枠,90
……絶縁基板,91……導体回路，
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 23/28 H01L 23/50
Claims (1)
- 【請求項１】絶縁基板に形成した電子部品搭載部と，該
電子部品搭載部の周囲から絶縁基板上に延在形成した複
数の導体回路と，該導体回路の先端部に設けたスルーホ
ールと， 上記電子部品搭載部の周囲において上記導体回路の上面
及び側面の表面に設けた電子部品接続端子用の金属被膜
と，該金属被膜よりも外側の導体回路の上部に設けた絶
縁膜と，該絶縁膜上に設けた封止樹脂流出防止用ダム枠
とを有する電子部品搭載用基板において， 上記導体回路における上面及び側面の表面およびスルー
ホールの内壁の表面には，上記電子部品接続端子用の金
属被膜を延在して連続形成した表面金属被覆層を被覆し
てなることを特徴とする電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP491790A JP2898678B2 (ja) | 1990-01-13 | 1990-01-13 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP491790A JP2898678B2 (ja) | 1990-01-13 | 1990-01-13 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03211758A JPH03211758A (ja) | 1991-09-17 |
| JP2898678B2 true JP2898678B2 (ja) | 1999-06-02 |
Family
ID=11596980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP491790A Expired - Lifetime JP2898678B2 (ja) | 1990-01-13 | 1990-01-13 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2898678B2 (ja) |
-
1990
- 1990-01-13 JP JP491790A patent/JP2898678B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03211758A (ja) | 1991-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| US6316830B1 (en) | Bumpless flip chip assembly with strips and via-fill | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JP2770820B2 (ja) | 半導体装置の実装構造 | |
| JP3424526B2 (ja) | 電子部品の実装方法 | |
| JP2898678B2 (ja) | 電子部品搭載用基板 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JP2739366B2 (ja) | 電子部品搭載用基板 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| KR100320447B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2970595B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH0331086Y2 (ja) | ||
| JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP3088391B2 (ja) | 半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3257931B2 (ja) | 半導体パッケージとその製造方法および半導体装置 | |
| KR970063685A (ko) | 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 구조 및 제조 방법 | |
| JPH10335547A (ja) | 電子回路装置及びその製造方法 | |
| US20040124006A1 (en) | Built up lands | |
| JPH08279572A (ja) | 半導体パッケージ及びその実装構造 | |
| KR20100066936A (ko) | 인쇄회로기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |