KR970063685A - 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 구조 및 제조 방법 - Google Patents
볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 구조 및 제조 방법 Download PDFInfo
- Publication number
- KR970063685A KR970063685A KR1019960005344A KR19960005344A KR970063685A KR 970063685 A KR970063685 A KR 970063685A KR 1019960005344 A KR1019960005344 A KR 1019960005344A KR 19960005344 A KR19960005344 A KR 19960005344A KR 970063685 A KR970063685 A KR 970063685A
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- semiconductor chip
- hemispherical
- hole
- holes
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 칩 크기의 볼 그리드 어레이 패키지의 구조 및 제조 방법에 관한 것으로, 기존의 볼 그리드 어레이 패키지는 골드 와이어와 많은 양의 봉지재가 사용되어 패키지의 크기가 커지고 패키지의 실장 밀도 및 마더 보드의 전기적 패턴의 설계 여유도를 떨어뜨리는 한편 패키지 자체가 반도체 칩의 성능을 감쇄시키는 문제점이 있었던 바 상기의 문제점을 해결하기 위해, 반도체 칩 상면에 접착제를 도포하고, 구리 도금층과 폴리미이드로 구성된 솔더 마스크 형상의 인쇄 회로 기판에 관통홀 또는 반구의 관통홀을 마련하여, 반도체 칩상의 패드에 미리 형성시킨 골드 범프 및 솔더 범프에 상기의 인쇄 회로 기판을 정렬시키고, 리플로우 및 코이닝을 통해 반도체 칩과 접착시킴으로써 반도체 칩의 입, 출력 패드가 인쇄 회로 기판의 구리 도금층에 접착되도록 하고, 상기한 구리 도금층은 관통홀 및 반구 관통홀을 통해 솔더불에 전기적으로 연결되게 하며, 상기 관통홀 및 반구 관통홀을 봉지재로서 코팅하여 반도체 칩 크기에 가까운 볼 그리드 어레이 패키지를 마련함을 특징으로 하여 패키지를 소형화함으로서 실장 면적을 적게히고 실장 밀도를 높일 수 있으며 마더 보드 내의 전기적 패턴 여유도를 향상시킬 수 있으며 기존의 볼 그리드 어레이에 비해 패키지 내부의 배선들의 총연결길이가 짧아지므로 전체적인 반도체 칩의 성능이 향상된다. 또한 와이어 본딩 공정이 없어지므로 제조 공정수가 기존의 볼 그리드 어레이의 공정보다 적어지고 따라서 패키지의 신뢰성이 높아지며, 가격이 절감하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 칩 크기의 볼 그리드 어레이 반도체 패키지의 단면도.
Claims (12)
- 반도체 칩과, 상기 반도체 칩 상면의 반도체 칩 패드에 구비된 골드 범프 및 솔더 범프와, 상기 골드 범프 및 솔더 범프의 대응되는 위치에 관통홀 및 반구 관통홀이 구비되어 반도체 칩상에 취부되고 또한 반도체 칩상면의 접착제로서 접착된 인쇄 회로 기판과, 상기 인쇄 회로 기판의 상면에 융착된 솔더 볼과, 상기 반도체 칩과 취부된 인쇄 회로 기판의 관통홀 및 반구 관통홀의 외부로 노출된 골드 범프 및 솔더 범프에 봉지재로서 코팅하여 구성된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지.
- 제1항에 있어서, 상기의 골드 범프 및 솔더 범프는 반도체 칩 패드 상면에 골드 범프가 먼저 형성되고, 상기한 골드 범프 상면에 솔더 범프가 형성된 구조로 된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지.
- 제1항에 있어서, 상기의 인쇄 회로 기판은 폴리미이드재로서 하면에 구리 도금층이 도금된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지.
- 제1항에 있어서, 상기의 인쇄 회로 기판은 폴리미이드재로서 상면과 하면에 구리 도금층이 도금된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지.
- 제1항에 있어서, 상기 인쇄 회로 기판에 구비된 관통홀 및 반구 관통 홀의 내부 벽면은 전도성 물질이 도포된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지.
- 제1항에 있어서, 상기 인쇄 회로 기판의 관통홀 및 반구 관통홀은 구리 도금층에 연결되고, 상기 구리 도금층은 솔더 볼과 연결되어 신호를 전달하는 구조로 된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지.
- 반도체 칩 상에 구비된 반도체 칩 패드에 골드 범프 및 솔더 범프를 형성하는 단계와, 상기 반도체 칩 패드의 내면쪽으로 접착제를 도포하는 단계와, 상면에는 솔더 마스크가 형성되고, 하면에는 구리 도금층이 형성되고, 상기 반도체 칩 패드와 대응하는 위치에 관통홀 및 반구 관통홀이 형성된 인쇄 회로 기판을 상기 반도체 칩 패드에 형성된 골드 범프 및 솔더 범프와 정렬하여 반도체 칩에 취부 및 접착하는 단계와, 상기 인쇄 회로 기판의 솔더 마스크에 솔더볼을 안착시켜 노(Furnace)에서 리플로우하여 솔더볼을 부착하는 단계와, 상기 관통홀 및 반구 관통홀 외부로 노출된 골드 범프 및 솔더 범프를 봉지재로서 코팅하는 단계로 이루어진 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.
- 제7항에 있어서, 상기 골드 범프 및 솔더 범프는 기존의 와이어 본딩 기술을 이용하여 1차적으로 골드 범프를 형성한 후, 그 상면에 2차적으로 솔더 범프를 형성하는 방법으로 됨을 특징으로 하는 볼 그리드 어레이 반도체 패키지 제조 방법.
- 제7항에 있어서, 상기 인쇄 회로 기판에 형성된 관통홀 및 반구 관통홀에 취부되는 골드 범프 및 솔더 범프는 기계적인 코이닝에 의해 관통홀 및 반구 관통홀과 접착하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 제조 방법.
- 제7항에 있어서, 상기 인쇄 회로 기판에 형성된 관통홀 및 반구 관통홀에 취부되는 골드 범프 및 솔더 범프는 노(Furnace)에서 리플로우시켜 관통홀 및 반구 관통홀과 접착하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 제조 방법.
- 제7항에 있어서, 상기 인쇄 회로 기판에 형성된 관통홀 및 반구 관통홀에 취부되는 골드 범프 및 솔더 범프는 기계적인 코이닝 후에 리플로우를 병행하여 관통홀 및 반구 관통홀과 접착하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 제조 방법.
- 제7항에 있어서, 상기 인쇄 회로 기판의 관통홀 및 반구 관통홀의 외부로 노출한 골드 범프 및 솔더 범프를 봉지재로서 코팅하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005344A KR100192756B1 (ko) | 1996-02-29 | 1996-02-29 | 볼 그리드 어레이 반도체 패키지의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005344A KR100192756B1 (ko) | 1996-02-29 | 1996-02-29 | 볼 그리드 어레이 반도체 패키지의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063685A true KR970063685A (ko) | 1997-09-12 |
| KR100192756B1 KR100192756B1 (ko) | 1999-06-15 |
Family
ID=19452243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960005344A KR100192756B1 (ko) | 1996-02-29 | 1996-02-29 | 볼 그리드 어레이 반도체 패키지의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192756B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100788340B1 (ko) * | 2001-04-12 | 2007-12-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100353224B1 (ko) * | 1999-11-10 | 2002-09-18 | 밍-퉁 센 | 반도체 칩 모듈 |
-
1996
- 1996-02-29 KR KR1019960005344A patent/KR100192756B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100788340B1 (ko) * | 2001-04-12 | 2007-12-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100192756B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252298B1 (en) | Semiconductor chip package using flexible circuit board with central opening | |
| US5831832A (en) | Molded plastic ball grid array package | |
| KR970008356B1 (ko) | 반도체장치 | |
| US6075710A (en) | Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips | |
| KR100559664B1 (ko) | 반도체패키지 | |
| US6414849B1 (en) | Low stress and low profile cavity down flip chip and wire bond BGA package | |
| US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
| US7749806B2 (en) | Fabricating process of a chip package structure | |
| KR950015727A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH08250653A (ja) | マルチチップモジュールパッケージ | |
| KR100194747B1 (ko) | 반도체장치 | |
| JP2000216281A (ja) | 樹脂封止型半導体装置 | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| US7554197B2 (en) | High frequency IC package and method for fabricating the same | |
| KR100345075B1 (ko) | 칩 사이즈 패키지 | |
| US7847414B2 (en) | Chip package structure | |
| KR970063685A (ko) | 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 구조 및 제조 방법 | |
| KR20010061784A (ko) | 칩 스캐일 패키지 및 그의 제조 방법 | |
| KR100401019B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 | |
| KR100225236B1 (ko) | BGA(Ball Grid Array; 볼 그리드 어레이) 반도체 패키지 | |
| KR100406447B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 | |
| KR19980034118A (ko) | 반도체 칩 스케일 패키지(csp) | |
| JP2898678B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130116 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140121 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 17 |
|
| EXPY | Expiration of term |