JPH10335547A - 電子回路装置及びその製造方法 - Google Patents
電子回路装置及びその製造方法Info
- Publication number
- JPH10335547A JPH10335547A JP9140404A JP14040497A JPH10335547A JP H10335547 A JPH10335547 A JP H10335547A JP 9140404 A JP9140404 A JP 9140404A JP 14040497 A JP14040497 A JP 14040497A JP H10335547 A JPH10335547 A JP H10335547A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- sheet
- circuit board
- electrode
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
(57)【要約】
【課題】 電子回路素子と回路基板との間のギャップ量
を一定に保つことにより、接合信頼性が良く、放熱特性
の良い、更に、電磁波ノイズを低減された電子回路装置
及びその製造方法を提供することにある。 【解決手段】 多数の電極部を有する電子回路素子、例
えばＢＧＡ１６４と、該電子回路素子の前記電極部に対
応する位置に電極部を有する回路基板１６０とを対抗さ
せ、ＢＧＡ１６４の電極部と回路基板１６０の電極部と
を接合する場合に、ＢＧＡ１６４の電極部に対応する位
置に貫通穴１７１を設けたシート１７０を、ＢＧＡ１６
４と回路基板１６０との間に介在させて、ＢＧＡ１６４
の電極部と回路基板１６０の電極部とをシート１７０の
貫通穴部で、ＢＧＡ１６４の半田バンプ１６６及び回路
基板１６０の半田付けランド１５０により接合させる。
を一定に保つことにより、接合信頼性が良く、放熱特性
の良い、更に、電磁波ノイズを低減された電子回路装置
及びその製造方法を提供することにある。 【解決手段】 多数の電極部を有する電子回路素子、例
えばＢＧＡ１６４と、該電子回路素子の前記電極部に対
応する位置に電極部を有する回路基板１６０とを対抗さ
せ、ＢＧＡ１６４の電極部と回路基板１６０の電極部と
を接合する場合に、ＢＧＡ１６４の電極部に対応する位
置に貫通穴１７１を設けたシート１７０を、ＢＧＡ１６
４と回路基板１６０との間に介在させて、ＢＧＡ１６４
の電極部と回路基板１６０の電極部とをシート１７０の
貫通穴部で、ＢＧＡ１６４の半田バンプ１６６及び回路
基板１６０の半田付けランド１５０により接合させる。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも一部
に、電子回路素子を回路基板に接合させた構成を有する
電子回路装置及びその製造方法に関するものである。
に、電子回路素子を回路基板に接合させた構成を有する
電子回路装置及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、電子回路素子を回路基板に電気的
に接合することにより構成される電子回路装置の製造技
術としては、ワイヤボンディングによる方法、ＴＡＢ(T
ape Automated Bonding)による方法、ＣＣＢ(Controlle
d Collapsed Bonding)による方法、ＢＧＡ(Ball Grid A
rray) による接合方法、ＣＳＰ(Chip Size Package) の
接合方法等が公知になっている。この中で、最近、多ピ
ン接合で注目されているものにＣＣＢ，ＢＧＡ，ＣＳＰ
による方法がある。
に接合することにより構成される電子回路装置の製造技
術としては、ワイヤボンディングによる方法、ＴＡＢ(T
ape Automated Bonding)による方法、ＣＣＢ(Controlle
d Collapsed Bonding)による方法、ＢＧＡ(Ball Grid A
rray) による接合方法、ＣＳＰ(Chip Size Package) の
接合方法等が公知になっている。この中で、最近、多ピ
ン接合で注目されているものにＣＣＢ，ＢＧＡ，ＣＳＰ
による方法がある。
【０００３】ＣＣＢによる方法は、例えば、ＵＳＰ３，
２９２，２４０、ＵＳＰ３，３０３，３９３に記載され
ている。このＣＣＢによる方法を、図６の（ａ）（ｂ）
の例で説明する。図６の（ａ）は接合される電子回路素
子の断面を示している。電極１０２上にバリヤ層１０３
を介して半田バンプ１０４を設けた上記電子回路素子１
０１を用意する。次に、電子回路素子１０１の電極１０
２と対抗した位置に電極１１１を有する回路基板１１０
を用意する。その後、電子回路素子１０１の電極１０２
と回路基板１１０の電極１１１とを位置決めし、半田１
１２で半田付けを行う。この際、半田バンプ１０４の融
点が半田１１２の融点より高く、また半田付けの温度は
半田バンプ１０４の融点と半田１１２の融点との間とす
るために、半田１１２は溶融するが半田バンプ１０４は
溶融しない。図６の（ｂ）に接合後の断面図を示す。
２９２，２４０、ＵＳＰ３，３０３，３９３に記載され
ている。このＣＣＢによる方法を、図６の（ａ）（ｂ）
の例で説明する。図６の（ａ）は接合される電子回路素
子の断面を示している。電極１０２上にバリヤ層１０３
を介して半田バンプ１０４を設けた上記電子回路素子１
０１を用意する。次に、電子回路素子１０１の電極１０
２と対抗した位置に電極１１１を有する回路基板１１０
を用意する。その後、電子回路素子１０１の電極１０２
と回路基板１１０の電極１１１とを位置決めし、半田１
１２で半田付けを行う。この際、半田バンプ１０４の融
点が半田１１２の融点より高く、また半田付けの温度は
半田バンプ１０４の融点と半田１１２の融点との間とす
るために、半田１１２は溶融するが半田バンプ１０４は
溶融しない。図６の（ｂ）に接合後の断面図を示す。
【０００４】ＢＧＡによる方法は、例えば、ＵＳＰ５，
２３９，１９８、ＵＳＰ５，２８５，３５２、ＵＳＰ
５，３８１，３０７、ＵＳＰ５，３９７，９２１に記載
されている。これらの代表例を図７に示す。まず図７の
（ａ）に示すように、回路基板１２０上にＩＣチップ１
２１をダイボンディング、ワイヤボンディング、封止
し、回路基板１２０上でＩＣチップ１２１の搭載面と反
対側の面の電極１２１には半田ボール１２２を接合し
て、電子回路素子ＢＧＡ１２３を組み立てる。次に、電
子回路素子ＢＧＡ１２３の電極１２１と対応する位置に
電極１２５を有する回路基板１２４を用意する。図８に
拡大して電極１２５側から見た回路基板１２４を示す。
この例では、１０×１０個の電極１２５を有し、外周２
列は表面にパターンがあるがその他の電極はスルーホー
ル（図示していない）を通して内層あるいは裏面に導通
している。電極部１２５以外は半田レジストで絶縁され
ている。
２３９，１９８、ＵＳＰ５，２８５，３５２、ＵＳＰ
５，３８１，３０７、ＵＳＰ５，３９７，９２１に記載
されている。これらの代表例を図７に示す。まず図７の
（ａ）に示すように、回路基板１２０上にＩＣチップ１
２１をダイボンディング、ワイヤボンディング、封止
し、回路基板１２０上でＩＣチップ１２１の搭載面と反
対側の面の電極１２１には半田ボール１２２を接合し
て、電子回路素子ＢＧＡ１２３を組み立てる。次に、電
子回路素子ＢＧＡ１２３の電極１２１と対応する位置に
電極１２５を有する回路基板１２４を用意する。図８に
拡大して電極１２５側から見た回路基板１２４を示す。
この例では、１０×１０個の電極１２５を有し、外周２
列は表面にパターンがあるがその他の電極はスルーホー
ル（図示していない）を通して内層あるいは裏面に導通
している。電極部１２５以外は半田レジストで絶縁され
ている。
【０００５】次に、回路基板１２４の電極１２５上に所
望のクリーム半田を塗布し、回路基板１２４の電極１２
５と電子回路素子１２３の電極１２１とを位置決めし、
半田付けを行う。半田付け後の断面を図７の（ｂ）に示
す。ＣＳＰによる方法は、例えば、ＵＳＰ５，３４６，
８６１に記載されている。この方法は、半導体チップ上
にある電極ランドとほぼ同じ大きさのランドと、対抗す
る回路基板のランドとを接続する方法である。月刊Semi
conductor Word１９９５．５．ＰＰ１０３−１３１の特
集「本流となるのはＣＳＰかベアチップか」に、各社の
ＣＳＰが紹介されている。
望のクリーム半田を塗布し、回路基板１２４の電極１２
５と電子回路素子１２３の電極１２１とを位置決めし、
半田付けを行う。半田付け後の断面を図７の（ｂ）に示
す。ＣＳＰによる方法は、例えば、ＵＳＰ５，３４６，
８６１に記載されている。この方法は、半導体チップ上
にある電極ランドとほぼ同じ大きさのランドと、対抗す
る回路基板のランドとを接続する方法である。月刊Semi
conductor Word１９９５．５．ＰＰ１０３−１３１の特
集「本流となるのはＣＳＰかベアチップか」に、各社の
ＣＳＰが紹介されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例の電子回路素子を回路基板へ接合することによって
構成される電子回路装置に関しては、次のような問題点
がある。例えばＣＣＢによる方法においては、前記図６
の（ａ）で、電子回路素子１０１の半田バンプ１０４の
半田の量が、１個の半田バンプまたは複数の任意の半田
バンプにおいて他の半田バンプより少ないと、図６の
（ｂ）のように回路基板１１０に半田付けしたときに、
電子回路素子１０１の一部分が傾いたりたわんだりして
ギャップΔｇが小さくなる。この状態で電子回路装置を
使用すると、電子回路素子１０１と回路基板１１０との
熱膨張係数に差がある場合には、熱応力による変位が半
田バンプ１０４で吸収できにくくなり、接合部に亀裂が
入る等により電子回路装置の信頼性が低下する。
来例の電子回路素子を回路基板へ接合することによって
構成される電子回路装置に関しては、次のような問題点
がある。例えばＣＣＢによる方法においては、前記図６
の（ａ）で、電子回路素子１０１の半田バンプ１０４の
半田の量が、１個の半田バンプまたは複数の任意の半田
バンプにおいて他の半田バンプより少ないと、図６の
（ｂ）のように回路基板１１０に半田付けしたときに、
電子回路素子１０１の一部分が傾いたりたわんだりして
ギャップΔｇが小さくなる。この状態で電子回路装置を
使用すると、電子回路素子１０１と回路基板１１０との
熱膨張係数に差がある場合には、熱応力による変位が半
田バンプ１０４で吸収できにくくなり、接合部に亀裂が
入る等により電子回路装置の信頼性が低下する。
【０００７】また逆に、半田バンプ１０４の半田の量が
多過ぎると、隣接する半田バンプ間でブリッジが発生し
易くなる。また、ブリッジが発生しないまでも、電子回
路素子１０１と回路基板１１０との間のギャップは空気
層であるため、電子回路素子１０１や回路基板１１０か
ら外界へ発生する電磁波ノイズが大きくになる。更に、
電子回路素子１０１から発生する熱の放散は半田バンプ
またはギャップの空気層を通して行うため、熱放散性が
悪くなると言う欠点がある。
多過ぎると、隣接する半田バンプ間でブリッジが発生し
易くなる。また、ブリッジが発生しないまでも、電子回
路素子１０１と回路基板１１０との間のギャップは空気
層であるため、電子回路素子１０１や回路基板１１０か
ら外界へ発生する電磁波ノイズが大きくになる。更に、
電子回路素子１０１から発生する熱の放散は半田バンプ
またはギャップの空気層を通して行うため、熱放散性が
悪くなると言う欠点がある。
【０００８】上記ではＣＣＢの問題について述べたが、
ＢＧＡ，ＣＳＰ等のフェイスダウン接合による場合も同
様の問題点が生ずる。本発明の目的は、電子回路素子と
回路基板との間のギャップ量を一定に保つことにより、
接合信頼性が良く、放熱特性の良い電子回路装置及びそ
の製造方法を提供することにある。
ＢＧＡ，ＣＳＰ等のフェイスダウン接合による場合も同
様の問題点が生ずる。本発明の目的は、電子回路素子と
回路基板との間のギャップ量を一定に保つことにより、
接合信頼性が良く、放熱特性の良い電子回路装置及びそ
の製造方法を提供することにある。
【０００９】更に、電磁波ノイズを低減された電子回路
装置及びその製造方法を提供することにある。又更に、
容易に上記電子回路装置を製造方法を提供することにあ
る。
装置及びその製造方法を提供することにある。又更に、
容易に上記電子回路装置を製造方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】この課題を解決するため
に、本発明の電子回路装置の製造方法は、多数の電極部
を有する電子回路素子と、該電子回路素子の前記電極部
に対応する位置に電極部を有する回路基板とを対抗さ
せ、前記電子回路素子の電極部と前記回路基板の電極部
とを接合する電子回路装置の製造方法において、前記電
子回路素子の電極部に対応する位置に貫通穴を設けたシ
ートを、前記電子回路素子と前記回路基板との間に介在
させて、前記電子回路素子の電極部と前記回路基板の電
極部とを前記シートの貫通穴部で接合させることを特徴
とする。
に、本発明の電子回路装置の製造方法は、多数の電極部
を有する電子回路素子と、該電子回路素子の前記電極部
に対応する位置に電極部を有する回路基板とを対抗さ
せ、前記電子回路素子の電極部と前記回路基板の電極部
とを接合する電子回路装置の製造方法において、前記電
子回路素子の電極部に対応する位置に貫通穴を設けたシ
ートを、前記電子回路素子と前記回路基板との間に介在
させて、前記電子回路素子の電極部と前記回路基板の電
極部とを前記シートの貫通穴部で接合させることを特徴
とする。
【００１１】ここで、前記シートの少なくとも貫通穴部
分が絶縁材からなる。前記絶縁材は、樹脂、金属に絶縁
処理したもの、セラミック、シリコン、ガラスのいずれ
かである。また、前記電子回路素子の電極部と前記回路
基板の電極部とを接合させる場合に、更に所望の接合部
をシートと電気的に接続させる。前記所望の接合部の前
記シートの貫通穴部分が、樹脂、セラミック，シリコ
ン，ガラス等に金属化処理をしたもの、金属のうちから
選ばれた少なくとも１つの導電材料である。前記シート
は、シート材の片面を粗面化して、メッキまたは蒸着の
手法で導電材料を所定の厚さで積層させ、前記所望の接
合部の箇所以外は、前記導電材料を大きな径でエッチン
グし、前記導電材料と同じ径の穴を有するレジストを所
定の厚さで塗布し、レーザで前記所望の接合部の箇所の
導電材料及び全電極に対応する箇所のシート材に小さな
径の穴をあけることにより作成される。また、前記シー
トを電子回路素子または回路基板のいずれか一方に接着
させた後、前記電子回路素子の電極部と前記回路基板の
電極部とを接合させる。また、前記電子回路素子と回路
基板の接合部の断面積が前記シートの穴の断面積よりも
小さい。
分が絶縁材からなる。前記絶縁材は、樹脂、金属に絶縁
処理したもの、セラミック、シリコン、ガラスのいずれ
かである。また、前記電子回路素子の電極部と前記回路
基板の電極部とを接合させる場合に、更に所望の接合部
をシートと電気的に接続させる。前記所望の接合部の前
記シートの貫通穴部分が、樹脂、セラミック，シリコ
ン，ガラス等に金属化処理をしたもの、金属のうちから
選ばれた少なくとも１つの導電材料である。前記シート
は、シート材の片面を粗面化して、メッキまたは蒸着の
手法で導電材料を所定の厚さで積層させ、前記所望の接
合部の箇所以外は、前記導電材料を大きな径でエッチン
グし、前記導電材料と同じ径の穴を有するレジストを所
定の厚さで塗布し、レーザで前記所望の接合部の箇所の
導電材料及び全電極に対応する箇所のシート材に小さな
径の穴をあけることにより作成される。また、前記シー
トを電子回路素子または回路基板のいずれか一方に接着
させた後、前記電子回路素子の電極部と前記回路基板の
電極部とを接合させる。また、前記電子回路素子と回路
基板の接合部の断面積が前記シートの穴の断面積よりも
小さい。
【００１２】又、本発明の電子回路装置は、多数の電極
部を有する電子回路素子と、少なくとも前記電子回路素
子の前記電極部に対応する位置に、電極部を有する回路
基板と、前記電子回路素子の電極部と前記回路基板の電
極部とを接合する第１接合部と、前記電子回路素子の電
極部に対応する位置に貫通穴が設けられて、前記電子回
路素子と前記回路基板との間に介在するシートとを備え
ることを特徴とする。
部を有する電子回路素子と、少なくとも前記電子回路素
子の前記電極部に対応する位置に、電極部を有する回路
基板と、前記電子回路素子の電極部と前記回路基板の電
極部とを接合する第１接合部と、前記電子回路素子の電
極部に対応する位置に貫通穴が設けられて、前記電子回
路素子と前記回路基板との間に介在するシートとを備え
ることを特徴とする。
【００１３】ここで、前記シートの少なくとも貫通穴部
分が絶縁材からなる。前記絶縁材は、樹脂、金属に絶縁
処理したもの、セラミック、シリコン、ガラスのいずれ
かである。また、所望の前記第１接合部と前記シートと
を接合する第２接合部を更に備える。前記所望の接合部
の前記シートの貫通穴部分が、樹脂、セラミック，シリ
コン，ガラス等に金属化処理をしたもの、金属のうちか
ら選ばれた少なくとも１つの導電材料である。前記シー
トは、シート材と導電材料と絶縁材料との少なくとも３
層からなり、前記所望の第１接合部では前記導電材料が
シート材にあけられた穴の径とほぼ同じ径の穴を有し、
前記所望の第１接合部以外では前記導電材料がシート材
にあけられた穴の径より大きな径の穴を有する。また、
前記第１接合部の断面積が前記シートの穴の断面積より
も小さい。
分が絶縁材からなる。前記絶縁材は、樹脂、金属に絶縁
処理したもの、セラミック、シリコン、ガラスのいずれ
かである。また、所望の前記第１接合部と前記シートと
を接合する第２接合部を更に備える。前記所望の接合部
の前記シートの貫通穴部分が、樹脂、セラミック，シリ
コン，ガラス等に金属化処理をしたもの、金属のうちか
ら選ばれた少なくとも１つの導電材料である。前記シー
トは、シート材と導電材料と絶縁材料との少なくとも３
層からなり、前記所望の第１接合部では前記導電材料が
シート材にあけられた穴の径とほぼ同じ径の穴を有し、
前記所望の第１接合部以外では前記導電材料がシート材
にあけられた穴の径より大きな径の穴を有する。また、
前記第１接合部の断面積が前記シートの穴の断面積より
も小さい。
【００１４】かかる構成により、本発明は、電子回路素
子と回路基板との間のギャップ量を一定に保つスペーサ
として均一の厚さのシートを介在させることにより、電
子回路素子と回路基板との熱膨張係数差があったとして
も部分的な接合部への熱応力を集中させることを回避さ
せ、また隣接する接合部のブリッジを防止し接合部の信
頼性を向上させる電子回路装置を提供する。またシート
を熱伝導性の良い材料を用いることによって放熱特性の
良い電子回路装置を提供するものである。また任意の接
合部をシートと接続し、シートを回路基板のＧＮＤに電
気接続することにより電磁波ノイズの少ない電子回路装
置を提供する。
子と回路基板との間のギャップ量を一定に保つスペーサ
として均一の厚さのシートを介在させることにより、電
子回路素子と回路基板との熱膨張係数差があったとして
も部分的な接合部への熱応力を集中させることを回避さ
せ、また隣接する接合部のブリッジを防止し接合部の信
頼性を向上させる電子回路装置を提供する。またシート
を熱伝導性の良い材料を用いることによって放熱特性の
良い電子回路装置を提供するものである。また任意の接
合部をシートと接続し、シートを回路基板のＧＮＤに電
気接続することにより電磁波ノイズの少ない電子回路装
置を提供する。
【００１５】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態を詳細に説明する。 （第１の実施の形態）図１，図２，図３に第１の実施の
形態の電子回路装置及びその製造方法を示す。
明の実施の形態を詳細に説明する。 （第１の実施の形態）図１，図２，図３に第１の実施の
形態の電子回路装置及びその製造方法を示す。
【００１６】図１の（ａ）はＢＧＡ１６４の断面図を示
す。ここで、１６１は、その表面にＩＣチップ１６２が
ダイボンディング、ワイヤボンディング、封止された回
路基板である。１６５は、ＩＣチップ１６２の電極と接
続されて回路基板１６１の裏面に露出された電極、１６
６は、電極１６５に接合された半田バンプである。図１
の（ｃ）は本実施の形態のスペーサ用シート１７０を示
し、第１図の（ｂ）はスペーサ用シート１７０のＡ−
Ａ’の断面を示す。１７１は、電極１６５及び半田バン
プ１６６の間隔に対応してスペーサ用シート１７０に開
けられた穴である。
す。ここで、１６１は、その表面にＩＣチップ１６２が
ダイボンディング、ワイヤボンディング、封止された回
路基板である。１６５は、ＩＣチップ１６２の電極と接
続されて回路基板１６１の裏面に露出された電極、１６
６は、電極１６５に接合された半田バンプである。図１
の（ｃ）は本実施の形態のスペーサ用シート１７０を示
し、第１図の（ｂ）はスペーサ用シート１７０のＡ−
Ａ’の断面を示す。１７１は、電極１６５及び半田バン
プ１６６の間隔に対応してスペーサ用シート１７０に開
けられた穴である。
【００１７】図２は、ＢＧＡ接合用回路基板１６０上の
半田付けランド１５０の形状と配置とを示している。図
３は、ＢＧＡ１６４をスペーサ用シート１７０を用いて
ＢＧＡ接合用回路基板１６０に半田接合させた後の断面
図である。 （第２の実施の形態）図４，図５に第２の実施の形態の
電子回路装置及びその製造方法を示す。尚、ＢＧＡ１６
４は、第１図の（ａ）と同様である。
半田付けランド１５０の形状と配置とを示している。図
３は、ＢＧＡ１６４をスペーサ用シート１７０を用いて
ＢＧＡ接合用回路基板１６０に半田接合させた後の断面
図である。 （第２の実施の形態）図４，図５に第２の実施の形態の
電子回路装置及びその製造方法を示す。尚、ＢＧＡ１６
４は、第１図の（ａ）と同様である。
【００１８】図４は本実施の形態のスペーサ用シート２
００を示す。ここで、スペーサ用シート２００は、第１
の実施の形態と異なり、シート材２０４の上に銅箔２０
１が積層され、銅箔２０１の上をレジスト２０２が覆っ
ている。２０３は、電極１６５及び半田バンプ１６６の
間隔に対応してスペーサ用シート２００に開けられた穴
であるが、銅箔２０１の穴は所定の穴以外ではレジスト
２０２よりも大きな径をしており、半田バンプ１６６と
接合しないよう配慮されている。
００を示す。ここで、スペーサ用シート２００は、第１
の実施の形態と異なり、シート材２０４の上に銅箔２０
１が積層され、銅箔２０１の上をレジスト２０２が覆っ
ている。２０３は、電極１６５及び半田バンプ１６６の
間隔に対応してスペーサ用シート２００に開けられた穴
であるが、銅箔２０１の穴は所定の穴以外ではレジスト
２０２よりも大きな径をしており、半田バンプ１６６と
接合しないよう配慮されている。
【００１９】ここで、スペーサ用シート２００の製造方
法の一例を示す。スペーサ用シート材２０４の片面を粗
面化し、メッキまたは蒸着の手法で銅を所定の厚さで積
層させる。銅の厚さとしては、２〜５μｍが好ましい。
その後、ＢＧＡ１６４の電極１６５に対応する位置で所
定箇所以外は、公知のフォトプロセスで銅箔を大きな径
でエッチングする。その後、公知のフォトプロセスで上
記銅箔と同じ径の穴を有するレジストを所定の厚さで塗
布する。レジストの厚さは１０〜２０μｍが好ましい。
その後、エキシマレーザで上記所定箇所の銅及び全電極
に対応する箇所のスペーサ用シート材２０４に小さな径
の穴をあける。
法の一例を示す。スペーサ用シート材２０４の片面を粗
面化し、メッキまたは蒸着の手法で銅を所定の厚さで積
層させる。銅の厚さとしては、２〜５μｍが好ましい。
その後、ＢＧＡ１６４の電極１６５に対応する位置で所
定箇所以外は、公知のフォトプロセスで銅箔を大きな径
でエッチングする。その後、公知のフォトプロセスで上
記銅箔と同じ径の穴を有するレジストを所定の厚さで塗
布する。レジストの厚さは１０〜２０μｍが好ましい。
その後、エキシマレーザで上記所定箇所の銅及び全電極
に対応する箇所のスペーサ用シート材２０４に小さな径
の穴をあける。
【００２０】以下に、本実施の形態で使用する材料につ
いて、詳細に説明する。本実施の形態の回路基板として
は、例えば樹脂回路基板、セラミック回路基板、メタル
コル回路基板、シリコン回路基板、フレキシブル回路基
板等が挙げられる。回路基板は表面に多数の電極と配線
パターンとを有しており、両面基板の場合はスルーホー
ル、ビアホールにて接続されるパターン層を、多層基板
の場合はさらに内部にも配線パターンを有している。
いて、詳細に説明する。本実施の形態の回路基板として
は、例えば樹脂回路基板、セラミック回路基板、メタル
コル回路基板、シリコン回路基板、フレキシブル回路基
板等が挙げられる。回路基板は表面に多数の電極と配線
パターンとを有しており、両面基板の場合はスルーホー
ル、ビアホールにて接続されるパターン層を、多層基板
の場合はさらに内部にも配線パターンを有している。
【００２１】本実施の形態の電子回路素子としては、Ｉ
Ｃ，ＬＳＩ等の半導体素子を有したＢＧＡ，ＣＳＰ，Ｍ
ＣＭ等が挙げられる。これら電子回路素子はいずれも外
部との電気的接続を行う２以上の多数の電極を有してい
る。本実施の形態は、電子回路素子の電極の数が多いほ
ど、またその電極が電子回路素子の内部に存在するほど
効果が顕著となる。
Ｃ，ＬＳＩ等の半導体素子を有したＢＧＡ，ＣＳＰ，Ｍ
ＣＭ等が挙げられる。これら電子回路素子はいずれも外
部との電気的接続を行う２以上の多数の電極を有してい
る。本実施の形態は、電子回路素子の電極の数が多いほ
ど、またその電極が電子回路素子の内部に存在するほど
効果が顕著となる。
【００２２】スペーサ用シートは、樹脂であれば、ポリ
エステル、フェノール、ポリアミド、ポリアミドイミ
ド、ウレタン、ポリイミド、シリコーン、エポキシ、Ｐ
ＰＯ、ＰＥＴ、ＰＢＴ、ＰＰＳ、ＰＥＳ、ＰＥＩ等の半
田に対する耐熱性を有する樹脂を用いることができる。
セラミックであれば、Ｓｉｃ、ＢｅＯ、Ｂ４Ｃ、Ｔａ
Ｃ、ＴｉＢ２、ＣｒＢ２、ＴｉＮ、ＢＰ、ＢＮ、Ａｌ
Ｎ、Ｓｉ３Ｎ４、ＳｉＯ、ダイヤモンド等を用いること
ができる。導電性シートとしては、金属、樹脂、または
セラミック表面をメッキ、蒸着、スパッタ、溶射または
クラッドによる方法等で金属化処理したものが挙げられ
る。上記金属としてはＣｕ、Ａｌ、Ｆｅ、Ｎｉ、Ｓｎ、
Ｐｂ、Ｍｏ、Ｗ等の金属または合金が挙げられる。金属
化処理をしたものはパターン化して任意の電極と接合で
きるようにしても良い。シートの厚さは、５μｍ〜１ｍ
ｍの任意の厚さで均一厚さのものがよい。穴径は接続部
の径と同一か大きい方が良い。シートと接合部とを接合
する場合、シートと接合部との間隔は０．０５〜０．２
ｍｍ程度が望ましい。
エステル、フェノール、ポリアミド、ポリアミドイミ
ド、ウレタン、ポリイミド、シリコーン、エポキシ、Ｐ
ＰＯ、ＰＥＴ、ＰＢＴ、ＰＰＳ、ＰＥＳ、ＰＥＩ等の半
田に対する耐熱性を有する樹脂を用いることができる。
セラミックであれば、Ｓｉｃ、ＢｅＯ、Ｂ４Ｃ、Ｔａ
Ｃ、ＴｉＢ２、ＣｒＢ２、ＴｉＮ、ＢＰ、ＢＮ、Ａｌ
Ｎ、Ｓｉ３Ｎ４、ＳｉＯ、ダイヤモンド等を用いること
ができる。導電性シートとしては、金属、樹脂、または
セラミック表面をメッキ、蒸着、スパッタ、溶射または
クラッドによる方法等で金属化処理したものが挙げられ
る。上記金属としてはＣｕ、Ａｌ、Ｆｅ、Ｎｉ、Ｓｎ、
Ｐｂ、Ｍｏ、Ｗ等の金属または合金が挙げられる。金属
化処理をしたものはパターン化して任意の電極と接合で
きるようにしても良い。シートの厚さは、５μｍ〜１ｍ
ｍの任意の厚さで均一厚さのものがよい。穴径は接続部
の径と同一か大きい方が良い。シートと接合部とを接合
する場合、シートと接合部との間隔は０．０５〜０．２
ｍｍ程度が望ましい。
【００２３】本実施の形態は、回路基板の電極と電子回
路素子の電極とを半田付けで接続するものである。半田
は予め回路基板の電極か電子回路素子の電極の何れか一
方または両方に有しても良く、半田は凸状のバンプにな
っていれば良い。また、回路基板の電極部には半田ペー
ストまたはフラックスを印刷やディスペンサー等の方法
で塗布した後に、電子回路素子を搭載しても良い。半田
付けは公知の方法で良く、共晶スズ−鉛半田の場合には
１９０〜２８０℃の範囲で半田を溶融させて接合する。
路素子の電極とを半田付けで接続するものである。半田
は予め回路基板の電極か電子回路素子の電極の何れか一
方または両方に有しても良く、半田は凸状のバンプにな
っていれば良い。また、回路基板の電極部には半田ペー
ストまたはフラックスを印刷やディスペンサー等の方法
で塗布した後に、電子回路素子を搭載しても良い。半田
付けは公知の方法で良く、共晶スズ−鉛半田の場合には
１９０〜２８０℃の範囲で半田を溶融させて接合する。
【００２４】尚、本実施の形態の説明では、ＢＧＡ１６
４と回路基板１６０とが１対１に対応する例を示した
が、回路基板上に複数のＢＧＡを搭載したものであって
も、同様の効果を奏することは明らかである。
４と回路基板１６０とが１対１に対応する例を示した
が、回路基板上に複数のＢＧＡを搭載したものであって
も、同様の効果を奏することは明らかである。
【００２５】
（第１の実施の形態に対応する実施例）図１の（ａ）に
示すように、ＢＧＡ１６４は、ＢＴレジンの回路基板１
６１上に、ＩＣチップ１６２をダイボンディングし、金
線でワイヤボンディングし、エポキシ樹脂で封止して、
作成した。封止後、回路基板１６１のＩＣチップ１６２
とは逆の面の電極１６５に半田ボールを搭載してリフロ
ーし、回路基板１６１の電極１６５上に半田１６６バン
プを設けた。回路基板１６１の電極１６５の数は１１列
×１１行の１２１個で、径はφ０．６４ｍｍ、ピッチは
１．２７ｍｍとした。
示すように、ＢＧＡ１６４は、ＢＴレジンの回路基板１
６１上に、ＩＣチップ１６２をダイボンディングし、金
線でワイヤボンディングし、エポキシ樹脂で封止して、
作成した。封止後、回路基板１６１のＩＣチップ１６２
とは逆の面の電極１６５に半田ボールを搭載してリフロ
ーし、回路基板１６１の電極１６５上に半田１６６バン
プを設けた。回路基板１６１の電極１６５の数は１１列
×１１行の１２１個で、径はφ０．６４ｍｍ、ピッチは
１．２７ｍｍとした。
【００２６】図１の（ｂ）に示すように、スペーサ用シ
ート１７０は厚さ０．５ｍｍのポリイミド樹脂を使用
し、ＢＧＡ１６４の電極１６５に対応した位置に１２１
個のφ０．８ｍｍの穴１７１を開けた。穴１７１は公知
のエキシマレーザで穿穴した。図２に示すように、回路
基板１６０は、ＢＧＡ１６４の電極１６５に対応した位
置に半田付けランド１５０を設けた。半田付けランド１
５０は、径がφ０．６４ｍｍとし、半田付けランド及び
配線パターンは銅箔とした。回路基板材料は、配線パタ
ーン、スルーホール、半田レジスト等を有する（図示せ
ず）、ＦＲ−４の４層基板とした。
ート１７０は厚さ０．５ｍｍのポリイミド樹脂を使用
し、ＢＧＡ１６４の電極１６５に対応した位置に１２１
個のφ０．８ｍｍの穴１７１を開けた。穴１７１は公知
のエキシマレーザで穿穴した。図２に示すように、回路
基板１６０は、ＢＧＡ１６４の電極１６５に対応した位
置に半田付けランド１５０を設けた。半田付けランド１
５０は、径がφ０．６４ｍｍとし、半田付けランド及び
配線パターンは銅箔とした。回路基板材料は、配線パタ
ーン、スルーホール、半田レジスト等を有する（図示せ
ず）、ＦＲ−４の４層基板とした。
【００２７】まず、回路基板１６０の半田付けランド１
５０上に半田ペーストを印刷した後、スペーサ用シート
１７０の穴１７１と回路基板１６０の半田付けランド１
５０とを位置決めし、スペーサ用シート１７０の端部を
接着剤で仮固定し、回路基板１６０の半田付けランド１
５０とＢＧＡ１６４の電極１６５とを位置決め後、リフ
ローにて半田付けを行った。図３にリフロー後の接合図
を示す。
５０上に半田ペーストを印刷した後、スペーサ用シート
１７０の穴１７１と回路基板１６０の半田付けランド１
５０とを位置決めし、スペーサ用シート１７０の端部を
接着剤で仮固定し、回路基板１６０の半田付けランド１
５０とＢＧＡ１６４の電極１６５とを位置決め後、リフ
ローにて半田付けを行った。図３にリフロー後の接合図
を示す。
【００２８】本実施例の結果、接合状態は半田ブリッジ
もなく良好で、半田付け強度も満足を行くものであり、
信頼性のある電子回路装置が得られた。 （第２の実施の形態に対応する実施例）図４に示すよう
に、本実施例のスペーサ用シート２００は、厚さ０．５
ｍｍのポリイミド樹脂の片面に厚さ２〜５μｍの銅が積
層され、ＢＧＡ１６４の電極１６５に対応した位置にφ
０．８ｍｍ穴があけられており、４箇所は穴の縁まで銅
が積層されているが、４箇所以外はφ１ｍｍ内は銅箔が
無い。また、φ１ｍｍの穴以外の銅箔上はレジストで覆
われている。但し、スペーサ用シート２００の外周部一
部分（図示していない）は銅箔が露出している。
もなく良好で、半田付け強度も満足を行くものであり、
信頼性のある電子回路装置が得られた。 （第２の実施の形態に対応する実施例）図４に示すよう
に、本実施例のスペーサ用シート２００は、厚さ０．５
ｍｍのポリイミド樹脂の片面に厚さ２〜５μｍの銅が積
層され、ＢＧＡ１６４の電極１６５に対応した位置にφ
０．８ｍｍ穴があけられており、４箇所は穴の縁まで銅
が積層されているが、４箇所以外はφ１ｍｍ内は銅箔が
無い。また、φ１ｍｍの穴以外の銅箔上はレジストで覆
われている。但し、スペーサ用シート２００の外周部一
部分（図示していない）は銅箔が露出している。
【００２９】このスペーサ用シート２００の具体的な製
造方法を示すと、スペーサ用シート材のポリイミド樹脂
の片面を粗面化し、メッキまたは蒸着の２手法で銅を厚
さ２〜５μｍの任意の厚さで積層させた。その後、公知
のフォトプロセスで、ＢＧＡ１６４の電極１６５に対応
した位置のうち４箇所以外は径がφ１ｍｍとなるよう、
銅をエッチングした。その後、公知のフォトプロセス
で、φ１ｍｍの穴を持つエポキシ樹脂レジストを１０〜
２０μｍの任意の厚さで塗布した。その後、エキシマレ
ーザで４箇所の銅及び全電極に対応する箇所のスペーサ
用シート材に、φ０．８ｍｍの穴をあけた。
造方法を示すと、スペーサ用シート材のポリイミド樹脂
の片面を粗面化し、メッキまたは蒸着の２手法で銅を厚
さ２〜５μｍの任意の厚さで積層させた。その後、公知
のフォトプロセスで、ＢＧＡ１６４の電極１６５に対応
した位置のうち４箇所以外は径がφ１ｍｍとなるよう、
銅をエッチングした。その後、公知のフォトプロセス
で、φ１ｍｍの穴を持つエポキシ樹脂レジストを１０〜
２０μｍの任意の厚さで塗布した。その後、エキシマレ
ーザで４箇所の銅及び全電極に対応する箇所のスペーサ
用シート材に、φ０．８ｍｍの穴をあけた。
【００３０】本実施例では、図５に示すように、図４に
示したスペーサ用シート２００をＢＧＡ１６４に貼り付
けたものを用いた。貼付け方は、銅が積層された面をＢ
ＧＡ１６４の方に向けて、既知の接着方法で行った。ま
たリフロー後に、スペーサ用シート２００の外周部の銅
箔が露出している部分と回路基板１６０のＧＮＤとを半
田付けした。他は第１の実施例と同じである。
示したスペーサ用シート２００をＢＧＡ１６４に貼り付
けたものを用いた。貼付け方は、銅が積層された面をＢ
ＧＡ１６４の方に向けて、既知の接着方法で行った。ま
たリフロー後に、スペーサ用シート２００の外周部の銅
箔が露出している部分と回路基板１６０のＧＮＤとを半
田付けした。他は第１の実施例と同じである。
【００３１】本実施例においても、第１の実施例と同様
に、良好な電子回路装置が得られた上に、電磁波ノイズ
の発生が減少した。
に、良好な電子回路装置が得られた上に、電磁波ノイズ
の発生が減少した。
【００３２】
【発明の効果】以上説明したように、本発明により、電
子回路素子と回路基板との間のギャップ量を一定に保つ
ことにより、接合信頼性が良く、放熱特性の良い電子回
路装置及びその製造方法を提供できる。更に、電磁波ノ
イズを低減された電子回路装置及びその製造方法を提供
できる。又更に、容易に上記電子回路装置を製造する製
造方法を提供できる。
子回路素子と回路基板との間のギャップ量を一定に保つ
ことにより、接合信頼性が良く、放熱特性の良い電子回
路装置及びその製造方法を提供できる。更に、電磁波ノ
イズを低減された電子回路装置及びその製造方法を提供
できる。又更に、容易に上記電子回路装置を製造する製
造方法を提供できる。
【００３３】すなわち、電子回路素子を回路基板にフェ
イスダウンにより接合させた電子回路装置において、電
子回路素子と回路基板との間のギャップ量を一定に保つ
スペーサとして均一の厚さのシートを介在させることに
より、電子回路素子と回路基板との熱膨張係数差があっ
たとしても部分的な接合部への熱応力を集中させること
を回避させ、また隣接する接合部のブリッジを防止して
接合部の信頼性を向上させることができた。また、シー
トを熱伝導性の良い材料を用いることによって、放熱特
性の良い電子回路装置を提供した。また、任意の接合部
をシートと接続し、シートを回路基板のＧＮＤに電気接
続することにより、電磁波ノイズの少ない電子回路装置
を提供した。
イスダウンにより接合させた電子回路装置において、電
子回路素子と回路基板との間のギャップ量を一定に保つ
スペーサとして均一の厚さのシートを介在させることに
より、電子回路素子と回路基板との熱膨張係数差があっ
たとしても部分的な接合部への熱応力を集中させること
を回避させ、また隣接する接合部のブリッジを防止して
接合部の信頼性を向上させることができた。また、シー
トを熱伝導性の良い材料を用いることによって、放熱特
性の良い電子回路装置を提供した。また、任意の接合部
をシートと接続し、シートを回路基板のＧＮＤに電気接
続することにより、電磁波ノイズの少ない電子回路装置
を提供した。
【００３４】本効果は、電子回路素子の接合部が微細で
あればあるほど、また電子回路素子の接合部が内部にあ
ればあるほど顕著となる。
あればあるほど、また電子回路素子の接合部が内部にあ
ればあるほど顕著となる。
【図１】第１の実施の形態の電子回路素子及びシートを
説明するための図である。
説明するための図である。
【図２】第１の実施の形態の回路基板を説明するための
図である。
図である。
【図３】第１の実施の形態の接合後の電子回路装置を説
明するための図である。
明するための図である。
【図４】第２の実施の形態のシートを説明するための図
である。
である。
【図５】第２の実施の形態の電子回路素子とシートとの
接着を説明するための図である。
接着を説明するための図である。
【図６】従来のＣＣＢによる方法を説明するための図で
ある。
ある。
【図７】従来のＢＧＡによる方法を説明するための図で
ある。
ある。
【図８】回路基板の表面を説明するための図である。
Claims (15)
- 【請求項１】 多数の電極部を有する電子回路素子と、
該電子回路素子の前記電極部に対応する位置に電極部を
有する回路基板とを対抗させ、前記電子回路素子の電極
部と前記回路基板の電極部とを接合する電子回路装置の
製造方法において、 前記電子回路素子の電極部に対応する位置に貫通穴を設
けたシートを、前記電子回路素子と前記回路基板との間
に介在させて、前記電子回路素子の電極部と前記回路基
板の電極部とを前記シートの貫通穴部で接合させること
を特徴とする電子回路装置の製造方法。 - 【請求項２】 前記シートの少なくとも貫通穴部分が絶
縁材からなることを特徴とする請求項１記載の電子回路
装置の製造方法。 - 【請求項３】 前記絶縁材は、樹脂、金属に絶縁処理し
たもの、セラミック、シリコン、ガラスのいずれかであ
ることを特徴とする請求項２記載の電子回路装置の製造
方法。 - 【請求項４】 前記電子回路素子の電極部と前記回路基
板の電極部とを接合させる場合に、更に所望の接合部を
シートと電気的に接続させることを特徴とする請求項１
記載の電子回路装置の製造方法。 - 【請求項５】 前記所望の接合部の前記シートの貫通穴
部分が、樹脂、セラミック，シリコン，ガラス等に金属
化処理をしたもの、金属のうちから選ばれた少なくとも
１つの導電材料であることを特徴とする請求項４記載の
電子回路装置の製造方法。 - 【請求項６】 前記シートは、シート材の片面を粗面化
して、メッキまたは蒸着の手法で導電材料を所定の厚さ
で積層させ、前記所望の接合部の箇所以外は、前記導電
材料を大きな径でエッチングし、前記導電材料と同じ径
の穴を有するレジストを所定の厚さで塗布し、レーザで
前記所望の接合部の箇所の導電材料及び全電極に対応す
る箇所のシート材に小さな径の穴をあけることにより作
成されることを特徴とする請求項５記載の電子回路装置
の製造方法。 - 【請求項７】 前記シートを前記電子回路素子または回
路基板のいずれか一方に接着させた後、前記電子回路素
子の電極部と前記回路基板の電極部とを接合させること
を特徴とする請求項１乃至６のいずれか１つに記載の電
子回路装置の製造方法。 - 【請求項８】 前記電子回路素子と回路基板の接合部の
断面積が前記シートの穴の断面積よりも小さいことを特
徴とする請求項１乃至７のいずれか１つに記載の電子回
路装置の製造方法。 - 【請求項９】 多数の電極部を有する電子回路素子と、 少なくとも前記電子回路素子の前記電極部に対応する位
置に、電極部を有する回路基板と、 前記電子回路素子の電極部と前記回路基板の電極部とを
接合する第１接合部と、 前記電子回路素子の電極部に対応する位置に貫通穴が設
けられて、前記電子回路素子と前記回路基板との間に介
在するシートとを備えることを特徴とする電子回路装
置。 - 【請求項１０】 前記シートの少なくとも貫通穴部分が
絶縁材からなることを特徴とする請求項９記載の電子回
路装置。 - 【請求項１１】 前記絶縁材は、樹脂、金属に絶縁処理
したもの、セラミック、シリコン、ガラスのいずれかで
あることを特徴とする請求項１０記載の電子回路装置。 - 【請求項１２】 所望の前記第１接合部と前記シートと
を接合する第２接合部を更に備えることを特徴とする請
求項９記載の電子回路装置。 - 【請求項１３】 前記所望の接合部の前記シートの貫通
穴部分が、樹脂、セラミック，シリコン，ガラス等に金
属化処理をしたもの、金属のうちから選ばれた少なくと
も１つの導電材料であることを特徴とする請求項１２記
載の電子回路装置。 - 【請求項１４】 前記シートは、シート材と導電材料と
絶縁材料との少なくとも３層からなり、前記所望の第１
接合部では前記導電材料がシート材にあけられた穴の径
とほぼ同じ径の穴を有し、前記所望の第１接合部以外で
は前記導電材料がシート材にあけられた穴の径より大き
な径の穴を有することを特徴とする請求項１３記載の電
子回路装置。 - 【請求項１５】 前記第１接合部の断面積が前記シート
の穴の断面積よりも小さいことを特徴とする請求項１乃
至１４のいずれか１つに記載の電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140404A JPH10335547A (ja) | 1997-05-29 | 1997-05-29 | 電子回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140404A JPH10335547A (ja) | 1997-05-29 | 1997-05-29 | 電子回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335547A true JPH10335547A (ja) | 1998-12-18 |
Family
ID=15267986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9140404A Withdrawn JPH10335547A (ja) | 1997-05-29 | 1997-05-29 | 電子回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335547A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268473A (ja) * | 2004-03-18 | 2005-09-29 | Ricoh Microelectronics Co Ltd | 中継基板用部材の製造方法 |
| JP2012231118A (ja) * | 2011-01-28 | 2012-11-22 | Raytheon Co | 半導体装置のプリント配線板への固定のためのシステムおよび方法 |
| WO2014141607A1 (en) | 2013-03-13 | 2014-09-18 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
-
1997
- 1997-05-29 JP JP9140404A patent/JPH10335547A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268473A (ja) * | 2004-03-18 | 2005-09-29 | Ricoh Microelectronics Co Ltd | 中継基板用部材の製造方法 |
| JP2012231118A (ja) * | 2011-01-28 | 2012-11-22 | Raytheon Co | 半導体装置のプリント配線板への固定のためのシステムおよび方法 |
| WO2014141607A1 (en) | 2013-03-13 | 2014-09-18 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| US10332826B2 (en) | 2013-03-13 | 2019-06-25 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP2595909B2 (ja) | 半導体装置 | |
| JP2982450B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2770820B2 (ja) | 半導体装置の実装構造 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP3424526B2 (ja) | 電子部品の実装方法 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH10335547A (ja) | 電子回路装置及びその製造方法 | |
| JPH0982751A (ja) | デバイスの実装構造 | |
| JP3585806B2 (ja) | ピン付き配線基板 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH10256259A (ja) | マルチチップモジュールの製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH08191128A (ja) | 電子装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP2000164786A (ja) | 半導体パッケージ及び半導体装置 | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2956480B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3149836B2 (ja) | 半導体装置 | |
| JPH10335797A (ja) | 回路基板、及び電子回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |