JP2005268473A - 中継基板用部材の製造方法 - Google Patents

中継基板用部材の製造方法 Download PDF

Info

Publication number
JP2005268473A
JP2005268473A JP2004077680A JP2004077680A JP2005268473A JP 2005268473 A JP2005268473 A JP 2005268473A JP 2004077680 A JP2004077680 A JP 2004077680A JP 2004077680 A JP2004077680 A JP 2004077680A JP 2005268473 A JP2005268473 A JP 2005268473A
Authority
JP
Japan
Prior art keywords
substrate
wiring pattern
conductive film
relay
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004077680A
Other languages
English (en)
Inventor
Takeshi Kobayashi
丈司 小林
Eiji Moriyama
英二 森山
Shoji Nakamura
昌治 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Microelectronics Co Ltd filed Critical Ricoh Microelectronics Co Ltd
Priority to JP2004077680A priority Critical patent/JP2005268473A/ja
Publication of JP2005268473A publication Critical patent/JP2005268473A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item

Abstract

【課題】 半田が充填される中継基板用部材の貫通孔の間隔が微小であっても導電パターンを形成することができる中継基板用部材の製造方法を提供すること。
【解決手段】 絶縁性材料からなる基材2の表面にCVD法や、PVD法、スパッタリングなどの蒸着法によって導電性被膜を形成する。この導電性被膜にエキシマレーザー装置によりエキシマレーザーを照射して導電パターンを形成した。これにより、中継基板用部材の貫通孔の間隔が微小であっても、導電パターンを形成することができる。
【選択図】 図2

Description

本発明は、絶縁性材料からなる基材の表面に導電パターンが形成された中継基板用部材の製造方法に関するものである。
従来、微小電極アレイを備えるBGA(Ball Grid Array)、LGA(Land Grid Array)、CSP(Chip Size Package)などの電子部品をPWB(Printed Wiring Board)等のマザー基板に半田付けによって実装されている。
このような微小電極アレイを備える電子部品をマザー基板に実装する工程においては、半田ペースト印刷法が用いられる。この半田ペースト印刷法は、例えば、マザー基板に密着せしめた中継基板の各貫通孔に半田ペーストを充填した後、電子部品をマウントする。これら半田ペーストを熱風照射などによって加熱溶融させることで電子部品をマザー基板に実装している。
ところが、上記のように熱風によって半田を加熱溶融させるため、熱効率が悪く、半田が溶融するころには電子部品が高温となり、破損するおそれがあった。そこで、特許文献1や特許文献2には、上記中継基板に導電パターンを形成し、この導電パターンに電流を流すことで半田の加熱溶融を効率よく行うものが記載されている。特許文献1はニッケル−クロム合金などの金属の導線を用いて上記導電パターンを形成している。また、特許文献2では、タングステンペーストなどの電熱体ペーストを用いて上記導電パターンを形成している。
特開平11−87906号公報 特許第3038644号公報
ところが、近年電子部品の小型化が進むなかで、電子部品の電極間の間隔が狭くなってきた。これにともない半田が充填される中継基板の貫通孔の間隔も微小となり、上記金属の導線や電熱体ペーストで貫通孔の回りに導電パターンを形成することが困難となるのという問題が生じていた。
本発明は、上記問題に鑑みなされたものであり、その目的とするところは、半田が充填される中継基板用部材の貫通孔の間隔が微小であっても導電パターンを形成することができる中継基板用部材の製造方法を提供することである。
上記目的を達成するために、請求項1の発明は、電子部品が装着されるマザー回路基板と電子部品との間に介在し、絶縁性材料からなる基材に半田ペーストが充填される孔と導電パターンとが形成された中継基板用部材の製造方法において、上記基材表面に導電性被膜を形成する工程と、半田ペーストが充填される孔を形成する工程と、上記導電性被膜に光を照射して上記導電パターンを形成する工程とを有することを特徴とするものである。
また、請求項2の発明は、請求項1の中継基板用部材の製造方法において、上記導電性被膜の導電パターンが形成される以外の部分に光を選択的に照射して、上記導電性被膜を部分的に除去することを特徴とするものである。
また、請求項3の発明は、請求項2の中継基板用部材の製造方法において、光を部分的に遮蔽するアパーチャーを通過した光を上記導電性被膜に照射することで、該パターンを形成しようとする部分以外に光を選択的に照射することを特徴とするものである。
また、請求項4の発明は、請求項1、2または3の中継基板の製造方法において、上記導電パターンが回路修正用配線パターンであることを特徴とするものである。
また、請求項5の発明は、請求項1、2、3または4の中継基板用部材の製造方法において、上記導電パターンが上記孔に充填された半田ペーストを加熱溶融させる加熱用配線パターンであることを特徴とするものである。
請求項1乃至5の発明によれば、絶縁性材料からなる基材の表面に導電性被膜を形成し、導電性被膜に光を照射して導電パターンを形成した。これにより、中継基板用部材の貫通孔の間隔が微小であっても、精度よく導電パターンを形成することができるという効果がある。
以下、図面を参照しながら本発明の実施形態について説明する。
[実施例1]
まず、実施例1について説明する。図1は、ベアチップ10、QFP11、BGA12などの電子部品が実装されたマザー基板9を示している。図2に示すように、実施例1の中継基板1は、マザー基板9とBGA12との間に配置されている。この中継基板1は、例えばポリアミドフィルムなどの絶縁性材料の基板2を有しており、この表面には電熱部材としての導電性被膜の加熱用配線パターン3が形成されている。また、この中継基板1は、BGAなどの電子部品のバンプ電極が貫通するための貫通孔4が所定のピッチで形成されている。図2に示すように、貫通孔4には半田が充填されており、これによりBGAのバンプ電極12aとマザー基板のパッド9aとが接続固定されている。また、図3に示すように、貫通孔4の周囲に導電性被膜を形成しないようにしたり、貫通孔の内周面を絶縁性部材で覆ったりなどして加熱用配線パターンと半田とが導通するのを防止する。また、中継基板1の端部には、加熱用配線パターン3に電圧を印加するための端子5が設けられている。また、半田が充填される貫通孔4付近以外の部分の導電性被膜は、レーザーによるエッチング加工によって除去されるのが好ましい。これにより、電流が貫通孔周りに効率よく流れ、加熱が効率よく行われる。
以下に中継基板1を用いたBGAなどの電子部品の取り付け方法について説明する。はんだペースト印刷工程、マウント工程、リフロー工程及び硬化工程という順で作業を進める。
図4(a)から(c)は、それぞれ中継基板1を用いたBGA12の取り付け方法における作業フローの一部を示す断面図である。マザー基板9の部品取付け領域に中継基板100を密着させる。そして、この中継基板1の各貫通孔4に、スキージ等によって半田ペースト8を充填する(充填工程)。次いで、図4(b)に示すように、BGA12の各ボール電極12aの先端をそれぞれ対応する貫通孔4に挿入するように、BGA12をス中継基板1上にマウントする(載置工程)。そして、中継基板1の端子5に電圧を印加して半田ペーストを加熱溶融する。(溶融工程)。更に、溶融せしめたはんだ8を冷却によって硬化させてマザー基板9の各パッド9aと、BGA12のボール電極12aとをはんだ接続する(硬化工程)。これにより図4に示すようにBGA12をマザー基板9に実装することができる。
また、マザー基板9を周知の品質試験法によって試験した結果、動作不良等を生じてBGA12の交換やBGA回りの配線の設計変更が必要となった場合は、再び中継基板1の端子5に電圧を印加して半田ペーストを加熱溶融させて、BGA12をマザー基板9から容易に取り外すことができる。
このように、導電性被膜を電熱部材として利用することで、端子5に電圧を印加するだけで半田の溶融が行われる。よって、リフロー炉などを用いなくても容易に半田を溶融することができるのでBGA12の取り付け、取り外し工程が簡素化できる。
また、加熱用配線パターン3を図5に示すような加熱用配線パターン3aとしてもよい。このように貫通孔4の周りのみに加熱用配線パターンを配置することで、電流が貫通孔周りに効率よく流れ、加熱が効率よく行われる。
次に、上記中継基板1に図3のような加熱用配線パターン3を形成する方法について説明する。まず、基材1a上に形成しようとする加熱用配線パターン3以外の部分にエキシマレーザーを照射しエッチング加工を行う。上記基材1aは、絶縁性材料の基板表面に導電性被膜が形成されている。導電性被膜としては、ITO膜、SbドープSnO膜、AlドープZnO膜などが挙げられる。上記導電性被膜は、種々の方法で基板2に被覆させるが、とくにCVD法や、PVD法、スパッタリングなどの蒸着法による被覆が好ましい。
図6にエキシマレーザー装置を示す。図6に示すエキシマレーザー装置は、ワーク載置台20、X−Yテーブル21、X−Yテーブル駆動系22、駆動モータ23、モータ駆動回路24等を備えている。また、レーザー駆動回路25、エキシマレーザー26、反射鏡27、アパーチャー28、集光レンズ29、アッテネータ30などを備えている。
同図において、絶縁性部材と導電膜からなる基材1aは、略水平なワーク載置面20aを有するワーク載置台20上に載置される。ワーク載置台20は、そのワーク載置面20aを、図中左右方向であるX方向と、図中奥行き方向であるY方向とに移動させることができるX−Yテーブル21上に配設されている。
X−Yテーブル21は、図示しないボール軸やリニアモータなどで構成されたX−Yテーブル駆動系22を介して、サーボモータ(ステッピングモータでもよい)からなる駆動モータ23によってX−Y方向に駆動される。この駆動モータ23はモータ駆動回路24によって駆動制御され、更にこのモータ駆動回路24は図示しないメイン制御装置によって制御されている。
また、X−Yテーブル21は、吸引装置を介して基材1aを載置している。この吸引装置は、図示しない吸引機と、これに吸引せしめられる吸引室と、これの上壁に形成された無数の吸引孔とを有しており、その上壁の上に基材1aを載せている。そして、吸引機での吸引によって負圧となる吸引室から、無数の吸引孔を通して基材2を吸引する。この吸引により、フィルム状の基材1aが平面性を保って吸引室状に吸引固定される。
エキシマレーザー26は、所定の周波数(通常、200Hz)の駆動トリガに基づいてレーザーを駆動するためのレーザー駆動回路25により、その周波数に基づく加工周波数のレーザービームを発生する。発せられたレーザービームは、アッテネータ30によってビームエネルギー密度が基材2の加工に適した値に調整される。そして、基材2の加工面に対して略垂直に入射するように、反射鏡27によってその光路が適宜変更された後、アパーチャー28の開口を透過する。更に、集光レンズ29によって基材2の加工面におけるビーム径が所定の寸法になるように集光せしめられた後、X−Yテーブル21によってX−Y方向におけるビーム照射位置が調整された基材2に到達して、これを加工する。
同図において、基材2は、略水平なワーク載置面20aを有するワーク載置台20上に載置される。ワーク載置台20は、そのワーク載置面20aを、図中左右方向であるX方向と、図中奥行き方向であるY方向とに移動させることができるX−Yテーブル12上に配設されている。
図7は、ワーク載置台上と、これの上にセットされた基材2とを示す拡大断面図である。基材2のレーザー照射面を図中鉛直方向上側に向けた状態で、ワーク載置台20のワーク載置面20a上に載置される。このワーク載置面20aは、ワーク載置台20の上面に設けられたガラス板20bの表面になっている。ワーク載置台20は、このガラス板20bの他、これの下方に設けられた吸引室20c、これの底面に固定されたレーザー吸収板20d、吸引室20c内の空気を吸引して吸引室20c内を負圧にする図示しない吸引機などを備えている。ガラス板20b上に載置された基材2がガラス板20bに設けられた複数の吸引孔20eを通して吸引されることで、ガラス板20bに向けて吸引固定される。
このようにして基材2を吸引固定した作業者は、基準位置合わせ操作を行う。具体的には、エキシマレーザー装置に設けられた図示しない基準位置合わせ用の顕微装置の視野に、先に基材2に付しておいた基準マークが入るように、その顕微装置を除きながら上記X−Yテーブル21手動操作する。そして、基準マークが視野に入ったら、視野内のX−Y座標におけるマーク中心位置を読み取って、その座標を基準位置として、エキシマレーザー装置のメイン制御部に記憶させる。メイン制御部は、この基準位置を基準として、X−Yテーブル21を移動制御しながら、基材1aに対してレーザーを照射するよう制御する。
基準位置合わせ操作を終えたら、エキシマレーザー装置のメイン制御に予め記憶させておいた加熱用配線パターンデータに基づいて、エキシマレーザーを照射する。このとき、照射時間及び強度は、基材1aの全厚を貫通しないように調整されたレーザーショットとしている。このように、調整されたレーザーショットと、X−Y方向への移動とが連続的に行われて、基材1aの加熱パターンが形成される部分以外の箇所にエキシマレーザーが照射される。これにより、基板2表面に導電性被膜の加熱用配線パターンが形成される。
かかるレーザー照射を終えると、作業者は上述の吸引機を停止させてから基材1aを載置台20から取り出す。そして、上述した操作と同様の操作によって基準位置合わせを行う。
2回目の基準位置合わせ操作を終えたら、今度は、エキシマレーザー装置のメイン制御に予め記憶させておいた穿孔パターンデータに基づいて、エキシマレーザー加工による穿孔加工を行わせる。このとき、エキシマレーザーの強度は、上記基材1aの加熱パターンに照射する強度の5倍に設定している。これにより、レーザーショットと、X−Y方向への移動とが連続的に行われて、基材1aに複数の貫通孔4がアブレーション加工される。この際、基材2を透過したエキシマレーザー光を、ガラス板20bに透過させた後、更にその下に到達させることになるが、これは吸引室20cの底面に設けられたレーザー吸収版20dに吸収される。よって、ワーク載置台20がエキシマレーザー光によって加工されてしまうといった事態が起こらない。
これにより、基材1aに貫通孔4が形成され、図3に示すような中継基板1とすることができる。
上述の実施形態ではX−Yテーブル21の移動を制御することで加熱用配線パターンとする以外の部分にレーザーを照射しているが、これに限られない。例えば、図5に示すような複雑な加熱用配線パターン3aを基材1aに形成する場合、X−Yテーブル21の移動制御では、所望の加熱用配線パターンを形成するのが難しい。このような複雑な加熱用配線パターン3aを形成する場合は、アパーチャー28に基材1aに形成しようとする加熱用配線パターン以外の部分を貫通孔とする。すると、アパーチャー28の貫通孔に対応する部分のみ基材1aにレーザーが照射される。その結果、基材1a上の加熱用配線パターンを形成する以外の部分の導電性被膜が除去される。これにより、複雑な加熱用配線パターン3aであっても精度よく作ることができる。
また、例えば、基材2上の加熱用配線パターンを形成したい部分にレーザー光があたらないようにマスキングをすることで、レーザー光を一括照射して加熱パターンを形成することも可能である。
また、上述の実施形態では、基材2の表面をエッチング加工をして加熱用配線パターンを形成したのち、貫通孔を形成しているが、この順番は逆でもよい。
また、本実施形態では、エキシマレーザーを用いているが、YAGレーザーを用いて加熱用配線パターンおよび貫通孔を形成しても良い。
[実施例2]
次に、実施例2の中継基板について説明する。この実施例2は、図8に示すように、導電性被膜のパターンを回路修正用の配線パターン(以下、回路用配線パターンとする)103として用いたものである。マザー基板9を周知の品質試験法によって試験した結果、動作不良等を生じてBGA12回りの配線の設計変更が必要となった場合は、実施例2の中継基板100をリペア基板として用いる。具体的には、中継基板100に所望の回路用配線パターン103を形成し、図9に示すようにマザー基板9とBGA12との間に中継基板100を配置する。
図8は、実施例2の中継基板100の概略構成図である。図8には、ポリイミドフィルムなどの絶縁性部材からなる基板102と、この表面に形成されたITOなどの導電性被膜からなる回路用配線パターン103とかなっている。また、この中継基板100は、BGAなどの電子部品のバンプ電極が貫通するための貫通孔104が所定のピッチで形成されている。図8に示すように、一方の貫通孔104から他方の貫通孔104に配線される回路用配線パターン103が形成されており、これによりBGAの電極間にジャンパー線を形成することができる。
以下に、実施例2の中継基板100の取り付け作業について説明する。この中継基板の取り付け作業は、実装済みのBGA12の取外し工程、はんだペースト印刷工程、マウント工程、リフロー工程及び硬化工程という順で作業を進める。なお、取外し工程とはんだペースト印刷工程との順序を逆にして実施してもよい。
図10(a)及び図10(b)は、上記取外し工程の作業フローを説明するための断面図である。
図10(a)において、アレイ状に配設された複数のパッド9aを有するマザー基板9上には、BGA12のパッケージ下面にアレイ状に配設された複数のバンプ電極であるボール電極12aが固定されている。マザー基板9とBGA12は、各パッド9aと各ボール電極12aとがそれぞれはんだ8を介して個別にはんだ接続されることにより、電気的及び機械的に接続されている。このように接続されたBGA12をマザー基板9から取り外すためには、まず、はんだ8を溶融させてはんだ接続を解除しなければならない。そこで、取外し工程では、まず、図示しない熱風ノズルから熱風を吹き付けるなどしてはんだ8を加熱して溶融せしめる。そして、図10(b)に示すように、図示しない搬送部材である真空ピンセットで吸い付けるなどしてBGA12をマザー基板9から取り外す。取外し後には、マザー基板9上に残留するはんだ8をはんだゴテで溶融させながらソルダーウイックに吸い取らせるなどして、マザー基板9からきれいに除去する。
図11(a)乃至図11(b)は、はんだペースト印刷工程の準備段階の作業フローを説明するための断面図である。符号12は新品のBGAを示し、この新品のBGAはパッケージ下面にそれぞれボール電極12aを備えている。半田ペースト印刷工程では、このような新品のBGA12を、まず、その下面が上側を向くように位置決め冶具14上にセットする。そして、図11(b)に示すように、BGA12の上に中継基板100を置き、各貫通孔104と通してBGA12の各ボール電極12aを目視しながら、各ボール電極12aを各貫通孔104の直下に位置させるように中継基板100をスライド移動させて位置合わせを行う。
図12は、上記はんだペースト印刷工程の作業フローを説明するための断面図である。
上述のように位置合わせを行ったら、次に、図12に示すように、中継基板100の版面にペースト状のはんだを載せた後、スキージ16でその版面に刷り付けてはんだ8を各貫通孔4内に充填する。そして、各貫通孔4内のはんだ8を各ボール電極12a上に印刷する。
上記のようにはんだペースト印刷工程を終えた後には、位置合わせ装置などを用いて、マザー基板9の各パッド9a上にBGA12の各ボール電極12aを位置合わせして、BGA12をマザー基板9上にマウントする(マウント工程)。そして、このマザー基板9をリフロー炉に入れたり、マザー基板9とBGA12との間に熱風ノズルから熱風を吹き付けたりするなどして、ボール電極12aに印刷されたはんだ8を溶融せしめる(溶融工程)。更に、溶融せしめたはんだ8を冷却によって硬化させてマザー基板9の各パッド9aと、BGA12のボール電極12aとをはんだ接続する(硬化工程)。これにより図3に示すようにマザー基板9とBGA12との間に中継基板100を配置することができ、BGA12の電極間にジャンパー線を形成することができる。
上記中継基板1に図9のような回路用配線パターン103を形成する方法は、実施例1の加熱用配線パターン3を形成する方法と同一の方法で作成する。
[実施例3]
次に、実施例3について説明する。実施例3の中継基板は、絶縁基板の表面に回路用配線パターンと加熱用配線パターンの両方を配したものである。以下に実施例3について説明する。実施例3の中継基板200は、図13に示すように、ポリアミドフィルムなどの絶縁性部材からなる基板201表面に回路用配線パターン203と、加熱用配線パターン206を有している。上記回路用配線パターン203と加熱用配線パターン206は、同じ導電性被膜からなっている。この導電性被膜は、回路用配線パターン203となる箇所と加熱用配線パターン206となる箇所で厚みを異ならせて、抵抗値を異ならせている。例えば、SnOを上記導電性被膜とした場合は、加熱用配線パターン206となる箇所の厚みを回路用配線パターン203となる箇所に比べて薄くして、加熱用配線パターン206となる箇所の抵抗値を上げる。また、実施例3の中継基板200には、実施例1同様の貫通孔204が形成されており、基板の端部には実施例2同様端子205が設けられている。
次に、実施例3の中継基板の回路用配線パターンおよび加熱用配線パターンの形成方法を説明する。実施例1同様、基材上に形成しようとする回路用配線パターン以外の部分および加熱用配線パターンとなる箇所にエキシマレーザーを照射しエッチング加工を行う。
図14(a)から(c)は、基材上に形成しようとする回路用配線パターン以外の部分および加熱用配線パターンとなる箇所にエキシマレーザーを照射しエッチング加工を行う工程図である。まず、図14の(a)に示すような、基板201上に被覆された導電性被膜207を、図7に示すエキシマレーザー装置によって基材208上に形成しようとする回路用配線パターンの周囲をエッチング加工して導電性被膜を除去する。また、同様に、貫通孔回りおよび半田の溶融に関係のない部分の導電性被膜もエッチング加工により除去する。これにより、図14(b)に示すように、回路用配線パターン203となる導電性被膜と加熱用配線パターンとなる導電性被膜206aとを絶縁することができる。次に、エキシマレーザーの強度を下げて、加熱用配線パターンとなる導電性被膜206aにハーフエッチング加工を行う。これにより、図14(c)に示すように、回路用配線パターン203の導電性被膜の膜厚と、加熱用配線パターン206の導電性被膜の膜厚とを異ならせることができる。その結果、回路用配線パターン203となる部分の抵抗値は低く、加熱用配線パターン206となる部分の抵抗値を高くすることができる。よって、回路用配線パターン203の部分は電流が流れやすくすることができ、また、加熱用配線パターン206となる部分ですばやく基板を加熱することができる。
このように、実施例3の中継基板200においては、導電性被膜部分の一部が加熱用配線パターン206となっている。よって、この中継基板200をBGAとマザー基板との間に配置して中継基板200の貫通孔204に充填された半田を溶融する際は、端子205に電圧を印加するだけでよい。その結果、実施例2の中継基板にくらべ、取り付け作業を容易にすることができる。
[実施例4]
次に、実施例4について説明する。実施例4の中継基板は、図15に示すように、絶縁性基板301上に導電性被膜を積層して、一方を加熱用の導電性被膜306とし、一方を回路用の導電性被膜303としたものである。加熱用の導電性膜306は、抵抗値の高いSnO膜とし、回路用の導電性被膜303は、抵抗値の低いITO膜とする。加熱用の導電性被膜306と回路用導電性被膜303の間には、絶縁性の物質310を挟んで、加熱用の導電性被膜306と回路用導電性被膜303とを絶縁している。
この場合、図16(a)に示すように、まず絶縁性の基板301上に蒸着法等の公知の方法によりSnO膜306aを形成する。次にレーザー加工装置でSnO膜306aを加熱用配線パターンにパターニングするとともに貫通孔304を形成する。その後SnO膜の表面および貫通孔の内壁面を絶縁性部材でコーテイングする(図16(b))。これにより、SnO膜が半田や回路用配線パターンと接触して、配線がショートすることが防止される。次に、図16(c)に示すようにITO膜303aを公知の方法によりSnO膜上に形成する。そして、レーザー加工装置でITO膜303aを回路用配線パターンにパターニングして、図15に示す中継基板300となる。これにより、絶縁性基板上に加熱用配線パターン306と回路用配線パターン303が形成された中継基板300とすることができる。
ITO膜の回路用配線パターン303は、回路の設計変更が生じた時点で作成してもよい。すなわち、使用初期時においては、図16(b)に示すような加熱用配線パターン306のみが形成された中継基板を用い、回路の設計変更が生じた時点で上記ITO膜の形成を行い、回路用配線パターン303を形成する。また、ITO膜の回路用配線パターン303を複数積層することもできる。この場合は、上記方法でITO膜の第1の回路用配線パターン303を形成した後、このITO膜の第1の回路用配線パターン303を絶縁性部材でコーティングする。このコーティングされた第1の配線パターン303上にITO膜を再び形成して、レーザーにて第2の回路用配線パターンにパターニングする。このように、回路用配線パターンを積層することで、配線がクロスするような複雑な配線パターンでも形成することができる。
[実施例5]
次に、実施例5の中継基板について説明する。図17に示すように実施例5の中継基板は、絶縁性部材の両面に導電性被膜を形成し、一方の導電性被膜に加熱用配線パターン406を形成し、他方の導電性被膜を回路用配線パターン403としたものである。加熱用配線パターン406を形成する導電性被膜はSnO膜とし、回路用配線パターン403を形成する導電性被膜はITO膜とし、それぞれ導電性被膜をレーザーのエッチング加工によってパターニングする。これにより、リペア基板に複雑な配線パターンが形成できるとともに、効率のよいリペア基板の加熱を行うことができる。
以上、本実施形態によれば、絶縁性材料からなる基材の表面に導電性被膜を形成し、導電性被膜に光を照射して導電パターンを形成した。これにより、中継基板用部材の貫通孔の間隔が微小であっても、導電パターンを形成することができる。
また、アパーチャー28に基材2に形成しようとする導電パターン以外の部分を貫通孔として、アパーチャー28の貫通孔に対応する部分のみレーザーが照射されるようにしている。その結果、基材2上の配線パターンを形成する以外の部分の導電性被膜が除去される。これにより、複雑な導電パターンでも精度よく作ることができる。
従来、品質確認試験等により電子部品付近の回路の問題があった場合、マザー基板等に新たな配線パターンの回路を形成し対応していた。しかしながら、電子部品の電極間の間隔が狭くなった結果、マザー基板に新たな配線パターン回路を形成することが困難という問題も生じていた。しかし、中継基板上の導電パターンを回路用配線パターンとして用いることで、回路の設計変更などで電子部品の微小な電極間にジャンパー線を設ける必要が生じても容易に形成することができる。
また、導電パターンを中継基板の貫通孔に充填された半田の加熱溶融用に用いることで、効率よく半田を加熱溶融することができる。これにより、電子部品に過剰な熱が加わることが無くなり、電子部品が熱によって壊れることがなくなる。
マザー基板を示す斜視図。 マザー基板とBGAとの間に装着した実施例1の中継基板の断面図。 実施例1の中継基板の概略構成図。 (a)から(c)は、それぞれ実施例1の半田ペースト印刷工程の作業フローの一部を示す図。 実施例1の中継基板の変形例を示した概略構成図。 エキシマレーザー装置を示す概略構成図。 同エキシマレーザー装置のワーク載置台に載置される基材を示す拡大断面図。 マザー基板とBGAとの間に装着した実施例2の中継基板の断面図。 実施例2の中継基板の概略構成図。 (a)及び(b)は、取外し工程の作業フローを示す断面図。 (a)及び(b)は、それぞれリペアにおける半田ペースト印刷工程の作業フローの前半部分を示す説明図。 同半田ペースト印刷工程の作業フローの後半部分を示す説明図。 実施例3の中継基板の概略構成図。 (a)から(c)は、実施例3の中継基板の製作工程図。 実施例4の中継基板の断面図。 (a)から(c)は、実施例4の中継基板の製作工程図。 実施例5の中継基板の断面図。
符号の説明
3、206、306、406 加熱用配線パターン
4、104、204、304、404 貫通孔
8 はんだ
9 マザー基板
12 BGA
28 アパーチャー
103、203、303、403 回路用配線パターン

Claims (5)

  1. 電子部品が装着されるマザー回路基板と電子部品との間に介在し、絶縁性材料からなる基材に半田ペーストが充填される孔と導電パターンとが形成された中継基板用部材の製造方法において、上記基材表面に導電性被膜を形成する工程と、半田ペーストが充填される孔を形成する工程と、上記導電性被膜に光を照射して上記導電パターンを形成する工程とを有することを特徴とする中継基板用部材の製造方法。
  2. 請求項1の中継基板用部材の製造方法において、上記導電性被膜の導電パターンが形成される以外の部分に光を選択的に照射して、上記導電性被膜を部分的に除去することを特徴とする中継基板用部材の製造方法。
  3. 請求項2の中継基板用部材の製造方法において、光を部分的に遮蔽するアパーチャーを通過した光を上記導電性被膜に照射することで、該パターンを形成しようとする部分以外に光を選択的に照射することを特徴とする中継基板用部材の製造方法。
  4. 請求項1、2または3の中継基板の製造方法において、上記導電パターンが回路修正用配線パターンであることを特徴とする中継基板用部材の製造方法。
  5. 請求項1、2、3または4の中継基板用部材の製造方法において、上記導電パターンが上記孔に充填された半田ペーストを加熱溶融させる加熱用配線パターンであることを特徴とする中継基板用部材の製造方法。
JP2004077680A 2004-03-18 2004-03-18 中継基板用部材の製造方法 Pending JP2005268473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004077680A JP2005268473A (ja) 2004-03-18 2004-03-18 中継基板用部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004077680A JP2005268473A (ja) 2004-03-18 2004-03-18 中継基板用部材の製造方法

Publications (1)

Publication Number Publication Date
JP2005268473A true JP2005268473A (ja) 2005-09-29

Family

ID=35092716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004077680A Pending JP2005268473A (ja) 2004-03-18 2004-03-18 中継基板用部材の製造方法

Country Status (1)

Country Link
JP (1) JP2005268473A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129967A (ja) * 2008-12-01 2010-06-10 Alps Electric Co Ltd 電子回路モジュール
JP2012195452A (ja) * 2011-03-16 2012-10-11 Fujitsu Ltd 電子部品及び電子部品組立装置
CN112151401A (zh) * 2020-10-12 2020-12-29 电子科技大学 一种基于半导体温控的晶粒取向控制方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360082A (ja) * 1986-08-28 1988-03-16 Semiconductor Energy Lab Co Ltd 光加工方法
JPH01192167A (ja) * 1988-01-27 1989-08-02 Semiconductor Energy Lab Co Ltd センサー
JPH09135064A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd 電子回路基板の配線修正方法及びその装置並びにtft基板
JPH10335547A (ja) * 1997-05-29 1998-12-18 Canon Inc 電子回路装置及びその製造方法
JPH1119788A (ja) * 1997-07-01 1999-01-26 Nikon Corp レーザ加工装置
JPH1187906A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd 半導体装置およびその実装方法
JP2000357453A (ja) * 1998-04-28 2000-12-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルとその製造方法
JP2003035908A (ja) * 2002-06-14 2003-02-07 Semiconductor Energy Lab Co Ltd カラーフィルタおよびその作製方法
JP2003209206A (ja) * 2002-01-16 2003-07-25 Seiko Instruments Inc 配線を内在する多層構造基材を有する実装構造体
JP2004066289A (ja) * 2002-08-05 2004-03-04 Ricoh Microelectronics Co Ltd Yagレーザー加工装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360082A (ja) * 1986-08-28 1988-03-16 Semiconductor Energy Lab Co Ltd 光加工方法
JPH01192167A (ja) * 1988-01-27 1989-08-02 Semiconductor Energy Lab Co Ltd センサー
JPH09135064A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd 電子回路基板の配線修正方法及びその装置並びにtft基板
JPH10335547A (ja) * 1997-05-29 1998-12-18 Canon Inc 電子回路装置及びその製造方法
JPH1119788A (ja) * 1997-07-01 1999-01-26 Nikon Corp レーザ加工装置
JPH1187906A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd 半導体装置およびその実装方法
JP2000357453A (ja) * 1998-04-28 2000-12-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルとその製造方法
JP2003209206A (ja) * 2002-01-16 2003-07-25 Seiko Instruments Inc 配線を内在する多層構造基材を有する実装構造体
JP2003035908A (ja) * 2002-06-14 2003-02-07 Semiconductor Energy Lab Co Ltd カラーフィルタおよびその作製方法
JP2004066289A (ja) * 2002-08-05 2004-03-04 Ricoh Microelectronics Co Ltd Yagレーザー加工装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129967A (ja) * 2008-12-01 2010-06-10 Alps Electric Co Ltd 電子回路モジュール
JP2012195452A (ja) * 2011-03-16 2012-10-11 Fujitsu Ltd 電子部品及び電子部品組立装置
CN112151401A (zh) * 2020-10-12 2020-12-29 电子科技大学 一种基于半导体温控的晶粒取向控制方法
CN112151401B (zh) * 2020-10-12 2023-08-18 电子科技大学 一种基于半导体温控的晶粒取向控制方法

Similar Documents

Publication Publication Date Title
JP3453803B2 (ja) 電子回路基板の配線修正方法およびその装置
JP4970292B2 (ja) 電子部品のリペア方法、リペア装置および配線板ユニット
JP2002064265A (ja) Bga実装方法
JPH0575253A (ja) レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法
JP4675667B2 (ja) 電子部品実装方法
JP2006303356A (ja) 電子部品実装方法
JP2005268473A (ja) 中継基板用部材の製造方法
JP2003309139A (ja) バンプ形成方法、リペア方法及び装置
JP2006156446A (ja) 半田付け方法及び装置
JP5517433B2 (ja) リードレス電子部品の実装方法及び実装構造
JP2006303357A (ja) 電子部品実装方法
JP4503309B2 (ja) 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板
JPS5854518B2 (ja) 混成集積回路の製作法
KR101359605B1 (ko) Smt 시스템
JP2002057453A (ja) 半導体装置のリペア方法
JP2005129927A (ja) 接合材料ステンシル
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
WO2003007338A2 (en) Method for attaching an electronic component to a substrate
JP2004241574A (ja) 電子部品のリペア装置及びリペア方法
JP2003297881A (ja) ボールグリッドアレイの光処理方法
JPH11121531A (ja) 電子部品の実装方法および実装装置
JP2005183542A (ja) プリント配線板のはんだコーティング方法
CN114200283A (zh) 在电路板涂覆阻焊剂后进行通断测试的电路板制造方法
JP6131633B2 (ja) 半導体装置用回路基板
JP4569361B2 (ja) 回路板及びレーザはんだ付け方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101015