JP2005268473A - 中継基板用部材の製造方法 - Google Patents
中継基板用部材の製造方法 Download PDFInfo
- Publication number
- JP2005268473A JP2005268473A JP2004077680A JP2004077680A JP2005268473A JP 2005268473 A JP2005268473 A JP 2005268473A JP 2004077680 A JP2004077680 A JP 2004077680A JP 2004077680 A JP2004077680 A JP 2004077680A JP 2005268473 A JP2005268473 A JP 2005268473A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring pattern
- conductive film
- relay
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
Abstract
【解決手段】 絶縁性材料からなる基材2の表面にCVD法や、PVD法、スパッタリングなどの蒸着法によって導電性被膜を形成する。この導電性被膜にエキシマレーザー装置によりエキシマレーザーを照射して導電パターンを形成した。これにより、中継基板用部材の貫通孔の間隔が微小であっても、導電パターンを形成することができる。
【選択図】 図2
Description
また、請求項2の発明は、請求項1の中継基板用部材の製造方法において、上記導電性被膜の導電パターンが形成される以外の部分に光を選択的に照射して、上記導電性被膜を部分的に除去することを特徴とするものである。
また、請求項3の発明は、請求項2の中継基板用部材の製造方法において、光を部分的に遮蔽するアパーチャーを通過した光を上記導電性被膜に照射することで、該パターンを形成しようとする部分以外に光を選択的に照射することを特徴とするものである。
また、請求項4の発明は、請求項1、2または3の中継基板の製造方法において、上記導電パターンが回路修正用配線パターンであることを特徴とするものである。
また、請求項5の発明は、請求項1、2、3または4の中継基板用部材の製造方法において、上記導電パターンが上記孔に充填された半田ペーストを加熱溶融させる加熱用配線パターンであることを特徴とするものである。
まず、実施例1について説明する。図1は、ベアチップ10、QFP11、BGA12などの電子部品が実装されたマザー基板9を示している。図2に示すように、実施例1の中継基板1は、マザー基板9とBGA12との間に配置されている。この中継基板1は、例えばポリアミドフィルムなどの絶縁性材料の基板2を有しており、この表面には電熱部材としての導電性被膜の加熱用配線パターン3が形成されている。また、この中継基板1は、BGAなどの電子部品のバンプ電極が貫通するための貫通孔4が所定のピッチで形成されている。図2に示すように、貫通孔4には半田が充填されており、これによりBGAのバンプ電極12aとマザー基板のパッド9aとが接続固定されている。また、図3に示すように、貫通孔4の周囲に導電性被膜を形成しないようにしたり、貫通孔の内周面を絶縁性部材で覆ったりなどして加熱用配線パターンと半田とが導通するのを防止する。また、中継基板1の端部には、加熱用配線パターン3に電圧を印加するための端子5が設けられている。また、半田が充填される貫通孔4付近以外の部分の導電性被膜は、レーザーによるエッチング加工によって除去されるのが好ましい。これにより、電流が貫通孔周りに効率よく流れ、加熱が効率よく行われる。
また、例えば、基材2上の加熱用配線パターンを形成したい部分にレーザー光があたらないようにマスキングをすることで、レーザー光を一括照射して加熱パターンを形成することも可能である。
また、上述の実施形態では、基材2の表面をエッチング加工をして加熱用配線パターンを形成したのち、貫通孔を形成しているが、この順番は逆でもよい。
また、本実施形態では、エキシマレーザーを用いているが、YAGレーザーを用いて加熱用配線パターンおよび貫通孔を形成しても良い。
次に、実施例2の中継基板について説明する。この実施例2は、図8に示すように、導電性被膜のパターンを回路修正用の配線パターン(以下、回路用配線パターンとする)103として用いたものである。マザー基板9を周知の品質試験法によって試験した結果、動作不良等を生じてBGA12回りの配線の設計変更が必要となった場合は、実施例2の中継基板100をリペア基板として用いる。具体的には、中継基板100に所望の回路用配線パターン103を形成し、図9に示すようにマザー基板9とBGA12との間に中継基板100を配置する。
図10(a)において、アレイ状に配設された複数のパッド9aを有するマザー基板9上には、BGA12のパッケージ下面にアレイ状に配設された複数のバンプ電極であるボール電極12aが固定されている。マザー基板9とBGA12は、各パッド9aと各ボール電極12aとがそれぞれはんだ8を介して個別にはんだ接続されることにより、電気的及び機械的に接続されている。このように接続されたBGA12をマザー基板9から取り外すためには、まず、はんだ8を溶融させてはんだ接続を解除しなければならない。そこで、取外し工程では、まず、図示しない熱風ノズルから熱風を吹き付けるなどしてはんだ8を加熱して溶融せしめる。そして、図10(b)に示すように、図示しない搬送部材である真空ピンセットで吸い付けるなどしてBGA12をマザー基板9から取り外す。取外し後には、マザー基板9上に残留するはんだ8をはんだゴテで溶融させながらソルダーウイックに吸い取らせるなどして、マザー基板9からきれいに除去する。
上述のように位置合わせを行ったら、次に、図12に示すように、中継基板100の版面にペースト状のはんだを載せた後、スキージ16でその版面に刷り付けてはんだ8を各貫通孔4内に充填する。そして、各貫通孔4内のはんだ8を各ボール電極12a上に印刷する。
次に、実施例3について説明する。実施例3の中継基板は、絶縁基板の表面に回路用配線パターンと加熱用配線パターンの両方を配したものである。以下に実施例3について説明する。実施例3の中継基板200は、図13に示すように、ポリアミドフィルムなどの絶縁性部材からなる基板201表面に回路用配線パターン203と、加熱用配線パターン206を有している。上記回路用配線パターン203と加熱用配線パターン206は、同じ導電性被膜からなっている。この導電性被膜は、回路用配線パターン203となる箇所と加熱用配線パターン206となる箇所で厚みを異ならせて、抵抗値を異ならせている。例えば、SnO2を上記導電性被膜とした場合は、加熱用配線パターン206となる箇所の厚みを回路用配線パターン203となる箇所に比べて薄くして、加熱用配線パターン206となる箇所の抵抗値を上げる。また、実施例3の中継基板200には、実施例1同様の貫通孔204が形成されており、基板の端部には実施例2同様端子205が設けられている。
次に、実施例4について説明する。実施例4の中継基板は、図15に示すように、絶縁性基板301上に導電性被膜を積層して、一方を加熱用の導電性被膜306とし、一方を回路用の導電性被膜303としたものである。加熱用の導電性膜306は、抵抗値の高いSnO2膜とし、回路用の導電性被膜303は、抵抗値の低いITO膜とする。加熱用の導電性被膜306と回路用導電性被膜303の間には、絶縁性の物質310を挟んで、加熱用の導電性被膜306と回路用導電性被膜303とを絶縁している。
次に、実施例5の中継基板について説明する。図17に示すように実施例5の中継基板は、絶縁性部材の両面に導電性被膜を形成し、一方の導電性被膜に加熱用配線パターン406を形成し、他方の導電性被膜を回路用配線パターン403としたものである。加熱用配線パターン406を形成する導電性被膜はSnO2膜とし、回路用配線パターン403を形成する導電性被膜はITO膜とし、それぞれ導電性被膜をレーザーのエッチング加工によってパターニングする。これにより、リペア基板に複雑な配線パターンが形成できるとともに、効率のよいリペア基板の加熱を行うことができる。
また、アパーチャー28に基材2に形成しようとする導電パターン以外の部分を貫通孔として、アパーチャー28の貫通孔に対応する部分のみレーザーが照射されるようにしている。その結果、基材2上の配線パターンを形成する以外の部分の導電性被膜が除去される。これにより、複雑な導電パターンでも精度よく作ることができる。
従来、品質確認試験等により電子部品付近の回路の問題があった場合、マザー基板等に新たな配線パターンの回路を形成し対応していた。しかしながら、電子部品の電極間の間隔が狭くなった結果、マザー基板に新たな配線パターン回路を形成することが困難という問題も生じていた。しかし、中継基板上の導電パターンを回路用配線パターンとして用いることで、回路の設計変更などで電子部品の微小な電極間にジャンパー線を設ける必要が生じても容易に形成することができる。
また、導電パターンを中継基板の貫通孔に充填された半田の加熱溶融用に用いることで、効率よく半田を加熱溶融することができる。これにより、電子部品に過剰な熱が加わることが無くなり、電子部品が熱によって壊れることがなくなる。
4、104、204、304、404 貫通孔
8 はんだ
9 マザー基板
12 BGA
28 アパーチャー
103、203、303、403 回路用配線パターン
Claims (5)
- 電子部品が装着されるマザー回路基板と電子部品との間に介在し、絶縁性材料からなる基材に半田ペーストが充填される孔と導電パターンとが形成された中継基板用部材の製造方法において、上記基材表面に導電性被膜を形成する工程と、半田ペーストが充填される孔を形成する工程と、上記導電性被膜に光を照射して上記導電パターンを形成する工程とを有することを特徴とする中継基板用部材の製造方法。
- 請求項1の中継基板用部材の製造方法において、上記導電性被膜の導電パターンが形成される以外の部分に光を選択的に照射して、上記導電性被膜を部分的に除去することを特徴とする中継基板用部材の製造方法。
- 請求項2の中継基板用部材の製造方法において、光を部分的に遮蔽するアパーチャーを通過した光を上記導電性被膜に照射することで、該パターンを形成しようとする部分以外に光を選択的に照射することを特徴とする中継基板用部材の製造方法。
- 請求項1、2または3の中継基板の製造方法において、上記導電パターンが回路修正用配線パターンであることを特徴とする中継基板用部材の製造方法。
- 請求項1、2、3または4の中継基板用部材の製造方法において、上記導電パターンが上記孔に充填された半田ペーストを加熱溶融させる加熱用配線パターンであることを特徴とする中継基板用部材の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004077680A JP2005268473A (ja) | 2004-03-18 | 2004-03-18 | 中継基板用部材の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004077680A JP2005268473A (ja) | 2004-03-18 | 2004-03-18 | 中継基板用部材の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005268473A true JP2005268473A (ja) | 2005-09-29 |
Family
ID=35092716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004077680A Pending JP2005268473A (ja) | 2004-03-18 | 2004-03-18 | 中継基板用部材の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005268473A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129967A (ja) * | 2008-12-01 | 2010-06-10 | Alps Electric Co Ltd | 電子回路モジュール |
JP2012195452A (ja) * | 2011-03-16 | 2012-10-11 | Fujitsu Ltd | 電子部品及び電子部品組立装置 |
CN112151401A (zh) * | 2020-10-12 | 2020-12-29 | 电子科技大学 | 一种基于半导体温控的晶粒取向控制方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6360082A (ja) * | 1986-08-28 | 1988-03-16 | Semiconductor Energy Lab Co Ltd | 光加工方法 |
JPH01192167A (ja) * | 1988-01-27 | 1989-08-02 | Semiconductor Energy Lab Co Ltd | センサー |
JPH09135064A (ja) * | 1995-11-10 | 1997-05-20 | Hitachi Ltd | 電子回路基板の配線修正方法及びその装置並びにtft基板 |
JPH10335547A (ja) * | 1997-05-29 | 1998-12-18 | Canon Inc | 電子回路装置及びその製造方法 |
JPH1119788A (ja) * | 1997-07-01 | 1999-01-26 | Nikon Corp | レーザ加工装置 |
JPH1187906A (ja) * | 1997-09-05 | 1999-03-30 | Hitachi Ltd | 半導体装置およびその実装方法 |
JP2000357453A (ja) * | 1998-04-28 | 2000-12-26 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルとその製造方法 |
JP2003035908A (ja) * | 2002-06-14 | 2003-02-07 | Semiconductor Energy Lab Co Ltd | カラーフィルタおよびその作製方法 |
JP2003209206A (ja) * | 2002-01-16 | 2003-07-25 | Seiko Instruments Inc | 配線を内在する多層構造基材を有する実装構造体 |
JP2004066289A (ja) * | 2002-08-05 | 2004-03-04 | Ricoh Microelectronics Co Ltd | Yagレーザー加工装置 |
-
2004
- 2004-03-18 JP JP2004077680A patent/JP2005268473A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6360082A (ja) * | 1986-08-28 | 1988-03-16 | Semiconductor Energy Lab Co Ltd | 光加工方法 |
JPH01192167A (ja) * | 1988-01-27 | 1989-08-02 | Semiconductor Energy Lab Co Ltd | センサー |
JPH09135064A (ja) * | 1995-11-10 | 1997-05-20 | Hitachi Ltd | 電子回路基板の配線修正方法及びその装置並びにtft基板 |
JPH10335547A (ja) * | 1997-05-29 | 1998-12-18 | Canon Inc | 電子回路装置及びその製造方法 |
JPH1119788A (ja) * | 1997-07-01 | 1999-01-26 | Nikon Corp | レーザ加工装置 |
JPH1187906A (ja) * | 1997-09-05 | 1999-03-30 | Hitachi Ltd | 半導体装置およびその実装方法 |
JP2000357453A (ja) * | 1998-04-28 | 2000-12-26 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルとその製造方法 |
JP2003209206A (ja) * | 2002-01-16 | 2003-07-25 | Seiko Instruments Inc | 配線を内在する多層構造基材を有する実装構造体 |
JP2003035908A (ja) * | 2002-06-14 | 2003-02-07 | Semiconductor Energy Lab Co Ltd | カラーフィルタおよびその作製方法 |
JP2004066289A (ja) * | 2002-08-05 | 2004-03-04 | Ricoh Microelectronics Co Ltd | Yagレーザー加工装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129967A (ja) * | 2008-12-01 | 2010-06-10 | Alps Electric Co Ltd | 電子回路モジュール |
JP2012195452A (ja) * | 2011-03-16 | 2012-10-11 | Fujitsu Ltd | 電子部品及び電子部品組立装置 |
CN112151401A (zh) * | 2020-10-12 | 2020-12-29 | 电子科技大学 | 一种基于半导体温控的晶粒取向控制方法 |
CN112151401B (zh) * | 2020-10-12 | 2023-08-18 | 电子科技大学 | 一种基于半导体温控的晶粒取向控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3453803B2 (ja) | 電子回路基板の配線修正方法およびその装置 | |
JP4970292B2 (ja) | 電子部品のリペア方法、リペア装置および配線板ユニット | |
JP2002064265A (ja) | Bga実装方法 | |
JPH0575253A (ja) | レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法 | |
JP4675667B2 (ja) | 電子部品実装方法 | |
JP2006303356A (ja) | 電子部品実装方法 | |
JP2005268473A (ja) | 中継基板用部材の製造方法 | |
JP2003309139A (ja) | バンプ形成方法、リペア方法及び装置 | |
JP2006156446A (ja) | 半田付け方法及び装置 | |
JP5517433B2 (ja) | リードレス電子部品の実装方法及び実装構造 | |
JP2006303357A (ja) | 電子部品実装方法 | |
JP4503309B2 (ja) | 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板 | |
JPS5854518B2 (ja) | 混成集積回路の製作法 | |
KR101359605B1 (ko) | Smt 시스템 | |
JP2002057453A (ja) | 半導体装置のリペア方法 | |
JP2005129927A (ja) | 接合材料ステンシル | |
JPH0737890A (ja) | 半田ボール接合装置およびその接合方法 | |
WO2003007338A2 (en) | Method for attaching an electronic component to a substrate | |
JP2004241574A (ja) | 電子部品のリペア装置及びリペア方法 | |
JP2003297881A (ja) | ボールグリッドアレイの光処理方法 | |
JPH11121531A (ja) | 電子部品の実装方法および実装装置 | |
JP2005183542A (ja) | プリント配線板のはんだコーティング方法 | |
CN114200283A (zh) | 在电路板涂覆阻焊剂后进行通断测试的电路板制造方法 | |
JP6131633B2 (ja) | 半導体装置用回路基板 | |
JP4569361B2 (ja) | 回路板及びレーザはんだ付け方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101015 |