JPS5854518B2 - 混成集積回路の製作法 - Google Patents
混成集積回路の製作法Info
- Publication number
- JPS5854518B2 JPS5854518B2 JP54153614A JP15361479A JPS5854518B2 JP S5854518 B2 JPS5854518 B2 JP S5854518B2 JP 54153614 A JP54153614 A JP 54153614A JP 15361479 A JP15361479 A JP 15361479A JP S5854518 B2 JPS5854518 B2 JP S5854518B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solder
- circuit component
- soldering
- shaped circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、印刷配線基板に回路部品を実装するための印
刷配線基板の製造方法に関する。
刷配線基板の製造方法に関する。
印刷配線基板の製造方法として、まず、銅箔からなる導
電回路な被着した印刷配線基板(以下、単に基板と略記
する。
電回路な被着した印刷配線基板(以下、単に基板と略記
する。
)にリード線をもつ一般回5路部品を、そのリード線先
端が導電回路側になるように挿入し、またリード線をも
たず両端に電極部が設けられたチップ状回路部品を所定
の接着剤により上記基板の導電回路側に固定し、しかる
後、はんだディップ法により1工程で同時に全部の回路
部品のはんだ付けを行なう方法がある。
端が導電回路側になるように挿入し、またリード線をも
たず両端に電極部が設けられたチップ状回路部品を所定
の接着剤により上記基板の導電回路側に固定し、しかる
後、はんだディップ法により1工程で同時に全部の回路
部品のはんだ付けを行なう方法がある。
この方法は、生産能率が向上する点においては、きわめ
て有効であるが、以下に示す欠点をもっている。
て有効であるが、以下に示す欠点をもっている。
すなわち、チップ状回路部品の固定のために接着剤を使
用しなければならない。
用しなければならない。
また、上記接着剤をはんだ槽に浸漬したときに、熱分解
により発生するガスな解放するためのガス抜きの孔を基
板に穿設しなければならない。
により発生するガスな解放するためのガス抜きの孔を基
板に穿設しなければならない。
さらに、チップ状回路部品は、溶融はんだと直接接触す
るので、耐熱性を有するものに限定される。
るので、耐熱性を有するものに限定される。
また、接着剤で仮固定されたチップ状回路部品の中から
はんだ付は前の検査により誤った位置に付いていること
が発見されたチップ状回路部品を取りはずすときに、は
とんどのチップ状回路部品は破壊されてしまうので、そ
れだけ部品ロスが多くなる。
はんだ付は前の検査により誤った位置に付いていること
が発見されたチップ状回路部品を取りはずすときに、は
とんどのチップ状回路部品は破壊されてしまうので、そ
れだけ部品ロスが多くなる。
本発明は、上記事情に基づいてなされたもので、リード
線を有する一般回路部品を基板にディップはんだ付けし
た後、チップ状回路部品を基板の予備はんだが施された
導電回路の所定部分に接触させて、レーザビームを予備
はんだとチップ状回路部品との接触部位に照射すること
によりチップ状回路部品をはんだ付けする印刷配線基板
の製造方法を提供することを目的とする。
線を有する一般回路部品を基板にディップはんだ付けし
た後、チップ状回路部品を基板の予備はんだが施された
導電回路の所定部分に接触させて、レーザビームを予備
はんだとチップ状回路部品との接触部位に照射すること
によりチップ状回路部品をはんだ付けする印刷配線基板
の製造方法を提供することを目的とする。
以下、本発明の一実施例を図面を参照して説明する。
第1図は本発明の印刷配線基板の製造方法を実施するた
めの装置を示している。
めの装置を示している。
X−Y方向に図示せぬパルスモータにより進退自在なX
−Yテープル1はたとえばマイクロ・コンピュータなど
の制御装置2に電気的に接続されている。
−Yテープル1はたとえばマイクロ・コンピュータなど
の制御装置2に電気的に接続されている。
上記XYテーブル1の上面3V−は互いに対向する一対
の基板保持部4,4が立設されている。
の基板保持部4,4が立設されている。
この基板保持部4,4の互いに対向する一対の上部稜に
は基板5が着脱自在に保持固定される案内切欠6,6が
形成されている。
は基板5が着脱自在に保持固定される案内切欠6,6が
形成されている。
また、上記X−Yテーブル1の上面3に対向する位置に
は支持機構である真空チャック7が第1図矢印A方向に
昇降自在に設置され、電気的に制御装置2に接続されて
いる。
は支持機構である真空チャック7が第1図矢印A方向に
昇降自在に設置され、電気的に制御装置2に接続されて
いる。
また、この真空チャック7はX−Yテーブル1と並設さ
れている図示せぬ部品供給装置まで紙面垂直方向に進退
自在な機構になっている。
れている図示せぬ部品供給装置まで紙面垂直方向に進退
自在な機構になっている。
さらに、真空チャック7と同様に、X−Yテーブル1上
には集光レンズ8,8とレーザ発振器9,9とからなる
上記真空チャック7に対してほぼ対称位置にある二つ
のレーザ照射装置10,10が設置されている。
には集光レンズ8,8とレーザ発振器9,9とからなる
上記真空チャック7に対してほぼ対称位置にある二つ
のレーザ照射装置10,10が設置されている。
これらのレーザ照射装置10,10も制御装置2に電気
的に接続されている。
的に接続されている。
つぎに、本発明の印刷配線基板の製造方法を順を追って
説明する。
説明する。
まず第2図に示すように片面に銅箔からなる導電回路1
1・・・・・・が所定のパターンに形成されている基板
5VC、リード線12・・・・・・をもったとえばコン
デンサ、抵抗、半導体などの複数の一般回路部品13・
・・・・・の上記リード線12・・・・・・を基板5の
導電回路11・・・・・・が形成されていない面14側
からそれぞれ所定の孔15・・・・・・を挿通させて、
反対側の面16側に突出させ、適当量だけ切断後、上記
導電回路11・・・・・・に接触するように折り曲げる
ことにより、上記−膜回路部品13・−・・・・を基板
5に仮固定し、導電回路11・・・・・・にフラックス
を塗布する。
1・・・・・・が所定のパターンに形成されている基板
5VC、リード線12・・・・・・をもったとえばコン
デンサ、抵抗、半導体などの複数の一般回路部品13・
・・・・・の上記リード線12・・・・・・を基板5の
導電回路11・・・・・・が形成されていない面14側
からそれぞれ所定の孔15・・・・・・を挿通させて、
反対側の面16側に突出させ、適当量だけ切断後、上記
導電回路11・・・・・・に接触するように折り曲げる
ことにより、上記−膜回路部品13・−・・・・を基板
5に仮固定し、導電回路11・・・・・・にフラックス
を塗布する。
しかるのち、たとえば、はんだディップ法で上記導電回
路11・・・・・・が形成された面16側を溶融はんだ
に浸漬して補数の一般回路部品13・・・・・・を基板
5に一度にディップはんだ付けする。
路11・・・・・・が形成された面16側を溶融はんだ
に浸漬して補数の一般回路部品13・・・・・・を基板
5に一度にディップはんだ付けする。
すなわち、第2図に示すように、リード線12・・・・
・・は被着したはんだ17a、17cによりそれぞれ所
定の導電回路11・・・・・・に電気的および機械的に
接続される。
・・は被着したはんだ17a、17cによりそれぞれ所
定の導電回路11・・・・・・に電気的および機械的に
接続される。
ここで、はんだ17b部位およびはんだ17cのはんだ
17bK近接する一端部位は、後述する第3図中のチッ
プ状回路部品180レーザはんだ付げによる装着予定部
位であって、はんだ17bおよびはんだ17cは、レー
ザはんだ付げのための予備はんだとなっている。
17bK近接する一端部位は、後述する第3図中のチッ
プ状回路部品180レーザはんだ付げによる装着予定部
位であって、はんだ17bおよびはんだ17cは、レー
ザはんだ付げのための予備はんだとなっている。
すなわち、ディップはんだ付げにより、一般回路部品1
3・・・・・・のはんだ付けと、後工程であるレーザは
んだ付けのための予備はんだ付けを同時に行う。
3・・・・・・のはんだ付けと、後工程であるレーザは
んだ付けのための予備はんだ付けを同時に行う。
つぎに、一般回路部品13・・・・・・がはんだ付けさ
れた基板5を第1図に示すX−Yテーブル1上の基板保
持部4上に導電回路11・・・・・・が形成された面1
6が真空チャック7に対向するように載置する。
れた基板5を第1図に示すX−Yテーブル1上の基板保
持部4上に導電回路11・・・・・・が形成された面1
6が真空チャック7に対向するように載置する。
さらに、チップ状回路部品18が接続されるべき所定の
導電回路11・・・・・・に被着しているはんだ11b
。
導電回路11・・・・・・に被着しているはんだ11b
。
17c上に、レーザ・ビームの吸収率が露出したはんだ
17b、17cより高いはんだとフラックスからなる糊
状のはんだペーストを塗布する。
17b、17cより高いはんだとフラックスからなる糊
状のはんだペーストを塗布する。
つぎに、制御装置2の指示により真空チャック7の先端
にチップ状回路部品18を吸着させ、真空チャック7を
基板5方向に下降させて、はんだペーストを塗布した部
分にチップ状回路部品18の両端に位置する電極部19
a、19bをそれぞれ接触させる。
にチップ状回路部品18を吸着させ、真空チャック7を
基板5方向に下降させて、はんだペーストを塗布した部
分にチップ状回路部品18の両端に位置する電極部19
a、19bをそれぞれ接触させる。
すなわち、電極部19aをはんだi7bに、電極部?9
bをはんだ17cのはんだ17bに近接する一端部に接
触させ位置決めるとともに、この状態を後述するレーザ
はんだ付けが完了するまで保持する。
bをはんだ17cのはんだ17bに近接する一端部に接
触させ位置決めるとともに、この状態を後述するレーザ
はんだ付けが完了するまで保持する。
しかるのち、レーザ発振器9,9よりレーザ・ビーム2
0,20を発振させ、集光レンズ8,8を介して、レー
ザ・ビーム20.20を、はんだ17b、17cとチッ
プ状回路部品18との接触部にレーザ光が集束するよう
に、チップ状回路部品18の上方両側から所定の傾斜角
で同時に照射する。
0,20を発振させ、集光レンズ8,8を介して、レー
ザ・ビーム20.20を、はんだ17b、17cとチッ
プ状回路部品18との接触部にレーザ光が集束するよう
に、チップ状回路部品18の上方両側から所定の傾斜角
で同時に照射する。
しかして、この照射部分はレーザ・ビーム20,20に
より溶融し、あらかじめ塗布されたはんだペースト中の
フラックスの作用により、電極部19a、19bは確実
にはんだ付けされ、チップ状回路部品18は導電回路1
1・・・・・・に機械的および電気的に接合される。
より溶融し、あらかじめ塗布されたはんだペースト中の
フラックスの作用により、電極部19a、19bは確実
にはんだ付けされ、チップ状回路部品18は導電回路1
1・・・・・・に機械的および電気的に接合される。
一つのチップ状回路部品18のはんだ付けが終了すると
、真空チャックは上昇し、図示せぬ部品供給装置まで移
動し、他のチップ状回路部品18を吸着した後、元の位
置に復帰する。
、真空チャックは上昇し、図示せぬ部品供給装置まで移
動し、他のチップ状回路部品18を吸着した後、元の位
置に復帰する。
さらに、制御装置t2にあらかじめ設定されているプロ
グラムの指令に従って、X−Yテーブル1は所定の位置
に移動する。
グラムの指令に従って、X−Yテーブル1は所定の位置
に移動する。
以下、前述と同様の工程ではんだ付けが行なわれる。
すべてのチップ状回路部品18のレーザはんだ付けが終
了すると、フラックスを除去するために、たとえば有機
塩素系溶剤などで洗浄する。
了すると、フラックスを除去するために、たとえば有機
塩素系溶剤などで洗浄する。
この実施例においては、レーザビームをチップ状回路部
品の電極と予備はんだとの複数の接触部位に同時に照射
するようにしているので、内部歪が少なく、均衡のとれ
た信頼性の高いはんだ付けを高能率で行うことができる
。
品の電極と予備はんだとの複数の接触部位に同時に照射
するようにしているので、内部歪が少なく、均衡のとれ
た信頼性の高いはんだ付けを高能率で行うことができる
。
以上のように、本発明の印刷配線基板の製造方法は、リ
ード線を有する一般別路部品をはんだディップ法により
はんだ付げするとともにレーザはんだ付は予定部位を予
備はんだ付けした後、支持機構により予備はんだ上に位
置決めされたチップ状回路部品をレーザはんだ付けする
ようにして、一般回路部品とチップ状回路部品とからな
る高信頼性の印刷配線基板を、高能率で製造することが
できるようにしたものである。
ード線を有する一般別路部品をはんだディップ法により
はんだ付げするとともにレーザはんだ付は予定部位を予
備はんだ付けした後、支持機構により予備はんだ上に位
置決めされたチップ状回路部品をレーザはんだ付けする
ようにして、一般回路部品とチップ状回路部品とからな
る高信頼性の印刷配線基板を、高能率で製造することが
できるようにしたものである。
しかも、本発明は、一般回路部品とチップ状回路部品と
を同時にディップはんだ付けする場合のように、仮固定
用の接着剤から発生するガス抜き用の孔を基板に穿設す
る必要がない。
を同時にディップはんだ付けする場合のように、仮固定
用の接着剤から発生するガス抜き用の孔を基板に穿設す
る必要がない。
また、熱源として所定の小面積部分に確実に集束でき、
照射条件の制御が容易なレーザ・ビームを採用している
ので、チップ状回路部品本体に対する熱影響が少なく、
部品不良が少なくなるとともに耐熱性に乏しいチップ状
回路部品の装着が可能となる。
照射条件の制御が容易なレーザ・ビームを採用している
ので、チップ状回路部品本体に対する熱影響が少なく、
部品不良が少なくなるとともに耐熱性に乏しいチップ状
回路部品の装着が可能となる。
さらに、チップ状回路部品は、接着剤を用いずして、基
板の所定位置に支持機構により接触、保持されるのみな
ので、異なる部品を誤って位置決めしても、レーザはん
だ付は前に発見できれば、損傷なく取り代えることがで
きる。
板の所定位置に支持機構により接触、保持されるのみな
ので、異なる部品を誤って位置決めしても、レーザはん
だ付は前に発見できれば、損傷なく取り代えることがで
きる。
なお、他の実施例として、はんだペーストの代りに、た
とえばロジン系フラックスなどの通常のフラックスを、
レーザ・ビームによりはんだ付けする個所に塗布しても
よい。
とえばロジン系フラックスなどの通常のフラックスを、
レーザ・ビームによりはんだ付けする個所に塗布しても
よい。
また、チップ状回路部品の保持は前記実施例においては
真空チャックによったが、部品をクランプできるもので
あれば、リンク機構を使ってクランプする機構でも可能
で上記真空チャックに限定するものではない。
真空チャックによったが、部品をクランプできるもので
あれば、リンク機構を使ってクランプする機構でも可能
で上記真空チャックに限定するものではない。
さらに上記実施例において、レーザ照射装置のレーザ・
ビームの光軸の傾斜角を可変である構造にすることによ
り、寸法の異なるチップ状回路部品に対しても適宜その
照射位置を調節できるようにしてもよい。
ビームの光軸の傾斜角を可変である構造にすることによ
り、寸法の異なるチップ状回路部品に対しても適宜その
照射位置を調節できるようにしてもよい。
その他事発明の要旨を逸脱しない範囲で種々変形自在で
ある。
ある。
第1図は本発明の一実施例による印刷配線基板の製造方
法を実施するための装置を示す図、第2図は基板へのリ
ード線を有する部品のディップはんだ付けを示す要部断
面図、第3図は第2図に示す基板へのレーザ・ビームに
よるチップ状回路部品のレーダはんだ付けを示す要部断
面図である。 5・・・・・・基板、7・・・・・・真空チャック(支
持機構)、11・・・・・・導電回路、12・・・・・
・リード線、18・・・・・・チップ状回路部品、T9
a、19b・・・・・・電極部。
法を実施するための装置を示す図、第2図は基板へのリ
ード線を有する部品のディップはんだ付けを示す要部断
面図、第3図は第2図に示す基板へのレーザ・ビームに
よるチップ状回路部品のレーダはんだ付けを示す要部断
面図である。 5・・・・・・基板、7・・・・・・真空チャック(支
持機構)、11・・・・・・導電回路、12・・・・・
・リード線、18・・・・・・チップ状回路部品、T9
a、19b・・・・・・電極部。
Claims (1)
- 1 リード線を有する回路部品を印刷配線基板にはんだ
ディップ法によりはんだ付けするとともにチップ状回路
部品が装着される上記印刷配線基板に形成された導電回
路上に予備はんだを施した後、上記チップ状回路部品を
支持機構により支持して上記チップ状回路部品を上記予
備はんだに接触させて保持し、上記チップ状回路部品と
上記予備はんだとの接触部位にレーザ・ビームを照射し
て上記支持機構により保持された上記チップ状回路部品
をはんだ付げすることを特徴とする印刷配線基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54153614A JPS5854518B2 (ja) | 1979-11-29 | 1979-11-29 | 混成集積回路の製作法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54153614A JPS5854518B2 (ja) | 1979-11-29 | 1979-11-29 | 混成集積回路の製作法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676594A JPS5676594A (en) | 1981-06-24 |
| JPS5854518B2 true JPS5854518B2 (ja) | 1983-12-05 |
Family
ID=15566329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54153614A Expired JPS5854518B2 (ja) | 1979-11-29 | 1979-11-29 | 混成集積回路の製作法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854518B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922390A (ja) * | 1982-07-29 | 1984-02-04 | 日本電気ホームエレクトロニクス株式会社 | フラツトパツケ−ジ型icのプリント基板への実装方法 |
| JPS5961571U (ja) * | 1982-10-19 | 1984-04-23 | 三洋電機株式会社 | プリント基板 |
| JPS6095998A (ja) * | 1983-10-31 | 1985-05-29 | 日本電気ホームエレクトロニクス株式会社 | プリント基板の半田付け方法 |
| JPH0682912B2 (ja) * | 1983-12-06 | 1994-10-19 | 松下電器産業株式会社 | 回路基板と回路部品の半田付け方法 |
| JPS6218093A (ja) * | 1985-07-17 | 1987-01-27 | 日東工業株式会社 | プリント基板の電子部品実装方法及び装置 |
| JPS63168086A (ja) * | 1986-12-29 | 1988-07-12 | 株式会社東芝 | 電子部品の半田付け方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52140871A (en) * | 1976-05-19 | 1977-11-24 | Matsushita Electric Industrial Co Ltd | Method of producing printed circuit board |
-
1979
- 1979-11-29 JP JP54153614A patent/JPS5854518B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676594A (en) | 1981-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6333483B1 (en) | Method of manufacturing circuit modules | |
| JPH0799283A (ja) | 電子回路基板の配線修正方法およびその装置 | |
| DE3939812A1 (de) | Laserloetsystem fuer smd-elemente | |
| JP6932164B2 (ja) | 電子部品を貼り付ける方法 | |
| JPS5854518B2 (ja) | 混成集積回路の製作法 | |
| KR890001730Y1 (ko) | 칩 저항 | |
| US3588425A (en) | Dual source radiation bonding of plural joints | |
| JPS60234768A (ja) | レ−ザ−半田付装置 | |
| JPS6074493A (ja) | 印刷配線基板の製造方法 | |
| JP3159578B2 (ja) | 無洗浄はんだ付け方法及びその装置 | |
| KR101359605B1 (ko) | Smt 시스템 | |
| JP2571366B2 (ja) | 電子部品の取り付け方法 | |
| JPS61219467A (ja) | フレキシブル回路基板用レ−ザはんだ付け装置 | |
| JPS62101097A (ja) | 高周波素子の実装方法 | |
| JPS6258822B2 (ja) | ||
| JP4503309B2 (ja) | 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板 | |
| JPH01143393A (ja) | 配線基板にフラットパッケージ型素子を半田付けする方法 | |
| JPS61171195A (ja) | プリント基板の電子部品実装方法 | |
| JP2005268473A (ja) | 中継基板用部材の製造方法 | |
| JP2025102288A (ja) | 部品実装装置、部品実装システムおよび実装基板製造方法 | |
| Takagi et al. | Soldering Process Using Light Beam Technology | |
| JPS63283189A (ja) | 部品の半田付け方法 | |
| KR850000141B1 (ko) | 배선체의 납땜 처리방법 | |
| JPS60111767A (ja) | レ−ザ半田付け方法 | |
| JPH05111752A (ja) | 電極端子の自動半田付け装置 |