JPS6074493A - 印刷配線基板の製造方法 - Google Patents

印刷配線基板の製造方法

Info

Publication number
JPS6074493A
JPS6074493A JP18282084A JP18282084A JPS6074493A JP S6074493 A JPS6074493 A JP S6074493A JP 18282084 A JP18282084 A JP 18282084A JP 18282084 A JP18282084 A JP 18282084A JP S6074493 A JPS6074493 A JP S6074493A
Authority
JP
Japan
Prior art keywords
solder
soldering
chip
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18282084A
Other languages
English (en)
Inventor
隆 野口
勉 鈴木
正教 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18282084A priority Critical patent/JPS6074493A/ja
Publication of JPS6074493A publication Critical patent/JPS6074493A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、印刷配線基板に回路部品を確実に実装するた
めの印刷配線基板の製造方法に関する。
印刷配線基板の、製造方法として、まず、@箔からなる
導電回路を被着した印刷配線基板(以下、単に基板と略
記する。)にリード線をもつ一般回路部品を、そのリー
ド線先端が導電回路側になるように挿入し、またリード
線をもたj゛両端/CT(f、 %部が設けられたチッ
プ状回路部品を所定の接着剤により上記基板の導電回路
側に固定し、1〜かる後、はんだディップ法1・でよシ
1工程で同時に全部の回路部品のはんだ付けを行なう方
法がある1、との方法は、住所能率が向上する点におい
ては、7; ’4ツめて有効であるが、す、下に示す欠
点な−もっている。
すなわち、チップ状回路部品の固定の/、二めに1−%
シ、1剤を使用しなければならない。f/ζ、上7;C
接1;e′t i’t!1をはんだ槽に浸漬したときに
、熱分仰Cにより≧11)生ずるガスを解放するための
ガス抜きの孔を基板に穿設しなければならない。さらに
、ブーツブ゛i;ζ回路部品は、溶融はんだと直接接触
するので、耐シ゛!?性を有するものに限定される。ま
た、接着剤で仮固定されたチップ状回路部品の中からは
んだ付は前の検査によシ誤った位置に付いていること7
5E発見されたチップ状回路部品を取りはずすときに、
+1とんどのチップ状回路部品は破壊されてしまうので
、それだけ部品ロスが多くなる。
のち、この予備ノ・ンダ上にノ・ンタ゛ペーストを設け
このハンダペーストに回路部品のけんだイ」°け音じ分
を接触させ、この接触部にレー十′ビームを+11 月
寸してはんだ付けする印刷配線基板の製造方法を49=
 ’i+1=するととを目的とする。
以下5本発明の一実施例を図面を参)+((して打見明
する0 第1図は本発明の印刷配線基板の製造ブチ法を実施する
ための装置を示している。X−Y方1句に図示セぬパル
スモータにより進退自論三カニX −Y f −プル(
1)はたとえばマイクロ・コンピー−りなどの制御装置
(2)に電気的に接航されている。上6己X −Yテー
ブル<1)の上面(3)には互いに対向する一対の基板
保持部(4)、(4)が立設されている。この基板保持
部(4)、(4)の互いに対向する一対の上部稜には基
板(5)が着脱自在に保持固定される案内切欠(6)、
(6)が形成されている。また、上記X−Yテーブル(
1)の上面(3)に対向する位置には支持機構である真
空チャック(力が第1図矢印A方向に昇降自在に設置さ
れ、電気的に制御装置(2)に接続されている。また、
この真空チャック(7)はX−Yテーブル(])と屈設
されている図示せぬ部品供給装置棟で紙面垂直方向に進
退自在な機構になっている。さらに、真空チャック(7
)と同様に、X−Yテーブル(])上には集光レンズ(
8) 、 (8)とレーザ発振器<9)+9)とからな
る、上記真空チャック(7)に対してほぼ対称位置にお
る二つのレーザ照射装置(l[Il 、 (10)が設
置されている。これらのレーザ照射装置(10) 、鵠
も制御装置(2)に電気的に接続されている。
つぎに、本発明の印刷配線基板の製造方法を順を追って
説明する。
まず第2図に示すように片面に銅箔からなる導電回路幅
)・・・が所定のパターンに形成されている基板(5)
に、リード線(l針・・をもったとえばコンデンサ。
抵抗、半導体などの被数の一般回路部品(+3)・・・
の上記リード線09・・を基板(5)の導電回路(1υ
・・・妙:形成されていない面α荀側からそれぞれ所定
の子L(+5)・・・を押通させて1反対側の面(16
)側に突出させ、う商当量だけ切断後、上記導電回路O
D・・・に接触するように折シ曲げることによ凱上記一
般回路部+、’+8 (13)・・・を基板(5)に仮
固定し、導電回路I・・・にフラックスを塗布する。し
かるのち、たとえば、幻:んだディップ法で上記導電回
路(11)・・・が形成された面(1[i) @+1を
溶a!llはんだに浸漬して複数の一般回路部品4・・
・を基板(5)に一度にディップはんだ付けする。づ−
なJ:)ち。
第2図に示すように IJ−ド線(1り・・・は7着し
たはんだ(Ha)、 (17c)によりそれぞれ所定の
う4電1回路αυ9.・に電気的および根板的に接続さ
れる。ここで。
はんだ(17b)部位およびはんだ(17C)のeよん
だ(17b)に近接する一端部位は、後;7Bする第3
図中のチップ状回路部品(国のレーザはんだ伺けによる
装着予定部位であって、はんだ(17b)およびはんだ
(17C)は、レーザはんだ付けのだめの予備はんだと
なっている。すなわち、ディップはんだ・1寸けにより
、−膜回路部品(I[有]・・・のけんだ付けと、後工
程であるレーザはんだ付けのだめの予備はんだ付けを同
時に行う。つぎに、−膜回路部品(13)・・・がはん
だ付けされた基板(5)を第1図に示すX−Yテーブル
(1)上の基板保持部(4)上に導電回路(11)・・
・が形成された面OQが真空チャック(力に対向するよ
うに載置する。さらに、チップ状回路部品(18)が接
続されるべき所定の導電回路<tU・・・に被着してい
るはんだ(17b)、 (17C)上に、レーザ・ビー
ムの吸収率が露出したはんだ(171))、 (17C
)よシ高いはんだとフラックスからなる糊状のはんだペ
ーストを塗布する。
つぎに、制御装置(2)の指示によシ真空チャック(力
の先端にチップ状回路部品(18)を吸着させ、真空チ
ャック(7)を基板(5)方向に下降させて、はんブd
ペーストを塗布した部分にチップ状回路部品(18)の
両端に位置する電極部(19a)、 (19b)をそれ
ぞれ接触させる。すなわち、電極部(19a)をはんだ
(17b)に。
電極部09b)をはんだ(17C)のはんだ(1713
)に近接する一端部に接触させ位置決めるとともに、こ
の状態を後述するレーザはんだ伺けが完了するまで保持
する。しかるのち、レーザ発振器(9) 、 (9)よ
シレーザ・ビーム(2L(2(IIを発振させ、集光レ
ンズ(8) 、 (8)を介して、レーザ・ビーム(2
0)、 (20を、はんだ(17b)、 (17G)と
チップ状回路部品(国との接触部にレーザ光が集束する
ように、チップ状回路部品θ樽の上方両側から所定の傾
斜角で同時に照射する。
しかして、この照射部分はレーザ・ビーム(2L (2
0)によシ溶融し、あらかじめ遺布されたはんだペース
ト中の7ラツクスの作用により、電極部(19a)。
(19b)は確実にはんだ付けされ、チップ状回路部品
(t81は導電回路圓・・・に機絨的および電気的に接
合される。一つのチップ状回路部品(18)のはんだ付
けが終了すると、真空チャックは上列し1図示せぬ部品
供給装置まで移動し、他のチップ状回路部品08)を吸
着した後、元の位置に復帰する。さらに。
制御装置(2)にあらかじめ設定されているプログラム
の指令に従って、X−Yテーブル(1)は所定の位置に
移動する。以下、前述と同様の工程ではX7だ付けが行
なわれる。すべてのチップ状回路部品(1,1のレーザ
はんだイ」けが終了すると、フラックスを除去するため
に、たとえば有機塩素系溶剤iとで洗浄する。
以上のように1本発明の印刷配線基板の製造方法は、レ
ーザはんだ付は予定部位に予(1!N 6寸んだを設け
た後、との予(,7jjはんだ上にはんだペーストを設
け、このはんだペーストに回路部品のkl、んだ伺は部
分を接触させ、この接触部にレーザtitんだイマ]け
するようにして、(はんだペーストのぬれを迅速かつ確
実にできるようにし回路部品の高仏頼性接着を可能にし
た印刷配線基板の製法孕イ(jることかできるようにし
たものである。1だ、熱源として所定の小面積部分に確
実に集束でき、照射信性の制御が容易なレーザ・ビーム
を採用しているので。
チップ状回路部品本体に対する熱影響が少A・く。
部品不良が少なくなるとともに耐熱1・4.に乏しいブ
ーツブ状回路部品の装着が可能となる。
さらに、レーザビームを回路部品の%、極と予(iif
iはんだ上のはんだペーストとの複数の接触部位に同時
に照射することができるので、内fjIl歪が少なく、
均衡のとれた信頼性の高いはんだ伺けを高能率で行うこ
とができる。
さらに、チップ状回路部品は、接着剤を用いずして、基
板の所定位置に支持機構によシ接触、保持されるのみな
ので、異なる部品を誤って位置決めしても、レーザはん
だ付は前に発見できれば。
損傷々く取シ代えることができる。
なお、他の実施例として、はんだペーストの代りに、た
とえばロジン系フラックスなとの通當のフラックスを、
レーザ・ビームによりはんだ付けする個所に塗布しても
よい。1だ、チップ状回路部品の保掲は前記実施例にお
いてはJ′13空チャックによったが、部品をクランプ
できるものであれば。
リンク機構を使ってクランプする機構でも可能で、上記
真空チャックに限定するものではない。さらに上記実施
例において、レーザ照射装ム1゛、のレーザ・ビームの
光輸の傾斜角を可変である構造にすることにより1寸法
の異なるチップ状回路部品に対しても適宜その照射位置
を調節できるようにしてもよい。
その低木発明の要旨を逸脱しない範囲で種々変形自在で
ある。
【図面の簡単な説明】
第1図は本発明の一実ハi例による印刷配線基板の製造
方法を実施するだめの装置1−1′を]j、干1゛・、
1.妃2図は基板へのリード線を有する部t5?:のデ
ィップIIんだ付けを示す要部断面図、第3図は第2図
に7J、−J−基板へのレーザ・ビーム(て−よるチッ
プ状回路部品のレーザ(伐んだ付けを示すや二部17〕
肖11図でλX)る。 (5):基 板 (カニーCI、空チャック(女+、1jイ炎4j岑)(
11) :導電、回路 α21: リ − ド 光重 (1■:チップ状回路部品 (19a)、 (191)) :電極部代理人 弁理士
 則 近 定 佑 t4か 15了フ

Claims (2)

    【特許請求の範囲】
  1. (1)印刷配線基板に形成された導電回路上でレーザは
    んだ付は予定部位に予備はんだを形成する工程と、前記
    予備はんだ上に7ラツクス又ははんだとフシックスから
    なる糊状のはんだペーストを設ける工程と、前記はんだ
    ペーストに回路部品のはんだ付は部分を接触さぜる工程
    と、前記接触部位にレーザ・ビームを照射してはんだ付
    けする工程とを具備してなることを特徴とする印刷配線
    基板の製造方法。
  2. (2)上記回路部品は冥空チャックによp吸着してはん
    だペーストに接触搬送し、その状態ではんだ付けが終了
    するまで固定することを特徴とする特許請求の範囲第1
    項記載の印刷配線基板の製造方法。
JP18282084A 1984-09-03 1984-09-03 印刷配線基板の製造方法 Pending JPS6074493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18282084A JPS6074493A (ja) 1984-09-03 1984-09-03 印刷配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18282084A JPS6074493A (ja) 1984-09-03 1984-09-03 印刷配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6074493A true JPS6074493A (ja) 1985-04-26

Family

ID=16125026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18282084A Pending JPS6074493A (ja) 1984-09-03 1984-09-03 印刷配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6074493A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226893A (ja) * 1985-07-26 1987-02-04 シチズン時計株式会社 リ−ド付電子部品の固定方法
JPS62128595A (ja) * 1985-11-29 1987-06-10 富士通株式会社 チツプキアリアのはんだ付け方法
JPH03205895A (ja) * 1990-01-08 1991-09-09 Nec Corp 電子部品実装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50118253A (ja) * 1974-03-01 1975-09-16
JPS52128560A (en) * 1976-04-19 1977-10-28 Nippon Electric Co Method of connecting external lead of electronic part
JPS53142662A (en) * 1977-05-18 1978-12-12 Fujitsu Ltd Printed circuit board and method of forming same
JPS5476975A (en) * 1977-11-30 1979-06-20 Sanyo Electric Co Soldering method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50118253A (ja) * 1974-03-01 1975-09-16
JPS52128560A (en) * 1976-04-19 1977-10-28 Nippon Electric Co Method of connecting external lead of electronic part
JPS53142662A (en) * 1977-05-18 1978-12-12 Fujitsu Ltd Printed circuit board and method of forming same
JPS5476975A (en) * 1977-11-30 1979-06-20 Sanyo Electric Co Soldering method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226893A (ja) * 1985-07-26 1987-02-04 シチズン時計株式会社 リ−ド付電子部品の固定方法
JPS62128595A (ja) * 1985-11-29 1987-06-10 富士通株式会社 チツプキアリアのはんだ付け方法
JPH03205895A (ja) * 1990-01-08 1991-09-09 Nec Corp 電子部品実装方法

Similar Documents

Publication Publication Date Title
US5271548A (en) Method for applying solder to and mounting components on printed circuit boards
US3859722A (en) Method of dip-soldering printed circuits to attach components
JP2017079250A (ja) 固定構造及び固定方法
JPS6074493A (ja) 印刷配線基板の製造方法
JPS5854518B2 (ja) 混成集積回路の製作法
JPS5974696A (ja) 印刷回路板に電子要素を載置する方法
JPS62101097A (ja) 高周波素子の実装方法
JPS61219467A (ja) フレキシブル回路基板用レ−ザはんだ付け装置
JPH04167496A (ja) プリント配線板の半田付け方法
JPS62204591A (ja) 電子部品の取り付け方法及び装置
JPS63283189A (ja) 部品の半田付け方法
JPH02247076A (ja) レーザはんだ付け装置
JPS63161696A (ja) 電子部品の表面実装方法
JPS59137174A (ja) 予備半田付け方法
JPS63257296A (ja) 電子部品の接続方法
JPH0629648A (ja) プリント配線板およびその製造方法
JP3082599B2 (ja) コネクタの半田付け方法
JPS59191397A (ja) はんだ付け方法
JP2003344913A (ja) ストロボユニット
JPH06140759A (ja) レーザ半田付装置
JP2004319249A (ja) 表面実装式電子部品の製造方法
JPS63263798A (ja) 電子部品の実装方法
JPS59161056A (ja) セラミツクパツケ−ジ半導体装置
JPS63132464A (ja) 集積回路のリ−ド
JPS6254996A (ja) 電子部品の実装方法