JPS6254996A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPS6254996A JPS6254996A JP19392785A JP19392785A JPS6254996A JP S6254996 A JPS6254996 A JP S6254996A JP 19392785 A JP19392785 A JP 19392785A JP 19392785 A JP19392785 A JP 19392785A JP S6254996 A JPS6254996 A JP S6254996A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- electronic component
- solder
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は、例えばディスクリート部品やフラットパッ
ケージ形部品などのような基板に対する取付形式の異る
電子部品を、プリント基板の一側でのみはんだ付けをお
こなって実装する電子部品の実装方法に関する。
ケージ形部品などのような基板に対する取付形式の異る
電子部品を、プリント基板の一側でのみはんだ付けをお
こなって実装する電子部品の実装方法に関する。
プリント基板に実装される電子部品としては、例えば、
該基板に穿設された挿入孔の非パターン形成側から端子
を挿入して、基板の導電パターン形成側ではんだ付けす
ることにより取り付けられるディスクリート部品と、基
板上に形成された導電パターン上に端子を直接はんだ付
けすることにより取り付けられるフラットパッケージ形
部品とがある２通常、これらのディスクリート部品とフ
ラットパッケージ形部品とを一枚の基板に実装する場合
には、導電パターンを基板の両面に形成し、基板の一例
にディスクリート部品やフラットパッケージ形部品の本
体部が位置するように取り付けていた。この例を第８図
に示す。
該基板に穿設された挿入孔の非パターン形成側から端子
を挿入して、基板の導電パターン形成側ではんだ付けす
ることにより取り付けられるディスクリート部品と、基
板上に形成された導電パターン上に端子を直接はんだ付
けすることにより取り付けられるフラットパッケージ形
部品とがある２通常、これらのディスクリート部品とフ
ラットパッケージ形部品とを一枚の基板に実装する場合
には、導電パターンを基板の両面に形成し、基板の一例
にディスクリート部品やフラットパッケージ形部品の本
体部が位置するように取り付けていた。この例を第８図
に示す。
第８図において、プリント基板１の両面には所定の導電
パターン２．３が形成されており、両導電パターン２，
３はスルーホール４を介して導通している。プリント基
板１の一側の導電パターン２には、フラットパッケージ
形の電子部品５がはんだ付けにより接着され、他側の導
電パターン３には、前記−側から挿入孔６を介して導電
パターン３までディスクリート形の電子部品７の端子８
が挿通され、該導電パターン３側ではんだ付けされてい
る。
パターン２．３が形成されており、両導電パターン２，
３はスルーホール４を介して導通している。プリント基
板１の一側の導電パターン２には、フラットパッケージ
形の電子部品５がはんだ付けにより接着され、他側の導
電パターン３には、前記−側から挿入孔６を介して導電
パターン３までディスクリート形の電子部品７の端子８
が挿通され、該導電パターン３側ではんだ付けされてい
る。
上記フラットパッケージ形の電子部品５とディスクリー
ト形の電子部品７をプリント基板１に実装する場合には
、まず、−側のプリント基板ｌの導電パターン２形成側
の所定位置に、例えばスクリーン印刷によりクリームは
んだ層９を形成し、次にフラットパッケージ形の電子部
品５の端子１０をこのクリームはんだ層９上に載置して
例えばりフロー炉にて２５０℃内外の所定の加熱温度で
、２分間程度の所定の加熱時間加熱して接着する。次に
、プリント基板１に穿設された挿入孔６内に、導電パタ
ーンが形成されていない側からディスクリート形電子部
品７の端子８を導電パターン３形成側まで押通する。そ
して、プリント基板１の導電パターン３形成側の面を、
はんだ槽の溶融はんだ中にディップし、端子８を挿通し
た導電パターン部ではんだ付けをおこなう。プリント基
板１の該導電パターン３形成側の面にば、所定の個所を
除いて予めエポキシ樹脂等からなるはんだ抵抗層が形成
されているので、このはんだ抵抗層が形成されていない
該所定の個所のみはんだ付けが可能になっている。
ト形の電子部品７をプリント基板１に実装する場合には
、まず、−側のプリント基板ｌの導電パターン２形成側
の所定位置に、例えばスクリーン印刷によりクリームは
んだ層９を形成し、次にフラットパッケージ形の電子部
品５の端子１０をこのクリームはんだ層９上に載置して
例えばりフロー炉にて２５０℃内外の所定の加熱温度で
、２分間程度の所定の加熱時間加熱して接着する。次に
、プリント基板１に穿設された挿入孔６内に、導電パタ
ーンが形成されていない側からディスクリート形電子部
品７の端子８を導電パターン３形成側まで押通する。そ
して、プリント基板１の導電パターン３形成側の面を、
はんだ槽の溶融はんだ中にディップし、端子８を挿通し
た導電パターン部ではんだ付けをおこなう。プリント基
板１の該導電パターン３形成側の面にば、所定の個所を
除いて予めエポキシ樹脂等からなるはんだ抵抗層が形成
されているので、このはんだ抵抗層が形成されていない
該所定の個所のみはんだ付けが可能になっている。
上記のように、プリント基板１の両面に導電パターンを
形成し、各々の側で実装する電子部品の形成を違えたの
は、ディスクリート形の電子部品７をディップにより確
実にかつ効率よく接着するためで、例えば第９図に示す
ように、−側で両タイプの電子部品５．７をはんだ付け
すると、フラットパッケージ形電子部品５をはんだ付け
した後、ディスクリート形電子部品７の導電パターン形
成側をディップしたとき、電子部品５側のはんだ層が加
熱により溶けてはんだ付けが不完全になることがあると
ともに、意図しない個所にはんだが付着する虞れがあっ
た。
形成し、各々の側で実装する電子部品の形成を違えたの
は、ディスクリート形の電子部品７をディップにより確
実にかつ効率よく接着するためで、例えば第９図に示す
ように、−側で両タイプの電子部品５．７をはんだ付け
すると、フラットパッケージ形電子部品５をはんだ付け
した後、ディスクリート形電子部品７の導電パターン形
成側をディップしたとき、電子部品５側のはんだ層が加
熱により溶けてはんだ付けが不完全になることがあると
ともに、意図しない個所にはんだが付着する虞れがあっ
た。
これらのことから、通常両面に導電パターンが形成され
たプリント基板１を用いて、フラットパッケージ形電子
部品５やディスクリート形電子部品７の実装がおこなわ
れていた。しかし、両面に導電パターン２，３を形成す
ると、−側の面に形成された導電パターン２と他側の面
に形成された導電パターン３とを導通する手段が必要と
なる。
たプリント基板１を用いて、フラットパッケージ形電子
部品５やディスクリート形電子部品７の実装がおこなわ
れていた。しかし、両面に導電パターン２，３を形成す
ると、−側の面に形成された導電パターン２と他側の面
に形成された導電パターン３とを導通する手段が必要と
なる。
この導通手段としては、通常、プリント基板１を貫通し
て導電パターン２と３を導通するスルーホール４が用い
られる。ところが、スルーホール４を形成するとプリン
ト基板の製造コストが極めて高くなるので、スルーホー
ル４を形成しなくても形式の異なった電子部品５．７を
ともにプリント基板１の一例の導電パターンに実装可能
なコストの安い実装方法の開発がのぞまれていた。
て導電パターン２と３を導通するスルーホール４が用い
られる。ところが、スルーホール４を形成するとプリン
ト基板の製造コストが極めて高くなるので、スルーホー
ル４を形成しなくても形式の異なった電子部品５．７を
ともにプリント基板１の一例の導電パターンに実装可能
なコストの安い実装方法の開発がのぞまれていた。
この発明は、上記のような技術的背景に基づいてなされ
たもので、その目的は、プリント基板の一側にのみ形成
された導電パターンに対し、形式の異る電子部品を実装
可能な実装方法を提案することにある。
たもので、その目的は、プリント基板の一側にのみ形成
された導電パターンに対し、形式の異る電子部品を実装
可能な実装方法を提案することにある。
上記目的を達成するため、この発明は、基板の一側に形
成された導電パターン上の所定位置にクリームはんだを
印刷する工程と、はんだ印刷後、導電パターン上のはん
だ層に電子部品の端子を載置し所定の温度に加熱して該
端子を導電パターン上にはんだ付けする工程と、接着し
た電子部品と導電パターン上に断熱テープを接着する工
程と、基板の導電パターンを形成していない側から電子
部品の端子を導電パターン形成側の基板に穿設された所
定の挿入孔を介して導電パターン位置に挿入する工程と
、一部を断熱テープで覆った状態で導電パターン形成側
をはんだ槽内にディップして挿入孔に挿入された電子部
品の端子を該導電パターンにはんだ付けする工程とを含
む工程を特徴としており、この工程により、基板の一側
に形成された導電パターンに対し、基板の同じ側でのみ
はんだ付けをおこなうことができるように意図されてい
る。
成された導電パターン上の所定位置にクリームはんだを
印刷する工程と、はんだ印刷後、導電パターン上のはん
だ層に電子部品の端子を載置し所定の温度に加熱して該
端子を導電パターン上にはんだ付けする工程と、接着し
た電子部品と導電パターン上に断熱テープを接着する工
程と、基板の導電パターンを形成していない側から電子
部品の端子を導電パターン形成側の基板に穿設された所
定の挿入孔を介して導電パターン位置に挿入する工程と
、一部を断熱テープで覆った状態で導電パターン形成側
をはんだ槽内にディップして挿入孔に挿入された電子部
品の端子を該導電パターンにはんだ付けする工程とを含
む工程を特徴としており、この工程により、基板の一側
に形成された導電パターンに対し、基板の同じ側でのみ
はんだ付けをおこなうことができるように意図されてい
る。
以下、この発明の実施例を図面を参照して説明する。第
１図ないし第７図は、この実施例に係る電子部品の実装
方法を説明するためのもので、第１図は実装終了時の状
態を示す概略図、第２図は導電パターンが一側のみに形
成されたプリント基板の゛概略図、第３図は１電パター
ンの所定位置にクリームはんだを印刷した後の状態を示
す概略図、第４図ははんだ層上にフラットパッケージ形
の電子部品を載置して取り付けた状態を示す概略図、第
５図は該電子部品と導電パターンを覆う断熱テープを貼
付した状態を示す概略図、第６図はディスクリート形の
電子部品の端子を挿入孔に挿入した状態を示す概略図、
第７図は導電パターン形成側の所定位置にディップによ
りはんだ付けを施こした状態を示す概略図である。
１図ないし第７図は、この実施例に係る電子部品の実装
方法を説明するためのもので、第１図は実装終了時の状
態を示す概略図、第２図は導電パターンが一側のみに形
成されたプリント基板の゛概略図、第３図は１電パター
ンの所定位置にクリームはんだを印刷した後の状態を示
す概略図、第４図ははんだ層上にフラットパッケージ形
の電子部品を載置して取り付けた状態を示す概略図、第
５図は該電子部品と導電パターンを覆う断熱テープを貼
付した状態を示す概略図、第６図はディスクリート形の
電子部品の端子を挿入孔に挿入した状態を示す概略図、
第７図は導電パターン形成側の所定位置にディップによ
りはんだ付けを施こした状態を示す概略図である。
プリント基板１１の一側には、第２図に示すように例え
ば導電パターン１２．１３が形成され、一部の導電パタ
ーン１２は例えばフラットパッケージ形の電子部品の端
子が接着可能に形成され、さらに一部の導電パターン１
３は例えばディスクリート形の電子部品の端子が挿入可
能な挿入孔１６が穿設されている。そして、上記のよう
なプリント・基板１１の一部の導電パターン１２の所定
位置には、例えばスクリーン印刷によりクリームはんだ
が印刷される。クリームはんだ１ｉ１９が印刷されると
、例えばＩＣなどのフラットパッケージ形の電子部品１
５の端子２０が、第４図に示すように導電パターン１２
上に印刷されたはんだ層１９上に載置される。複数の電
子部品１５の各端子２０が全て所定のはんだ層１９上に
載置されると、所定の温度（２００〜２５０℃）に加熱
されたりフロー炉内に所定の時間（２分間程度）通され
る。このリフロー炉による加熱によりはんだが溶け、さ
らにリフロー炉での加熱が終了するとはんだが固まって
該電子部品１５の端子２０は、全て所定の導電パターン
１２上にはんだにより接着される。
ば導電パターン１２．１３が形成され、一部の導電パタ
ーン１２は例えばフラットパッケージ形の電子部品の端
子が接着可能に形成され、さらに一部の導電パターン１
３は例えばディスクリート形の電子部品の端子が挿入可
能な挿入孔１６が穿設されている。そして、上記のよう
なプリント・基板１１の一部の導電パターン１２の所定
位置には、例えばスクリーン印刷によりクリームはんだ
が印刷される。クリームはんだ１ｉ１９が印刷されると
、例えばＩＣなどのフラットパッケージ形の電子部品１
５の端子２０が、第４図に示すように導電パターン１２
上に印刷されたはんだ層１９上に載置される。複数の電
子部品１５の各端子２０が全て所定のはんだ層１９上に
載置されると、所定の温度（２００〜２５０℃）に加熱
されたりフロー炉内に所定の時間（２分間程度）通され
る。このリフロー炉による加熱によりはんだが溶け、さ
らにリフロー炉での加熱が終了するとはんだが固まって
該電子部品１５の端子２０は、全て所定の導電パターン
１２上にはんだにより接着される。
電子部品１５が所定の導電パターン１２上に接着される
と、次に、第５図に示すように例えば石綿あるいはガラ
ス繊維を主成分とする断熱テープ２１を、該電子部品１
５の上から、特に端子２０部が露出しないように接着す
る。そして、第６図に示すように、プリント基板１１の
導電パターンを形成していない側から、ディスクリート
形電子部品１７の端子１８を導電パターン１３側まで挿
通す°る。その後、この導電パターン１２．１３を形成
した面にフラックスを吹き付け、引き続いてはんだ槽内
の溶融はんだにディップする。この導電パターン１２．
１３形成面のはんだ不要個所には、プリント基板１１作
製時にあらかじめレジスト（はんだ抵抗層）が形成しで
あるため、必要個所のみはんだ２２が付着し、第７図に
示すように、端子１８の先端部と導電パターン１３とを
導通すると同時に、挿入孔１６内に入り込み、ディスク
リート形電子部品１７の端子１８部を支持することとな
る。このように、ディスクリート形電子部品１７の導電
パターン１３に対する接着が終ると、前記断熱テープ２
１を剥がし、第１図に示すようなプリント基板１１の一
側の面にのみ感電パターン１２．１３を形成し、同側で
のみはんだ付けをおこなって、フラットパッケージ形電
子部品１５とディスクリート形電子部品１７をプリント
基板１１に対して実装することができる。
と、次に、第５図に示すように例えば石綿あるいはガラ
ス繊維を主成分とする断熱テープ２１を、該電子部品１
５の上から、特に端子２０部が露出しないように接着す
る。そして、第６図に示すように、プリント基板１１の
導電パターンを形成していない側から、ディスクリート
形電子部品１７の端子１８を導電パターン１３側まで挿
通す°る。その後、この導電パターン１２．１３を形成
した面にフラックスを吹き付け、引き続いてはんだ槽内
の溶融はんだにディップする。この導電パターン１２．
１３形成面のはんだ不要個所には、プリント基板１１作
製時にあらかじめレジスト（はんだ抵抗層）が形成しで
あるため、必要個所のみはんだ２２が付着し、第７図に
示すように、端子１８の先端部と導電パターン１３とを
導通すると同時に、挿入孔１６内に入り込み、ディスク
リート形電子部品１７の端子１８部を支持することとな
る。このように、ディスクリート形電子部品１７の導電
パターン１３に対する接着が終ると、前記断熱テープ２
１を剥がし、第１図に示すようなプリント基板１１の一
側の面にのみ感電パターン１２．１３を形成し、同側で
のみはんだ付けをおこなって、フラットパッケージ形電
子部品１５とディスクリート形電子部品１７をプリント
基板１１に対して実装することができる。
上記のような実装方法を選択すると、プリント基板１１
の片側にのみ導電パターン１２．１３を形成すればよい
ので、従来のように、プリント１板１の両面にそれぞれ
導電パターン２と３とを形成し、この導電パターン２．
３をスルーホール４を介して導通ずる必要がなく、極め
て低コストなプリント基板を用いることができる。また
、断熱テープ２１のコストは、スルーホール４のコスト
に比べて比較にならないほど安いので、断熱テープ２１
の接着と剥離の工程が加わったとしても、全体のコスト
を極めて低く抑えることができる。
の片側にのみ導電パターン１２．１３を形成すればよい
ので、従来のように、プリント１板１の両面にそれぞれ
導電パターン２と３とを形成し、この導電パターン２．
３をスルーホール４を介して導通ずる必要がなく、極め
て低コストなプリント基板を用いることができる。また
、断熱テープ２１のコストは、スルーホール４のコスト
に比べて比較にならないほど安いので、断熱テープ２１
の接着と剥離の工程が加わったとしても、全体のコスト
を極めて低く抑えることができる。
以上のように、断熱テープを用いることにより基板の一
側でのはんだ付けを可能にしたこの発明によれば、取付
形式の異る電子部品を一例の導電パターンに対し実装で
き、−側のみに導電パターンが形成されたプリント基板
を用いればよいので、部品コストを大幅に引き下げるこ
とができる効果がある。
側でのはんだ付けを可能にしたこの発明によれば、取付
形式の異る電子部品を一例の導電パターンに対し実装で
き、−側のみに導電パターンが形成されたプリント基板
を用いればよいので、部品コストを大幅に引き下げるこ
とができる効果がある。
第１図ないし第７図は、この発明方法を説明するための
もので、第１図は実装終了後の状態を示す概略図、第２
図は基板の概略図、第３図はクリームはんだ印刷後の状
態を示す概略図、第４図はフラットパッケージ形電子部
品の接着状態を示す概略図、第５図は断熱テープ接着時
の状態を示す概略図、第６図はディスクリート形電子部
品を挿入した状態を示す概略図、第７図はディップによ
りディスクリート形電子部品を接着した状態を示す概略
図、第８図および第９図はそれぞれ従来の実装方法を説
明するための概略図である。 １１・・・プリント基板、１２．１３・・・導電パター
ン、１５・・・フラットパッケージ形電子部品、１６・
・・挿入孔、１７・・・ディスクリート形電子部品、１
８．２０・・・端子、１９・・・はんだ層、２１・・・
断熱テープ、２２・・・はんだ。 代 理 人 弁理士 武 順次部 第２図 第３図 第４図 ＩＩ １９ １！ｊ Ｊ
ｔ） １０第５図 第６図 第７図
もので、第１図は実装終了後の状態を示す概略図、第２
図は基板の概略図、第３図はクリームはんだ印刷後の状
態を示す概略図、第４図はフラットパッケージ形電子部
品の接着状態を示す概略図、第５図は断熱テープ接着時
の状態を示す概略図、第６図はディスクリート形電子部
品を挿入した状態を示す概略図、第７図はディップによ
りディスクリート形電子部品を接着した状態を示す概略
図、第８図および第９図はそれぞれ従来の実装方法を説
明するための概略図である。 １１・・・プリント基板、１２．１３・・・導電パター
ン、１５・・・フラットパッケージ形電子部品、１６・
・・挿入孔、１７・・・ディスクリート形電子部品、１
８．２０・・・端子、１９・・・はんだ層、２１・・・
断熱テープ、２２・・・はんだ。 代 理 人 弁理士 武 順次部 第２図 第３図 第４図 ＩＩ １９ １！ｊ Ｊ
ｔ） １０第５図 第６図 第７図
Claims (1)
- 基板の一側に形成された導電パターン上の所定位置に
クリームはんだを印刷する工程と、はんだ印刷後、導電
パターン上のはんだ層に電子部品の端子を載置し所定の
温度に加熱して該端子を導電パターン上にはんだ付けす
る工程と、接着した電子部品と導電パターン上に断熱テ
ープを接着する工程と、基板の導電パターンを形成して
いない側から電子部品の端子を導電パターン形成側の基
板に穿設された所定の挿入孔を介して導電パターン位置
に挿入する工程と、一部を断熱テープで覆つた状態で導
電パターン形成側をはんだ槽内にディップして挿入孔に
挿入された電子部品の端子を該導電パターンにはんだ付
けする工程とを含む基板の一側ではんだ付けをおこなう
ことを特徴とする電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19392785A JPS6254996A (ja) | 1985-09-04 | 1985-09-04 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19392785A JPS6254996A (ja) | 1985-09-04 | 1985-09-04 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6254996A true JPS6254996A (ja) | 1987-03-10 |
Family
ID=16316055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19392785A Pending JPS6254996A (ja) | 1985-09-04 | 1985-09-04 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254996A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236590A (ja) * | 1988-06-08 | 1990-02-06 | Bull Sa | 実装プリント回路基板のマスクプレートとその製造方法 |
| EP1295665A3 (en) * | 2001-06-01 | 2004-09-15 | Nec Corporation | Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994897A (ja) * | 1982-11-24 | 1984-05-31 | 太陽誘電株式会社 | 混成集積回路の製造方法 |
-
1985
- 1985-09-04 JP JP19392785A patent/JPS6254996A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994897A (ja) * | 1982-11-24 | 1984-05-31 | 太陽誘電株式会社 | 混成集積回路の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236590A (ja) * | 1988-06-08 | 1990-02-06 | Bull Sa | 実装プリント回路基板のマスクプレートとその製造方法 |
| EP1295665A3 (en) * | 2001-06-01 | 2004-09-15 | Nec Corporation | Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy |
| US6915942B2 (en) | 2001-06-01 | 2005-07-12 | Nec Corporation | Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2844778B2 (ja) | 片面プリント基板に２種類の部品を半田付けする方法 | |
| JPS6254996A (ja) | 電子部品の実装方法 | |
| JPH0357295A (ja) | 両面実装プリント板への電子部品実装方法 | |
| JP3365048B2 (ja) | チップ部品の実装基板およびチップ部品の実装方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP3072602U (ja) | フレキシブル基板の接続構造 | |
| JPH02192792A (ja) | 低耐熱性電子部品の半田付け方法 | |
| JPS63283189A (ja) | 部品の半田付け方法 | |
| JPS6043897A (ja) | 電子部品搭載基板の半田付け方法 | |
| JPH066022A (ja) | 部品実装方法 | |
| JPS6254997A (ja) | 電子部品の実装方法 | |
| JPS62291086A (ja) | 配線回路基板 | |
| JPS61199694A (ja) | 混成集積回路の製造方法 | |
| JPS61263191A (ja) | 電子部品の実装方法 | |
| JPS6014492A (ja) | プリント配線基板の半田付け方法 | |
| JPS5933858A (ja) | 混成集積回路の製造方法 | |
| JPH02101775A (ja) | 両面プリント基板及びこの実装方法 | |
| JPH0336788A (ja) | 面実装型電子部品およびその実装方法 | |
| JPS5941888A (ja) | 電子回路板及びその製造方法 | |
| JPH0644500B2 (ja) | 端子装着用回路基板 | |
| JPS59207690A (ja) | 集積回路素子の実装方法 | |
| JPS61287197A (ja) | 電子部品の製造方法 | |
| JPS62155591A (ja) | 基板の表裏同時半田付け方法 | |
| JPS63177582A (ja) | 混成集積回路装置の製造方法 | |
| JPS599995A (ja) | 混成集積回路装置の部品取付方法 |