JPS62155591A - 基板の表裏同時半田付け方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半田デイツプ時に、基板の表裏に同時に回路
素子を半田付けするのに供される半田付は方法に関する
ものである。

〔従来技術〕

従来、基板の表裏に回路素子を半田付けするときには、
第５図に示すように、基板の一方の面に接着剤を塗布し
た後に（Ｆｌ）、接着剤の表面に先付のチップ型回路素
子を装着しくＦ２）、次に接着剤を硬化させて先付のチ
ップ型回路素子を仮固定する（Ｆ３）。次いで、基板の
他方の面に半田クリーム層を形成した後に（Ｆ４）、半
田クリーム層に後付のチップ型回路素子を装着する（Ｆ
５）。その後、半田クリーム層をリフローし、後付のチ
ップ型回路素子を基板に半田付けする（Ｆ６）。次に、
ディスクリート型回路素子のリード部を基板の貫通孔に
挿入した後に（Ｆ７）、基板の先付のチップ型回路素子
側を半田ディツプすることにより（Ｆ８）、ディスクリ
ート型回路素子及び先付のチップ型回路素子を基板に半
田付けしていた。

しかしながら、上記従来の方法では、回路素子に熱が多
数回加えられ、特に先付のチップ型回路素子においては
、接着剤の硬化時と、半田クリーム層のりフロ一時と、
半田デイツプ時とにおいて計３回も熱が加えられるため
、性能が劣化する虞れがあった。その上、工程数が多い
ため回路素子の半田付けに多くの時間を要する等の欠点
を有していた。

〔発明の目的〕

本発明は、上記従来の問題点を考慮してなされたもので
あって、先付の回路素子と後付の回路素子とを半田デイ
ツプ時に同時に半田付けすることにより、半田リフロ一
工程を省略することができる基板の表裏同時半田付は方
法の提供を目的とするものである。

〔発明の構成〕

本発明に係る基板の表裏同時半田付は方法は、上記の目
的を達成するために、基板の一方の面に先付の回路素子
を接着した後、他方の面に半田クリーム層を設け、次に
、この半田クリーム層に後付の回路素子を装着し、次い
で上記基板の先付の回路素子側を半田槽に浸漬すること
により、回路素子を半田ディップ時に同時に基板に半田
付けするようにしたことを特徴とするものである。

〔実施例〕

本発明の一実施例を第１図乃至第４図に基づいて以下に
説明する。

第４図に示すように、基板１の一方の面には、先付のチ
ップ型回路素子２・２、及び他方の面に搭載されたディ
スクリート型回路素子６・６のリード部６ａ・・・が、
ディップ半田層８・・・により半田付けされている。こ
れに対し、基板１の他方の面には、後付のチップ型回路
素子５・５が溶融半田層７・・・により半田付けされて
いる。

上記構造の実装基板は、以下の工程にて製造される。す
なわち、先ず第１図に示すように、基板１における一方
の面の所定部位に接着剤を塗布し、次いで先付のチップ
型回路素子２・２の電極部と基板１の電極とが当接する
ように、先付のチップ型回路素子２・２を接着剤の表面
に装着する。しかる後、上記の接着剤層を硬化させて、
先付のチップ型回路素子２・２と基板１との仮固定を行
う。

次に、第２図のように、共晶（１８３℃で溶融する半田
）あるいは低温タイプの半田クリームを、印刷、ディス
ペンサー或いは転写等の方法により、基板１の他方の面
に形成された所定の電極に塗布し、これにより半田クリ
ーム層３・・・を形成する。

次いで、第３図のように、後付のチップ型回路素子５・
５の両電極部が、上記半田クリーム層３・・・と接する
ように、後付のチップ型回路素子５・５を半田クリーム
層３・・・上に装着する。またディスクリート型回路素
子６・６の素子部が後付のチップ型回路素子５・５と同
一面方向に設けられるように、ディスクリート型回路素
子６・６のリード部６ａ・・・を、基板１に形成された
貫通孔に挿入する。その後、第４図に示すように、上記
の工程が終えた基板１の先付のチップ型回路素子２・２
側を、噴流タイプ或いはオーバーフロータイプのディッ
プ式半田装置の半田槽に浸漬する。このとき、上記半田
クリーム層３・・・は基板１からの熱伝導と半田槽上方
の熱雰囲気とにより溶融されるので、溶融半田層７・・
・が形成され、後付のチップ型回路素子５・５が基板１
に半田付けされる。また先付のチップ型回路素子２・２
の電極部及びディスクリート型回路素子６・６のリード
部６ａ・・・は、半田槽に浸漬されるので、これらの周
囲にディップ半田層８・・・が形成され、先付のチップ
型回路素子２・２及びディスクリート型回路素子６・６
がそれぞれ基板１に半田付けされる。

これにより、先付のチップ型回路素子２・２と後付のチ
ップ型回路素子５・５とディスクリート型回路素子６・
６とが、半田デイツプ時に同時に基板１に半田付けされ
る。

尚、同時に半田付けを行うためには、以下に示す条件を
充足していることが望ましい。

即ち、基板１の材質としてはガラスエポキシ系を採用す
るのが最適であり、また基板１の寸法は縦１５０龍×横
１５０　ａｍ以下で、かつ厚さ１ｆｌ以下であること、
さらにディップ式半田装置の半田槽の上部には、半田ク
リームの溶融を促進させるために、加熱装置を備えるこ
とが望ましい。

〔発明の効果〕

本発明に係る基板の表裏同時半田付は方法は、以上のよ
うに、基板の一方の面に先付の回路素子を接着した後に
、他方の面に半田クリーム層を設け、次に、この半田ク
リーム層に後付の回路素子を装着し、次いで上記基板の
先付の回路素子側を半田槽に浸漬する方法であるから、
先付の回路素子と後付の回路素子とを半田ディ、７プ時
に同時に半田付けすることができ、半田リフロ一工程を
省略することができる。

したがって、先付のチップ型回路素子に対しても、接着
剤の硬化時と半田デイツプ時の２回しか熱が加えられな
いため、先付のチップ型回路素子が熱により劣化する虞
れが少なくなり、これにより信頼性の向上を図ることが
できる。また、工程数が少なくなるので、回路素子の半
田付の作業時間を短縮することができるばかりでなく、
半田リフロー炉など半田リフロ一工程に用いられる装置
が不要となるので、コストダウンを図ることができる等
の効果を奏する。

【図面の簡単な説明】

第１図乃至第４図は本発明の一実施例を示すそれぞれ製
造段階の説明図、第５図は従来の基板の表裏半田付は方
法を示す製造工程のフローチャートである。 １は基板、２は先付のチップ型回路素子（先付の回路素
子）、３は半田クリーム層、５は後付のチップ型回路素
子（後付の回路素子）、７は溶融半田層、８はディップ
半田層である。 特許出願人　　　　シャープ株式会社 第１ＷＪ 第３図

Claims (1)

【特許請求の範囲】
1. １、基板の一方の面に先付の回路素子を接着した後、他
   方の面に半田クリーム層を設け、次に、この半田クリー
   ム層に後付の回路素子を装着し、次いで上記基板の先付
   の回路素子側を半田槽に浸漬することを特徴とする基板
   の表裏同時半田付け方法。