JPS59191397A - はんだ付け方法 - Google Patents

はんだ付け方法

Info

Publication number
JPS59191397A
JPS59191397A JP6525283A JP6525283A JPS59191397A JP S59191397 A JPS59191397 A JP S59191397A JP 6525283 A JP6525283 A JP 6525283A JP 6525283 A JP6525283 A JP 6525283A JP S59191397 A JPS59191397 A JP S59191397A
Authority
JP
Japan
Prior art keywords
solder
soldering
lead
land
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6525283A
Other languages
English (en)
Inventor
中園 正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6525283A priority Critical patent/JPS59191397A/ja
Publication of JPS59191397A publication Critical patent/JPS59191397A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Molten Solder (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、電子部品を印刷配線基板へ高密度に実装する
だめのはんだ付は方法に関する。
〔発明の技術的背景とその問題点〕
一般に、印刷配線基板へのリード付き電子部品の実装組
立は、まずリード付き電子部品のリードを印刷配線基板
に挿入して適当な長さに切断したのち、折り曲げて電子
部品を印刷配線基板に仮固定し、しかるのち印刷配線基
板をはんだ槽に浸漬してディップはんだ付けしている。
あるいは、印刷配線基板にリード付き電子部品を一度に
挿入後、ディップはんだ付けを行うことによシ印刷配線
基板に仮固定し、仮固定された電子部品のリードを例え
ばディスク・グランダなどにより所定の長さに切断して
フラックスを塗布したのち、再度ディップはんだ付けを
行っていた。しかるに、前者の実装方法によれば、折シ
曲けられた電子部品のリード近傍の印刷配線基板部位に
は他の電子部品を実装することが不可能となり、それだ
け電子部品の実装密度が低下してしまう欠点をもってい
る。
一方、後者の実装方法は、2度はんだ付けするととと、
リード切断の際にチップ状電子部品を傷付ける等の理由
により印刷配線基板にリード付き電子部品とともにチッ
プ状電子部品を実装する場合には、適用できない不具合
をもっている。
〔発明の目的〕
本発明は、上記事情を参酌してなされたもので、印刷配
線基板への高密度実装を可能とするはんだ付は方法を提
供することを目的とする。
〔発明のa要〕
印刷配線基板のリード伺き′電子部品が実装されるラン
ド部位にディップはんだ付けにより予備はんだを施した
のち、上記予備はんだにレーザ光を照射して溶融させ、
しかるのち電子部品のリードをランド孔に挿入してはん
だ付けするようにしたものであって、リードの長さはラ
ンド孔からの突出量が円環状のランド部位の夕i周半径
の05〜15倍程1げになるようにあらかじめリードの
ランド孔挿入前に切断しておくようにしたものである。
〔発明の実施例〕
以下、本発明の一実施例を図面を挙照して詳述する。
本実施例で用いられる第1図に示す印刷配線基板(1)
は、片面にのみ銅箔製の所定のパターンが形成された印
刷導体(2)・・・が被着されている。しかして、本実
施例のはんだ付は方法においては、まずリードのないチ
ップ状電子部品を印刷導体(2)・・・の所定位置に接
着剤により仮固定するとともに印刷配線基板(1)の印
刷導体(2)・・・側に7ラツクスを塗布した後、溶融
はんだ浴中に浸漬して、上記チップ状回路部品の印刷導
体(2)・・・へのディップはんだ付けを行うとともに
、印刷導体(2)・・・の所要部分上に予備はんだ(3
)・・・を形成する。その結果、電子部品(4)のリー
ド(5)、(5)が挿通されるランド孔(6)、(6)
の円形状のランド部位となっている印刷導体(2)・・
・側の開口は、閉塞される。それから予備はんだ(3)
・・・上に7ラツクスを塗布する。ついで、予備はんだ
付けされた印刷配線基板(1)を演算制御部の数値制御
によシ位置決めされるX−Yテーブル(7)Kよす保持
させる。このX−Yテーブル(カ直上には電子部品自動
挿入機が設けられている。さらに、X−Yテーブル(力
面下には、レーザ光照射機構(8)が設けられている。
このレーザ光照射機構(8)は、図示せぬレーザ発振機
と、とのレーザ発振機から発振されたレーザ光を案内す
る光ファイバ(9)と、この光ファイバ(9)から出光
したレーザ光を2分割する2分割レンズ(11111と
からなっている。しかして、あらかじめ演算制御部に設
定されている加ニブlグラムに基づいて印刷配線基板(
1)が所定位置に位置ぎめされると、レーザ光照射機構
(8)が作動し、2分割レンズ(10)からは、2本の
レーザ光0υ、01)が出光する。これらレーザ光+1
1)、Ql)の集光位置は、電子部品(4)のリード(
5)、(5)が挿通するランド孔(6)、(61の開口
部分を閉塞している予備はんだ(3)、(3)部位とな
るように設定されている。かくて、レーザ光圓が予備は
んだ(3)、(3)を照射すると、これら予備はんだ(
3) 、 +31は溶融する。しかし、これら予備はん
だ(3)、(3)の賞は、表面張力の方が自重より大き
くなる程度であるので、滴下する虞は全くない。
ついで、電子部品自動挿入機により、電子部品(4)の
り−ドf5) + L5)を対応するランド(い61.
(6)に挿入する(第1図において矢印ag、a’a方
向)。このとき用いる電子部品(4)のリード(5)、
15)の長さはランド孔(61、(6>からのリード(
5) 、 (5)先端の突出量が円環状のランド部位と
なっている印刷導体(21、(21の外周半径の0.5
〜1.5倍程度になるようにあらかじめ電子部品自動挿
入機に装填する前に切断しておく。カくテ、リード(5
) 、 r5)の挿入後、完全なはんだフィレッ) (
1,3) 、 (13) (第2図参照)が形成される
までレーザ光の照射を続ける。このようにしてリード(
5) 、 (5)は印刷導体(2)・・・にはんだ付け
される。
そうして、このようなレーザ光によるはんだ付けをX−
Yテーブルにより位置決めを行うことにょシ逐−他の未
はんだ付は部位に対して行う。このように、本実施例の
はんだ付は方法は、真直ぐな状態の所要量に切断された
リードでも確実に所定位置にはんだ付は可能となるので
、リードを折り曲げる必要がなくなり、′電子部品1個
当りの実装面積を縮小することが可能となる。したがっ
て、実装密度を大幅に高めることができる。
なお、上記実施例においてはリード付き箪子部品のはん
だ付けのみ述べたが、本発明は、予備はんだ及び局所加
熱が可能なレーザ光を利用してリード付き電子部品の実
装と前後してチップ状電子部品のりフローはんだ付けが
可能である利点をもっている。さらに、上記実施例にお
いてはレーザ光の収束にて分割レンズを用いているが、
これに限ることなく凸レンズを用いて1個所ずつはんだ
付けするようにしてもよい。さらに、上記実施例におい
ては、印刷配線基板(1)の予備はんだ(2)・・・側
を下にしているが、予備はんだ側(2)・・・を上にし
て、上方からレーザ光を照射し、下方からリード利き電
子部品を挿入するようにしてもよい。ただし、この場合
電子部品は、はんだ付は完了まで支持しておく必要があ
る。
〔発明の効果〕
本発明のはんだ付は方法は、真直ぐな状態のま壕でリー
ドイ」き′電子部品を印刷回路暴板にはんだ付けできる
ので、ティップはんだ伺けの際に生じる′「6子部−品
の浮き上り防止のためにリードを折り曲げる必要がなく
、電子部品1個当りの実装面積を縮小することができる
。したがって、実装密度を高めることができる。しかも
、リード付き電子部品とともにチップ状電子部品のりフ
ローはんだ付けも前後して行うことができる利点を有し
ている。
【図面の簡単な説明】
第1図は本発明の一実施例のはんだ付は方法を説明する
だめの図、第2図は第1図に示すはんだ付は方法により
はんだ付けされた電子部品を示す要部断面図である。 (1):印刷配線基板、     (21:印刷導体(
ランド部位)。 (3):予備はんだ、    (4):電子部品。 (5):リード、     ’(6):ランド孔。 代理人 弁理士  則 近 憲 佑 (ほか1名)

Claims (1)

    【特許請求の範囲】
  1. 印刷配線基板の円環状のランド部位にディップはんだ付
    けによシ予備はんだを施す工程と、上記予備はんだが施
    されたランド部位にレーザ光を照射して予備はんだを溶
    融する工程と、上記予備はんだが溶融しているランド部
    位のランド孔にリード付き電子部品のリードを挿入する
    工程と、挿入後レーザ光の照射を続けはんだフィレット
    を形成させる工程と、このはんだフィレット形成後レー
    ザ光の照射を停止する工程とを具備し、上記ランド部位
    に挿入される上記電子部品として上記リードの上記予備
    はんだ側の上記ランド孔開口からの突出量が上記ランド
    部位の外周半径の0.5〜1.5倍となる長さのリード
    を有する電子部品を用いることを特徴とするはんだ付は
    方法。
JP6525283A 1983-04-15 1983-04-15 はんだ付け方法 Pending JPS59191397A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6525283A JPS59191397A (ja) 1983-04-15 1983-04-15 はんだ付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6525283A JPS59191397A (ja) 1983-04-15 1983-04-15 はんだ付け方法

Publications (1)

Publication Number Publication Date
JPS59191397A true JPS59191397A (ja) 1984-10-30

Family

ID=13281523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6525283A Pending JPS59191397A (ja) 1983-04-15 1983-04-15 はんだ付け方法

Country Status (1)

Country Link
JP (1) JPS59191397A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243193A (ja) * 1991-01-17 1992-08-31 Matsushita Electric Ind Co Ltd はんだ付け方法
JP2013187411A (ja) * 2012-03-08 2013-09-19 Aisin Seiki Co Ltd 基板、ハンダ付け装置およびハンダ付け方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243193A (ja) * 1991-01-17 1992-08-31 Matsushita Electric Ind Co Ltd はんだ付け方法
JP2013187411A (ja) * 2012-03-08 2013-09-19 Aisin Seiki Co Ltd 基板、ハンダ付け装置およびハンダ付け方法

Similar Documents

Publication Publication Date Title
US5373985A (en) Upward soldering method
JPS59191397A (ja) はんだ付け方法
JPS58161396A (ja) レ−ザビ−ムを用いた半田付け方法
JPS6255878A (ja) 細線溶接用端子およびそれを使用した細線の溶接方法
JPH09162536A (ja) 印刷回路基板への部品実装方法および印刷回路基板に実装する部品ならびに印刷回路基板
JPH026055A (ja) プリント回路基板とシリコンチップのはんだ付方法
JPS58169993A (ja) 部品実装方法
JPS61208893A (ja) はんだ付け方法
JPS5854518B2 (ja) 混成集積回路の製作法
JPH09205275A (ja) 電子部品実装方法および電子部品実装装置
JPH0292452A (ja) レーザ半田付け装置
JPH0964596A (ja) 電気部品を備えた回路基板及びその製造方法
KR100384337B1 (ko) 반도체패키지용 회로기판의 도전성볼 융착 방법
JPH05101862A (ja) リードのはんだ付方法
JPS6074493A (ja) 印刷配線基板の製造方法
JPS61171195A (ja) プリント基板の電子部品実装方法
JPS6138639B2 (ja)
JPS6043897A (ja) 電子部品搭載基板の半田付け方法
JPS58110172A (ja) レ−ザはんだ付け方法
JPS63262895A (ja) 電子部品の実装方法
JPS6014492A (ja) プリント配線基板の半田付け方法
JPS58219794A (ja) リ−ドレス部品の取付方法
JPH11163511A (ja) はんだ付け方法
JPS6258822B2 (ja)
JPH06140759A (ja) レーザ半田付装置