KR100384337B1 - 반도체패키지용 회로기판의 도전성볼 융착 방법 - Google Patents

반도체패키지용 회로기판의 도전성볼 융착 방법 Download PDF

Info

Publication number
KR100384337B1
KR100384337B1 KR10-2000-0081963A KR20000081963A KR100384337B1 KR 100384337 B1 KR100384337 B1 KR 100384337B1 KR 20000081963 A KR20000081963 A KR 20000081963A KR 100384337 B1 KR100384337 B1 KR 100384337B1
Authority
KR
South Korea
Prior art keywords
circuit board
conductive ball
conductive
ball
laser beam
Prior art date
Application number
KR10-2000-0081963A
Other languages
English (en)
Other versions
KR20020052569A (ko
Inventor
조응산
허정필
김석수
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0081963A priority Critical patent/KR100384337B1/ko
Publication of KR20020052569A publication Critical patent/KR20020052569A/ko
Application granted granted Critical
Publication of KR100384337B1 publication Critical patent/KR100384337B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

이 발명은 반도체패키지용 회로기판의 도전성볼 융착 방법에 관한 것으로, 레이저빔을 이용하여 각 도전성볼만을 순간적으로 융용하여 회로기판의 랜드에 융착시킬 수 있도록, 반도체패키지용 회로기판의 랜드에 일정량의 플럭스를 돗팅하고, 상기 플럭스에 납이 함유되지 않은 도전성볼을 임시로 부착한 후, 상기 도전성볼을 융용시켜 상기 도전성볼을 랜드에 융착하는 반도체패키지용 회로기판의 도전성볼 융착 방법에 있어서, 상기 도전성볼에는 레이저빔을 입사하여 융용시킴으로써, 상기 도전성볼을 랜드에 융착함을 특징으로 함.

Description

반도체패키지용 회로기판의 도전성볼 융착 방법{Conductive ball attaching method of circuit board for semiconductor package}
본 발명은 반도체패키지용 회로기판의 도전성볼 융착 방법에 관한 것으로, 더욱 상세하게 설명하면 납이 함유되지 않은(Pb Free) 도전성볼을 반도체패키지용 회로기판에 융착하는 방법에 관한 것이다.
통상 볼그리드어레이형 반도체패키지(100)는 도1에 도시된 바와 같이, 다수의 배선패턴(12)(본드핑거(14) 및 볼랜드(13) 등등)이 형성된 회로기판(10)이 구비되고, 상기 회로기판(10) 상면 중앙에는 반도체칩(2)이 접착수단(50)에 의해 접착되어 있으며, 상기 반도체칩(2)은 상기 회로기판(10)의 배선패턴(10)중 본드핑거(14)와 도전성와이어(20)로 본딩되어 있다. 또한 상기 반도체칩(2) 및 도전성와이어(20)를 포함한 회로기판(10)의 상면은 봉지재로 봉지되어 일정 형상의 봉지부(30)를 형성하고 있으며, 상기 회로기판(30) 하면의 배선패턴(12)중 볼랜드(13)에는 다수의 도전성볼(40)이 융착되어 마더보드(도시되지 않음)에 실장 가능한 형태로 되어 있다.
도면중 미설명 부호 11은 회로기판(10)의 기본 재료인 수지층이고, 15는 배선패턴(12) 등을 외부 환경으로부터 보호하도록 코팅된 솔더마스크이다.
상기 회로기판은 인쇄회로기판, 써킷테이프, 써킷필름 또는 리드프레임 등이 해당될 수 있지만, 여기서는 상기 인쇄회로기판을 예로 하여 설명한다.
계속해서, 상기 반도체패키지(100)의 회로기판(10)중 볼랜드(13)에 도전성볼(40)을 융착하는 방법이 도2a 내지 도2d에 도시되어 있으며, 이를 참조하여 종래의 도전성볼 융착 방법을 간단히 설명한다.
먼저, 도2a에 도시된 바와 같이 다수의 돗팅 니들(61)이 형성된 플럭스 돗팅 툴(60)을 이용하여 일정량의 플럭스(F)를 회로기판(10)의 볼랜드(13)에 각각 돗팅한다.
여기서, 상기 돗팅 니들(61)은 회로기판(10)의 볼랜드(13)가 갖는 어레이(Array)와 같은 모양을 하고 있으며, 상기 돗팅 니들(61)에 묻은 플럭스(F)는 상기 회로기판(10)의 랜드(13) 표면에 임시로 점착된 상태이다.
이어서, 도2b에 도시된 바와 같이 다수의 볼 흡착용 니들(71)이 형성된 볼 마운트용 툴(70)을 이용하여, 상기 회로기판(10)의 플럭스(F) 상면에 도전성볼(40)을 임시로 부착시킨다.
여기서, 상기 도전성볼(40)은 아직 회로기판(10)의 랜드(13)에 전기적으로 접속된 상태는 아니며, 다만 상기 플럭스(F)에 의해 임시로 움직이지 않토록 부착된 상태이다.
이어서, 도2c에 도시된 바와 같이 일정 온도(220~240℃)의 분위기를 만들 수있는 히팅수단(81)이 구비된 퍼니스(80)에 상기 회로기판(10)이 포함된 반도체패키지를 일정시간 동안 위치시킨다. 그러면, 상기 플럭스(F) 상면에 위치된 도전성볼(40)은 융용되고, 상기 플럭스(F)는 공기중으로 휘발되면서, 상기 도전성볼(40)이 회로기판의 볼랜드(13)에 융착된다.
마지막으로, 도2d에 도시된 바와 같이 상기 회로기판(10)을 상온에 위치시키면, 상기 융용되었던 도전성볼(4)은 다시 고체화되면서, 회로기판(10)의 볼랜드(13)에 완전히 고정된다.
한편, 최근 미국, 일본 및 유럽의 선진국에서는 반도체패키지의 제조 공정에 있어서, 납(Pb)을 함유시키지 않을 것을 권고하고 있으며, 또한 납이 함유된 반도체패키지의 수입을 제한하고 있는 추세이다.
그러나, 실제로 반도체패키지의 도금이나, 상기와 같은 도전성볼의 융착시에 사용되는 물질에는 그 녹는점을 낮추기 위해 일정량의 납이 포함된 것이 사실이다. 일례로, 상기 도전성볼은 대략 60~80%중량의 주석(Sn)과, 대략 20~30%중량의 납(Pb)이 포함되어 있으며, 상기 납을 제거하고 주석으로만 도전성볼을 형성할 경우, 그 녹는점이 대략 260℃까지 상승하게 된다.(주석과 납으로 이루어진 도전성볼의 녹는점은 대략 220~240℃이며, 현재 퍼니스의 내부 온도이기도 하다)
상기와 같이 녹는점이 대략 260℃까지 상승하게 되면, 반도체패키지를 구성하는 여러 물질들을 새로운 것으로 대체하여야 하는 문제가 있다.
예를 들면, 반도체칩과 회로기판을 접착시키는 접착수단, 회로기판을 구성하는 수지층, 봉지부를 구성하는 봉지재 등이 상기 온도(대략 260℃)에서 견딜 수 있는 새로운 것으로 대체되어야만 하며, 또한 상기 반도체칩도 손상될 위험이 높아진다.
따라서, 현재 상기와 같은 온도(대략 260℃)에서 견딜 수 있는 새로운 물질을 찾기 위해 많은 시간과 비용이 허비되고 있기도 하다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 레이저빔을 이용하여 각 도전성볼만을 순간적으로 융용하여 회로기판의 랜드에 융착시킴으로써, 반도체패키지의 각 구성요소를 새롭게 모색하지 않아도 되는 반도체패키지용 회로기판의 도전성볼 융착 방법을 제공하는데 있다.
도1은 통상적인 볼그리드어레이(Ball Grid Array) 반도체패키지를 도시한 단면도이다.
도2a 내지 도2d는 종래 반도체패키지용 회로기판의 도전성볼 융착 방법을 순차 도시한 설명도이다.
도3a 및 도3b는 본 발명에 의한 반도체패키지용 회로기판의 도전성볼 융착 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100; 반도체패키지 2; 반도체칩
10; 회로기판 11; 수지층
12; 배선패턴 13; 볼랜드(Ball Land)
14; 본드핑거(Bond Finger) 15; 솔더마스크(Solder Mask)
20; 도전성와이어 30; 봉지부
40; 도전성볼 50; 접착수단
60; 플럭스 돗팅 툴(Flux Dotting Tool)
61; 플럭스 돗팅 니들(Needle) F; 플럭스
70; 볼 마운팅 툴(Ball Mounting Tool)
71; 볼 흡착용 니들 80; 퍼니스(Furnace)
81; 히팅 수단(Heating Means) 90; 레이저 소스(Laser Source)
91; 미러(Mirror) M; 마스크
상기한 목적을 달성하기 위해 본 발명은 반도체패키지용 회로기판의 랜드에 일정량의 플럭스를 돗팅하고, 상기 플럭스에 납이 함유되지 않은 도전성볼을 임시로 부착한 후, 상기 도전성볼을 융용시켜 상기 도전성볼을 랜드에 융착하는 반도체패키지용 회로기판의 도전성볼 융착 방법에 있어서, 상기 도전성볼에는 레이저빔을 입사하여 융용시킴으로써, 상기 도전성볼을 랜드에 융착함을 특징으로 한다.
여기서, 상기 회로기판 상면에는 상기 도전성볼이 상부로 노출되도록 다수의 홀이 형성된 마스크가 더 위치될 수 있다.
또한, 상기 레이저빔은 상기 도전성볼에 대략 200~280℃의 온도가 제공되는 세기(Intensity)를 갖도록 함이 바람직하다.
또한, 상기 레이저빔은 도전성볼에만 간헐적으로 입사됨이 바람직하다.
또한, 상기 레이저빔을 입사하는 공정중에는 불활성기체를 제공하여 도전성볼의 산화가 방지되도록 함이 바람직하다.
또한, 상기 레이저빔은 다수의 도전성볼에 순차적으로 입사되도록, 상기 레이저빔을 반사시키는 미러가 더 이용됨이 바람직하다. 상기 미러는 갈바닉(Galvanic) 미러 또는 폴리곤(Polygon) 미러가 이용됨이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 회로기판의 도전성볼 융착 방법에 의하면, 납이 함유되지 않은 도전성볼만을 국부적으로 고온이 되도록 하여, 반도체패키지의 회로기판, 접착수단 및 봉지부 등에 전혀 손상을 주지 않으면서도 납이 함유되지 않은 도전성볼을 용이하게 융착할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도3a 및 도3b는 본 발명에 의한 반도체패키지용 회로기판의 도전성볼 융착 방법을 도시한 설명도이다.
먼저, 종래와 같이 회로기판(10)에 어레이(Array)된 다수의 볼랜드(13) 각각에 일정두께의 플럭스(F)를 돗팅한 후, 상기 플럭스(F) 각각에 납(Pb)이 함유되지 않은 도전성볼(40)(예를 들면, Pb Free Solder Ball)을 임시로 부착한다.
이어서, 상기 도전성볼(40)에는 일정 세기를 갖는 레이저빔을 입사하여, 상기 도전성볼(40)을 융용시킴으로써, 상기 도전성볼(40)이 회로기판(10)의볼랜드(13)에 순간적으로 융착되도록 한다.
여기서, 상기 공정은 종래와 같이 상기 회로기판(10)을 대략 220~240℃의 온도를 갖는 퍼니스(80)에 위치시킨 채 작업할 수도 있으며, 이러한 상태는 도3a 및 도3b에 예시되어 있다.
또한, 상기 레이저빔은 상기 도전성볼(40)에 대략 200~280℃ 이상의 온도가 제공될 수 있는 세기(Intensity)가 되도록 함이 바람직하다. 더욱 바람직하기로 상기 레이저빔의 세기는 상기 도전성볼(40)에 대략 260℃ 이상의 온도가 제공될 수 있는 것으로 한다.
또한, 상기 레이저빔은 상기 회로기판(10)의 표면(예를 들면, 솔더마스크(15)) 등에는 입사되지 않토록 상기 도전성볼에만 간헐적으로 입사되도록 함이 바람직하다.
한편, 상기 레이저빔을 입사하는 공정중에는 아르곤(Ar), 헬륨(He) 또는 질소(N)와 같은 불활성 기체를 제공하여 상기 도전성볼(40)이 산화되지 않토록 함이 바람직하다.
한편, 상기 도전성볼(40)은 회로기판(10)에 어레이(Array)된 상태이므로, 상기 다수의 도전성볼(40)에 레이저빔이 순차적으로 입사되도록 상기 레이저빔을 반사시킬 수 있는 미러(91)를 더 이용함이 바람직하다.
상기와 같은 미러(91)로는 레이저 마킹 장치에 사용되는 갈바닉(Galvanic) 미러 또는 폴리곤(Polygon) 미러가 이용될 수 있다.
또한, 상기 미러(91)를 포함하는 레이저 소스(90)는 통상적인 레이저 마킹장치(봉지부의 표면에 소정 문자, 그림 등등을 마킹하는 장치)를 그대로 이용할 수도 있으며, 다만 상기 레이저빔의 세기가 납이 함유되지 않은 도전성볼을 융용시킬 수 있을 정도의 것이 장착된 것을 이용한다.
더불어, 도3b에 도시된 바와 같이 상기 회로기판(10) 상면에는 상기 도전성볼(40)만이 상부로 노출될 수 있도록 다수의 홀(H)이 형성된 마스크(M)를 더 위치시킬 수도 있다. 상기와 같이 하여, 상기 레이저가 상기 회로기판에 직접 입사되어도 상기 회로기판에는 손상이 발생하지 않토록 한다. 물론, 상기 마스크는 도전성볼 융착후 상기 회로기판에서 제거된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지용 회로기판의 도전성볼 융착 방법에 의하면, 납이 함유되지 않은 도전성볼만을 국부적으로 고온이 되도록 하여, 반도체패키지의 회로기판, 접착수단 및 봉지부 등에 전혀 손상을 주지 않으면서도 납이 함유되지 않은 도전성볼을 용이하게 융착할 수 있는 효과가 있다.
또한, 대략 260℃에서 견딜 수 있는 회로기판, 접착수단 및 봉지부 등을 새롭게 연구할 필요가 전혀 없으며, 종래의 것을 그대로 사용할 수 있는 효과도 있다.

Claims (7)

  1. (삭제)
  2. (정정) 반도체패키지용 회로기판의 랜드에 일정량의 플럭스를 돗팅하고, 상기 플럭스에 납이 함유되지 않은 도전성볼을 임시로 부착한 후, 상기 도전성볼을 융용시켜 상기 도전성볼을 랜드에 융착하는 반도체패키지용 회로기판의 도전성볼 융착 방법에 있어서,
    상기 회로기판 상면에는 상기 도전성볼이 상부로 노출되도록 다수의 홀이 형성된 마스크를 위치시키고, 상기 각각의 도전성볼에는 레이저빔을 입사하여 융용시킴으로써, 상기 도전성볼을 랜드에 융착함을 특징으로 하는 반도체패키지용 회로기판의 도전성볼 융착 방법.
  3. (정정) 제2항에 있어서, 상기 레이저빔은 상기 도전성볼에 200~280℃ 이상의 온도가 제공되는 세기(Intensity)인 것을 특징으로 하는 반도체패키지용 회로기판의 도전성볼 융착 방법.
  4. (삭제)
  5. (정정) 제2항에 있어서, 상기 레이저빔을 입사하는 공정중에는 불활성기체를 제공하여 도전성볼의 산화가 방지되도록 함을 특징으로 하는 반도체패키지용 회로기판의 도전성볼 융착 방법.
  6. (정정) 제2항에 있어서, 상기 레이저빔은 다수의 도전성볼에 순차적으로 입사되도록, 상기 레이저빔을 반사시키는 미러가 더 이용됨을 특징으로 하는 반도체패키지용 회로기판의 도전성볼 융착 방법.
  7. 제5항에 있어서, 상기 미러는 갈바닉(Galvanic) 미러 또는 폴리곤(Polygon) 미러가 이용됨을 특징으로 하는 반도체패키지용 회로기판의 도전성볼 융착 방법.
KR10-2000-0081963A 2000-12-26 2000-12-26 반도체패키지용 회로기판의 도전성볼 융착 방법 KR100384337B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0081963A KR100384337B1 (ko) 2000-12-26 2000-12-26 반도체패키지용 회로기판의 도전성볼 융착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0081963A KR100384337B1 (ko) 2000-12-26 2000-12-26 반도체패키지용 회로기판의 도전성볼 융착 방법

Publications (2)

Publication Number Publication Date
KR20020052569A KR20020052569A (ko) 2002-07-04
KR100384337B1 true KR100384337B1 (ko) 2003-05-16

Family

ID=27685953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0081963A KR100384337B1 (ko) 2000-12-26 2000-12-26 반도체패키지용 회로기판의 도전성볼 융착 방법

Country Status (1)

Country Link
KR (1) KR100384337B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919931B1 (ko) * 2007-11-06 2009-10-07 엘에스산전 주식회사 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
KR101154013B1 (ko) * 2009-07-10 2012-06-15 주식회사 엘티에스 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법

Also Published As

Publication number Publication date
KR20020052569A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
US5615827A (en) Flux composition and corresponding soldering method
KR100384337B1 (ko) 반도체패키지용 회로기판의 도전성볼 융착 방법
JP2005039206A (ja) 半導体チップ表面実装方法
KR100867637B1 (ko) 반도체 장치 및 이의 제조 방법
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JPH11345900A (ja) 半導体装置
JP2006237573A (ja) 回路装置の製造方法
JPH026055A (ja) プリント回路基板とシリコンチップのはんだ付方法
JP4326105B2 (ja) フリップチップ実装方法
JPH11345826A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JPS6049655A (ja) リ−ドレスチップキャリアのバンプ形成方法
JPH0983128A (ja) 半導体モジュールの接合構造
JP2013219404A (ja) アンテナ部品の製造方法
JP2003158225A (ja) 実装構造体及びその製造方法
KR100888036B1 (ko) 반도체 패키지의 볼 부착 방법
JP2841825B2 (ja) 混成集積回路
JPH09129667A (ja) 半田バンプ形成方法
JPH09293961A (ja) 電子部品の実装方法
JPH05136201A (ja) 半導体装置用電極と実装体
JP3239071B2 (ja) ボール・グリッド・アレイ（ｂｇａ）とその製造方法および電子装置
JP2705566B2 (ja) 半導体集積回路装置の製造方法
JP2003060336A (ja) 半導体装置及び半導体パッケージの実装方法
JP2001024313A (ja) プリント配線基板及び半導体モジュール並びにその半導体モジュールの製造方法
JP2002148305A (ja) 電子部品のベアチップのバーンイン方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 17