KR101154013B1 - 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법 - Google Patents

라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법 Download PDF

Info

Publication number
KR101154013B1
KR101154013B1 KR1020090063241A KR20090063241A KR101154013B1 KR 101154013 B1 KR101154013 B1 KR 101154013B1 KR 1020090063241 A KR1020090063241 A KR 1020090063241A KR 20090063241 A KR20090063241 A KR 20090063241A KR 101154013 B1 KR101154013 B1 KR 101154013B1
Authority
KR
South Korea
Prior art keywords
laser beam
unit
soldering
printed circuit
circuit board
Prior art date
Application number
KR1020090063241A
Other languages
English (en)
Other versions
KR20110005601A (ko
Inventor
박홍진
곽노흥
Original Assignee
주식회사 엘티에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘티에스 filed Critical 주식회사 엘티에스
Priority to KR1020090063241A priority Critical patent/KR101154013B1/ko
Publication of KR20110005601A publication Critical patent/KR20110005601A/ko
Application granted granted Critical
Publication of KR101154013B1 publication Critical patent/KR101154013B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 온도의 급상승으로 인한 반도체 패키지의 손상을 최소화할 수 있는 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법에 관한 것이다.
이를 위해 본 발명의 일 실시예에 따른 라인 빔을 이용한 반도체 패키지의 솔더링 시스템은 인쇄 회로 기판이 적재된 로드(Load)부; 상기 로드부로부터 이송되고, 상부에 솔더볼(Solder Ball)이 형성된 인쇄 회로 기판을 라인(Line) 형태의 레이저 빔을 조사하여 예열시키는 예열부; 상기 레이저 빔보다 높은 온도를 가지는 라인 형태의 레이저 빔을 조사하여 상기 예열부에 의해 예열된 인쇄 회로 기판을 솔더링(Soldering)하는 솔더부; 및 솔더링된 상기 인쇄 회로 기판이 이송되어 적재되는 언로드(Unload)부; 를 포함하며, 상기 로드부, 예열부, 솔더부 및 언로드부는 인라인(In-Line)으로 배치되고, 상기 예열 및 솔더링은 순차적으로 진행되는 것을 특징으로 한다.
이러한 구성에 의하면, 예열부가 솔더볼이 형성된 인쇄 회로 기판을 충분한 온도 및 시간으로 예열시켜 솔더볼의 퍼짐성을 높이고, 솔더부가 예열된 인쇄 회로 기판을 솔더링함에 따라, 반도체 패키지 전체의 온도가 급상승하지 않으므로 반도체 소자의 손상을 방지할 수 있으며, 예열 공정 후 솔더링 공정이 순차적, 인라인으로 연속적으로 진행됨에 따라, 제조 공정과 제조 시간을 단축시켜 작업성 및 생산성을 향상시킬 수 있는 효과가 있다.
Figure R1020090063241
광섬유, 레이저, 플럭스, 솔더볼, 솔더링, 라인 빔, 예열

Description

라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법{SOLDERING SYSTEM AND METHOD OF SEMICONDUCTOR PACKAGE USING LIME BEAM}
본 발명은 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법에 관한 것으로, 보다 상세하게는 온도의 급상승으로 인한 반도체 패키지의 손상을 최소화할 수 있는 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법에 관한 것이다.
반도체 소자가 고집적화 됨에 따라서 반도체 집적 회로가 형성된 반도체 칩을 외부의 회로와 연결하기 위한 연결 패드의 수가 증가하고, 이에 따라 인쇄 회로 기판에 탑재되는 반도체 패키지의 리드(lead)선 수도 크게 증가하게 되었다.
리드선의 수가 증가함에 따라서 리드 프레임(lead frame)을 적용한 종래의 패키징(packaging) 기술로는 500핀(pin) 이상의 고집적 반도체 칩은 수용할 수 없게 되었고, 반도체 패키지의 하부 면의 넓은 면적을 이용하여 반도체 패키지의 출력 단자(output terminal)들을 배치할 수 있는 새로운 개념은 BGA 패키지 기술이 개발되었다.
이러한 BGA(ball grid array) 패키지 기술에서 반도체 칩은 인쇄 회로 기판에 탑재되며, 인쇄 회로 기판의 출력 단자(output terminal)에 대응하여 솔더볼(solder ball)이 배치되고, 반도체 패키지의 집적 회로는 인쇄 회로 기판의 출력 단자 및 이와 연결된 솔더볼을 통하여 전기 전자 장치의 외부 회로와 전기적으로 연결된다.
이때, 솔더볼은 반도체 집적 회로가 실장되어 있는 인쇄 회로 기판의 반대 면의 형성되며, 솔더볼을 인쇄 회로 기판의 출력 단자와 전기적으로 연결하기 위해 솔더링 공정이 요구된다. 솔더링 공정에서는 솔더볼이 놓여진 인쇄 회로 기판을 가열로에 넣고 일정한 시간 동안 일정한 온도에서 솔더볼을 가열하며, 이를 통하여 솔더볼은 인쇄 회로 기판의 출력 단자에 솔더링(soldering)된다.
하지만 이러한 솔더링 공정에서는 반도체 집적 회로 및 이를 지지하는 있는 인쇄 회로 기판을 포함하는 반도체 패키지 전체가 솔더링에 필요한 온도인 150도 내지 260도 사이의 고열에 1분 내지 20분 정도 가열되므로, 반도체 소자가 열에 의해 손상될 수 있으며, 이로 인하여 반도체 소자의 특성 또는 수명이 저하되는 문제점이 있다.
또한, 고열에 의해 반도체 패키지 전체의 온도가 급상승함에 따라 솔더볼이 배치된 영역의 크랙(crack)이 발생하는 등 반도체 소자가 손상되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 솔더볼이 배치되어 있는 솔더볼 영역만을 가열하면서, 고열에 의해 온도가 급상승 하는 반도체 소자가 열에 의해 손상되는 것을 최소화할 수 있는 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 라인 빔을 이용한 반도체 패키지의 솔더링 시스템은,
인쇄 회로 기판이 적재된 로드(Load)부;
상기 로드부로부터 이송되고, 상부에 솔더볼(Solder Ball)이 형성된 인쇄 회로 기판을 라인(Line) 형태의 레이저 빔을 조사하여 예열시키는 예열부;
상기 레이저 빔보다 높은 온도를 가지는 라인 형태의 레이저 빔을 조사하여 상기 예열부에 의해 예열된 인쇄 회로 기판을 솔더링(Soldering)하는 솔더부; 및
솔더링된 상기 인쇄 회로 기판이 이송되어 적재되는 언로드(Unload)부; 를 포함하며,
상기 로드부, 예열부, 솔더부 및 언로드부는 인라인(In-Line)으로 배치되고, 상기 예열 및 솔더링은 순차적으로 진행되며,
상기 예열부 및 솔더부는 각각,
레이저 빔을 출력하는 레이저 빔 발진 유닛;
상기 레이저 빔 발진 유닛과 연결되어 상기 레이저 빔을 전송하는 광섬유 다발 유닛;
상기 광섬유 다발 유닛의 출력단부에 연결되어 상기 출력단부가 라인형상이 되도록 상기 광섬유 다발 유닛을 배치시키는 헤드 유닛;
상기 헤드 유닛으로 출사된 레이저 빔이 일정한 범위의 에너지 세기를 가지도록 평균화하여 출력하는 광학 유닛;
상기 광섬유 다발 유닛의 입력단부와 출력단부를 선택하고, 상기 광학 유닛을 동작시키는 구동 유닛; 및
상기 레이저 빔 발진 유닛, 광섬유 다발 유닛, 헤드 유닛, 광학 유닛 및 구동 유닛을 제어하는 제어 유닛; 을 포함하며,
상기 예열부 및 솔더부 각각의 크기를 최소화 하기 위해서 상기 레이저 빔 발진 유닛은 상기 예열부 및 솔더부 내부의 상부에 배치되고, 하부로 인쇄 회로 기판이 공급되는 것을 특징으로 한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 예열부가 솔더볼이 형성된 인 쇄 회로 기판을 충분한 온도 및 시간으로 예열시켜 솔더볼의 퍼짐성을 높이고, 솔더부가 예열된 인쇄 회로 기판을 솔더링함에 따라, 반도체 패키지 전체의 온도가 급상승하지 않으므로 반도체 소자의 손상을 방지할 수 있으며, 예열 공정 후 솔더링 공정이 순차적, 연속적으로 진행됨에 따라, 제조 공정과 제조 시간을 단축시켜 작업성 및 생산성을 향상시킬 수 있는 효과가 있다.
또한, 예열 및 솔더링 공정에 의해 솔더볼이 잘 용융되어 솔더볼의 지름 높이가 줄어듦에 따라, 반도체 패키지의 크기가 최소한으로 축소될 수 있어서 반도체 칩의 고집적화가 가능한 효과가 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 BGA 방식의 반도체 패키지의 구조를 도시한 단면도이다.
본 발명의 실시예에 따른 BGA 방식의 반도체 패키지(200)는 제 1 면에 구리,니켈, 금 등의 금속으로 이루어진 회로 패턴(220)이 형성되어 있는 인쇄 회로 기판(260), 플럭스 활성제(270)를 통하여 상기 인쇄 회로 기판(260) 제 1 면 상부에 부착되어 있으며, 단일 반도체 소자 또는 복수의 반도체 소자로 이루어져 있는 반도체 칩(210), 상기 반도체 칩(210)과 상기 인쇄 회로 기판(260)의 회로 패턴(220)을 전기적으로 연결하는 복수의 금속 와이어(230), 인쇄 회로 기판(260)의 제 1 면 위에서 반도체 칩(210), 금속 와이어(230) 및 회로 패턴(220) 등을 덮고 있으며 절연 물질로 이루어진 봉인재(240), 그리고, 인쇄 회로 기판(260)의 제 2 면에 배치되어 솔더링되어 있는 복수의 솔더볼(250)을 포함한다.
인쇄 회로 기판(260)은 폴리이미드 필름으로 대신할 수 있으며, 플럭스 활성제(270)는 휘발성과 산화 방지제 그리고 코팅제가 포함된 화학성 물질이다.
한편, 반도체 소자가 고집적화됨에 따라 금속 와이어를 범퍼(bumper)로 대신하는 플립(flip) 모양(type)으로 설계하는 기술이 개발되고 있으며, 이에 대하여 도면을 참조하여 설명하기로 한다.
전술한 실시예와 중복되는 설명은 생략하고, 동일한 구성 요소는 동일한 도면 번호를 부여한다.
대부분의 구조는 도 1b와 동일하다.
즉, 본 실시예에 따른 반도체 패키지(201) 또한 회로 패턴(220)이 형성되어 있는 인쇄 회로 기판(260), 상기 인쇄 회로 기판(260) 제1 면 상부에 부착되어 있는 반도체 칩(210), 그리고, 인쇄 회로 기판(260)의 제2 면에 배치되어 솔더링되어 있는 복수의 솔더볼(250)을 포함한다.
하지만, 도 1b에 도시된 실시예와 달리, 반도체 칩(210)과 인쇄 회로 기판(260) 사이에는 솔더볼로 이루어진 범퍼(bumper, 290)가 형성되어 있으며, 이러한 범퍼(290)는 인쇄 회로 기판(260)의 회로 패턴(220)과 전기적으로 연결되어 반도체 칩(210)과 솔더볼(250)을 전기적으로 연결한다.
본 실시예와 달리 반도체 칩(210)은 다양한 모양으로 변경될 수 있으며, 반도체 패키지(200) 또한 그 형태와 기능에 따라 다양한 모양으로 변경될 수 있다.
이러한 반도체 패키지(200, 201)에서, 솔더볼(250) 또는 범퍼(290)는 라인 빔을 이용한 솔더링 시스템에 의해 솔더링된다.
이제, 도 2 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법에 대하여 상세히 설명하기로 한다.
<시스템에 대한 설명>
도 2는 본 발명의 일 실시예에 따른 라인 빔을 이용한 반도체 패키지의 솔더링 시스템의 개략적 구성과 작동상태를 도시한 도면이고, 도 3a 및 도 3b는 본 발명의 일 실시예에 따른 라인 빔을 제공하는 방법을 설명하기 위한 라인 빔을 이용한 반도체 패키지의 솔더링 시스템에서 제 1, 2 헤드 유닛의 부분 확대도이다.
도 2 내지 도 3b를 참조하면, 본 발명의 일 실시예에 따른 라인 빔을 이용한 반도체 패키지의 솔더링 시스템(100)은 로드(Load)부(110), 정렬 검사부(120), 플럭스 도팅(Flux Dotting)부(130), 솔더볼 마운터(Solder Mounter)부(140), 예열부(150), 솔더부(160), 언로드(Unload)부(170) 및 냉각부(미도시)를 포함하고, 로 드부(110), 예열부(150), 솔더부(160) 및 언로드부(170)는 인라인(In-Line)으로 배치되며, 예열 및 솔더링은 순차적으로 진행된다.
로드부(110)에는 인쇄 회로 기판(P)이 복수 개 적재되어 있다.
정렬 검사부(120)는 로드부(110)로부터 컨베이어 벨트(C)로 이송된 인쇄 회로 기판(P)이 정확한 위치로 전달되어 정렬되었는지 또는 인쇄 회로 기판(P)에 결함이 발생하였는지를 검사한다.
플럭스 도팅부(130)는 인쇄 회로 기판(P)의 상부에 정렬하고 접촉시켜 솔더볼(S)에 대응하는 위치에 플럭스를 형성하여 플러스 도팅 공정을 실시한다. 플럭스는 이후에 형성되는 솔더볼(S)의 위치를 용이하게 고정할 수 있는 동시에 솔더볼(S)이 산화되는 것을 방지한다.
솔더볼 마운터부(140)는 인쇄 회로 기판(P)의 상부에 배치되고, 인쇄 회로 기판(P)의 상부 플럭스가 형성되어 있는 위치에 솔더볼(S)을 형성한다.
예열부(150)는 로드부(110)로부터 이송되고, 상부에 솔더볼(S)이 형성된 인쇄 회로 기판(P)을 라인(Line) 형태의 제 1 레이저 빔을 약 120℃ 내지 170℃ 사이로 조사하여 예열시킨다.
솔더부(160)는 예열부(150)와 20mm 내지 50mm로 떨어져 배치되고, 라인 형태로 제 2 레이저 빔을 조사하여 예열부(150)에 의해 예열된 인쇄 회로 기판(P)을 솔더링한다.
언로드부(170)에는 솔더링된 인쇄 회로 기판(P)이 이송되어 적재된다.
냉각부는 솔더링이 완료된 인쇄 회로 기판(P)을 냉각시킨다.
이때, 제 2 레이저 빔의 온도는 솔더볼(S)의 용융 온도보다 높은 온도, 즉 약 220℃ 내지 270℃로, 제 2 레이저 빔을 조사해 인쇄 회로 기판(P)을 솔더링한다.
상기와 같이 인쇄 회로 기판(P)을 솔더링 하기 전에 예열시킴으로써, 인쇄 회로 기판(P)이 솔더볼(S)의 용융 온도로 급상승하게 되는 경우 발생되는 반도체 소자의 손상을 방지할 수 있다.
인쇄 회로 기판(P)을 예열시키기 위해 예열부(150)는 제 1 레이저 빔 발진 유닛(151), 제 1 광섬유 다발 유닛(152)(또는 고출력 라인빔 발생장치), 제 1 헤드 유닛(153), 제 1 광학 유닛(154), 제 1 구동 유닛(155) 및 제 1 제어 유닛(156)을 포함한다.
제 1 레이저 빔 발진 유닛(151)은 제 1 레이저 빔을 발진시키며, 예열부(150)의 크기를 최소화 하기 위해서 예열부(150)의 상부에 배치되고, 하부로 인쇄 회로 기판(P)이 공급되는 것이 바람직하다.
제 1 광섬유 다발 유닛(152)(또는 고출력 라인빔 발생장치)은 제 1 레이저 빔 발진 유닛(151)으로부터 생성된 제 1 레이저 빔이 분할되어 입력되는 일단부를 갖는다.
제 1 헤드 유닛(153)은 제 1 광섬유 다발 유닛(152)(또는 고출력 라인빔 발생장치)의 다른 단부에 배치되어 제 1 레이저 빔을 출력한다.
제 1 광학 유닛(154)은 제 1 헤드 유닛(153)으로부터 제 1 레이저 빔을 입력 받아 필요한 에너지를 가지는 라인 빔을 형성하고, 라인 빔을 반도체 패키지의 인 쇄 회로 기판(P)의 제 2 면에 형성된 솔더볼(S)에 출력한다.
제 1 구동 유닛(155)은 제 1 헤드 유닛(153) 내의 복수개의 광섬유의 입출력 단부(또는 고출력 라인빔 발생장치)를 선택하고, 제 1 헤드 유닛(153)을 X, Y, 또는 Z 축을 따라 이동시킨다.
제 1 구동 유닛(155)은 제 1 헤드 유닛(153)을 X축 방향, Y축 방향 또는 Z축 방향으로 슬라이드 이동시키는 슬라이딩 유닛(155a)을 더 구비하여 복수 개의 반도체 패키지가 탑재되어 있는 기판을 스캐닝하면서 라인 빔을 안정적으로 조사할 수 있다.
제 1 제어 유닛(156)은 이들(151, 152, 153, 154, 155)을 제어한다.
제 1 제어 유닛(156)은 제 1 헤드 유닛(153)을 이동시키는 제 1 구동 유닛(155)을 제어할 뿐만 아니라 제 1 구동 유닛(155)의 구동에 응답하여 제 1 헤드 유닛(153) 내의 복수 개의 광섬유의 입출력 단부를 선택하여 구동할 수 있다.
특히, 제 1 제어 유닛(156)은 제 1 레이저 빔 발진 유닛(151)의 전력 크기와 제 1 레이저 빔이 조사되는 시간을 0.15mm이나 0.2mm 025mm, 0.3mm-0.75mm 그리고 max 0.85mm 등 다양한 크기의 솔더볼(S)을 예열시키는데 적합하도록 제어한다.
제 1 광섬유 다발 유닛(152)의 출력부에 탈부착가능하게 결합되는 제 1 오리피스 유닛(153a)은 제 1 광섬유 다발 유닛(152)(또는 고출력 라인빔 발생장치)이 광 에너지를 흡수하여 열화 되는 것이 단부에 국한되는 바, 국부적으로 교체할 수 있도록 구성되어 재료비를 절감할 수 있다.
한편, 인쇄 회로 기판(P)을 솔더링하기까지 충분한 시간 동안 솔더볼(S)의 용융 온도보다 낮은 일정 온도로 예열시켜 솔더볼(S)의 퍼짐성을 높이는 것이 바람직하다.
바람직한 제 1 레이저 빔의 온도 및 제 2 레이저 빔이 조사되는 시간과의 간격을 측정하기 위해 길이 100mm, 폭 50mm, 두께 2mm의 인쇄 회로 기판에 직경 크기 0.3mm의 솔더볼을 다양한 조건으로 예열시켜 솔더볼의 퍼짐 적합성을 측정하는 실험을 하였다.
<표>
온도
시간		 80℃ 내지 120℃ 120℃ 내지 170℃ 170℃내지 210℃
2초 부적합 부적합 부적합
3초 부적합 적합 부적합
4초 부적합 적합 부적합
~ 부적합 적합 부적합
29초 부적합 적합 부적합
30초 부적합 적합 부적합
31초 부적합 부적합 부적합
상기 실험 결과를 살펴보면, 솔더링 과정에서 반도체 소자의 손상을 방지하기 위해서는 제 1 레이저 빔의 온도는 약 120℃ 내지 170℃로 인쇄 회로 기판(P)을 예열시키며, 제 1 레이저 빔과 제 2 레이저 빔이 조사되는 시간 간격은 3초 내지 30초로 충분한 용융시간을 확보하는 것이 바람직하다.
이를 위해, 제 1 레이저 빔 발진 유닛(151)은 인쇄 회로 기판(P)을 예열시키기 위해 필요한 조건인 약 808 nm 내지 980nm의 IR 파장 대역의 제 1 레이저 빔을 약 100aW 내지 700W의 고출력으로 약 120℃ 내지 170℃의 온도 범위에서 제 2 레이저 빔이 발진되기 약 3초 내지 30초 전에 발진시키는 것이 바람직하다.
인쇄 회로 기판(P)을 솔더링하기 위해 솔더부(160)는 제 2 레이저 빔 발진 유닛(161), 제 2 광섬유 다발 유닛(162), 제 2 헤드 유닛(163), 제 2 광학 유닛(164), 제 2 구동 유닛(165) 및 제 2 제어 유닛(166)을 포함한다.
제 2 레이저 빔 발진 유닛(161)은 제 2 레이저 빔을 발진시키며, 솔더부(160)의 크기를 최소화 하기 위해서 예열부(150)의 상부에 배치되고, 하부로 인쇄 회로 기판(P)이 공급되는 것이 바람직하다
제 2 광섬유 다발 유닛(162)은 제 2 레이저 빔 발진 유닛(161)으로부터 생성된 제 2 레이저 빔이 분할되어 입력되는 일단부를 갖는다.
제 2 헤드 유닛(163)은 제 2 광섬유 다발 유닛(162)(또는 고출력 라인빔 발생장치)의 다른 단부에 배치되어 제 2 레이저 빔을 출력한다.
제 2 광학 유닛(164)은 제 2 헤드 유닛(163)으로부터 제 1 레이저 빔을 입력 받아 필요한 에너지를 가지는 라인 빔을 형성하고, 라인 빔을 반도체 패키지의 인쇄 회로 기판(P)의 제 2 면에 형성된 솔더볼(S)에 출력한다.
제 2 구동 유닛(165)은 제 2 헤드 유닛(163) 내의 복수개의 광섬유의 입출력 단부(또는 고출력 라인빔 발생장치)를 선택하고, 제 2 헤드 유닛(163)을 X, Y, 또는 Z 축을 따라 이동시킨다.
제 2 제어 유닛(166)은 이들(161, 162, 163, 164, 165)을 제어한다.
제 2 제어 유닛(166)은 제 2 헤드 유닛(163)을 이동시키는 제 2 구동 유닛(165)을 제어할 뿐만 아니라 제 2 구동 유닛(165)의 구동에 응답하여 제 2 헤드 유닛(163) 내의 복수 개의 광섬유의 입출력 단부를 선택하여 구동할 수 있다.
특히, 제 2 제어 유닛(166)은 제 2 레이저 빔 발진 유닛(161)의 전력 크기와 제 2 레이저 빔이 조사되는 시간을 0.15mm이나 0.2mm 025mm, 0.3mm-0.75 mm 그리고 max 0.80 mm 등 다양한 크기의 솔더볼(S)을 솔더링 하는데 적합하도록 제어한다.
제 2 광섬유 다발 유닛(162)(또는 고출력 라인빔 발생장치)의 출력부에 탈부착가능하게 결합되는 제 2 오리피스 유닛(163a)은 제 2 광섬유 다발 유닛(162)(또는 고출력 라인빔 발생장치)이 광 에너지를 흡수하여 열화되는 것이 단부에 국한되는 바, 국부적으로 교체할 수 있도록 구성되어 재료비를 절감할 수 있다.
제 2 구동 유닛(165)은 제 2 헤드 유닛(163)을 X축 방향, Y축 방향 또는 Z축 방향으로 슬라이드 이동시키는 제 2 슬라이딩 유닛(165a)을 더 구비하여 복수 개의 반도체 패키지가 탑재되어 있는 인쇄 회로 기판(P)을 스캐닝하면서 라인 빔을 안정적으로 조사할 수 있다.
상기와 같이 제 2 레이저 빔을 솔더볼(S)이 형성되어 있는 영역에만 라인 형태로 조사하여 솔더볼(S)을 솔더링할 수 있어, 반도체 소자가 솔더링 공정에서 손상되는 것을 방지할 수 있고, 우수한 반도체 소자의 특성을 확보할 수 있으며, 반도체 소자의 수명 또한 향상시킬 수 있다.
그리고 라인 빔의 균일도 향상으로 솔더링 성능이 안정적이고, 인쇄 회로 기판(P)을 솔더링 할 때 발생되는 유해가스가 감소되며, 열적 손상도가 감소하여 차세대 대형 Glass sealing 사양에도 적합하다.
또한, 인쇄 회로 기판(P)을 예열시키고 솔더링하는 작업이 연속적으로 진행됨에 따라 제조 공정과 제조시간을 단축시켜 작업성 및 생산성을 향상시킬 수고, 제조 원가의 절감으로 인해 기업 경쟁력이 강화될 수 있다.
또, 하나의 레이저 장치로 레이저 빔의 온도를 수시로 달리해서 인쇄 회로 기판(P)을 예열시키고 솔더링할 필요가 없이, 예열부(150) 및 솔더부(160)가 각각 인쇄 회로 기판(P)을 예열시키고 솔더링하여 솔더링 시스템(100)의 부하가 거의 발생되지 않는다.
또, 솔더링 시스템(100)의 크기가 소형이라 기존의 노(Furnace) 보다 설치 면적 및 설치 비용이 감소하고, 이에 따라, 솔더링 시스템(100)의 운반 및 설치가 용이하여 경제적으로도 효율적이다.
한편, 본 발명의 일 실시예에 따른 라인 빔을 이용한 반도체 패키지의 솔더링 시스템(100) 중 제 1, 2 레이저 빔 발진 유닛(151, 161)으로부터 제 1, 2 광섬유 다발 유닛(152, 162)(또는 고출력 라인빔 발생장치)을 이용하여 제 1, 2 레이저 빔을 이동시키기 때문에 장거리에 있더라도 별도의 광학시스템을 이용하여 초점을 잡거나 하지 않을 수 있어서 작업이 편리하다.
제 1, 2 레이저 빔은 복수 개의 광섬유(152a, 152b, 152c, 162a, 162b, 163c…)(또는 고출력 라인빔 발생장치) 통해서 진행하며 제1, 2광섬유(152a, 152b, 152c, 162a, 162b, 163c…)(또는 고출력 라인빔 발생장치) 중 적어도 2 이상을 제 1, 2 제어 유닛(156, 166)을 통해서 선택하여 라인 빔을 형성하기 때문에 제 1, 2 레이저 빔을 균일하게 조사할 수 있다. 이를 위하여 광섬유는 다심 광섬유를 이용하는 것이 바람직하다.
제 1, 2 헤드 유닛(153, 163)은 라인 형태의 박스형으로 이루어져, 박스의 제 1, 2 오리피스 유닛(153a, 163a)을 광섬유가 긴밀하게 모두 채우고 있고, 이들 광섬유가 온(on) 상태가 되어 라인 빔을 조사할 수 있다.
제1, 2 광섬유는 도 3a 및 도 3b에서와 같이 일렬로 배치될 수 있으며, 지그재그로 적층하여 이중으로 배치할 수 있다.
제1, 2 광섬유 다발 유닛(152, 162)(또는 고출력 라인빔 발생장치)의 입력부에 입사되는 제 1, 2 레이저 빔의 에너지 세기가 제 1, 2 광학 유닛(154, 164)의 출력부에서 평균화되며, 본 발명에서는 평균화된 에너지 세기를 갖는 라인 빔을 반도체 패키징 기술에서 예열 및 솔더링 공정에 이용하고, 이를 위하여 제 1, 2 광학 유닛(154, 164)이 요구된다.
다음은 솔더링 시스템(100)에 의한 솔더볼(S)의 크기 변화와 기존의 Furnace에 의한 솔더볼의 크기 변화를 비교하여 살펴보도록 한다.
여기서, 측정은 컨포컬 레이저 스캐닝 마이크로스코프(Confocal laser scanning microscope)를 이용하였고, 측정에서 반사된 빛을 이용하기 때문에 솔더볼의 아래 부분과 가장자리 부분은 반사된 빛을 측정할 수 없기에 반구 형태의 기둥 모양으로 데이터가 얻어진다.
도 4a는 기존의 노에 의한 솔더볼의 크기 변화를 나타낸 그래프로, 솔더볼의 지름 높이는 약 247.3㎛이다.
이와 달리, 도 4b는 솔더링 시스템(100)에 의한 솔더볼(S)의 크기 변화를 나타낸 그래프를 보면, 솔더볼(S)의 지름 높이가 약 237.2㎛인 것을 볼 수 있다.
이는, 기존의 노에 의한 솔더볼보다 약 10㎛가 줄어든 수치로, 솔더볼(S)이 잘 용융되어 솔더볼(S)의 지름 높이가 줄어듦에 따라, 반도체 패키지의 크기가 최소한으로 축소될 수 있어서 반도체 칩의 고집적화가 가능하다.
<방법에 대한 설명>
본 발명의 실시예에 따른 라인 빔을 이용한 반도체 패지의 솔더링 방법에 대하여 도 5에 도시된 흐름도를 설명하되, 편의상 순서를 붙여 설명하기로 한다.
1. 제 1 이송 단계<S510>
로드부(110)에 적재되어 있는 인쇄 회로 기판(P)을 컨베이어 벨트(C)로 이송하고, 인쇄 회로 기판(P)이 정확한 위치로 전달되어 정렬되었는지 또는 인쇄 회로 기판(P)에 결함이 발생하였는지를 정렬 검사부(120)를 이용하여 검사한다.
2. 플럭스 도팅(Flux Dotting) 단계<S520>
플럭스 도팅(Flux Dotting)부(130)를 인쇄 회로 기판(P)의 상부에 정렬하고 접촉시켜 솔더볼(S)에 대응하는 위치에 플럭스를 형성하여 플러스 도팅 공정을 실시한다. 플럭스는 이후에 형성되는 솔더볼의 위치를 용이하게 고정할 수 있는 동시에 솔더볼(S)이 산화되는 것을 방지한다.
3. 솔더볼 공급 단계<S530>
솔더볼(S)을 공급하기 위해 인쇄 회로 기판(P)을 운반하고, 솔더볼 마운터부(140)를 인쇄 회로 기판(P)의 상부에 정렬하고, 인쇄 회로 기판(P)의 상부 플럭스가 형성되어 있는 위치에 솔더볼(S)을 형성한다.
4. 예열 단계<S540>
상부에 솔더볼이 형성된 인쇄 회로 기판(P)을 제 1 레이저 빔을 조사하여 예열시킨다.
4-1. 제 1 출력 단계<S541>
제 1 광섬유 다발을(또는 고출력 라인빔 발생장치) 통하여 제 1 레이저 빔을 출력한다.
4-2. 제 1 평균화 단계<S542>
제 1 레이저 빔이 일정한 범위의 에너지 세기를 가지도록 평균화한다.
4-3. 제 1 조사 단계<S543>
평균화된 제 1 레이저 빔을 라인 형태로 출력하여 예열된 인쇄 회로 기판(P)에 조사하여 예열시킨다.
5. 솔더링 단계<S550>
제 1 레이저 빔보다 높은 온도를 가지는 라인 형태의 제 2 레이저 빔을 조사하여 S540단계에 의해 예열된 인쇄 회로 기판(P)을 솔더링한다. 이때 제 2 레이저 빔의 온도는 약 220도 내지 270도 정도로 제 1 레이저 빔의 온도인 약 120도 내지 170도 정도 보다 더 높고, 솔더볼(S)의 크기에 따라 제 2 레이저 빔은 제 1 레이저 빔이 조사된 후 3초 내지 30초 후에 조사된다.
5-1. 제 2 출력 단계<S551>
제 2 광섬유 다발을 통하여 제 2 레이저 빔을 출력한다.
5-2. 제 2 평균화 단계<S552>
제 2 레이저 빔이 일정한 범위의 에너지 세기를 가지도록 평균화한다.
5-3. 제 2 조사 단계<S553>
평균화된 제 2 레이저 빔을 라인 형태로 출력하여 인쇄 회로 기판에 조사하여 예열된 인쇄 회로 기판(P)을 솔더링한다.
상기와 같이, 컨베이어 벨트(C) 위로 인쇄 회로 기판(P)이 운반되면서 1회 작업, 즉 한 번의 인쇄 회로 기판(P) 운반으로 인쇄 회로 기판(P)을 예열시키고 솔더링하는 작업이 연속적으로 이루어짐에 따라 제조 공정이 단축된다.
6. 제 2 이송 단계<S560>
솔더링된 인쇄 회로 기판(P)이 이송되어 언로드부(170)에 적재된다. 이때, 단계 S510 내지 S560은 인라인 및 순차적으로 진행된다.
7. 냉각 단계<S570>
단계 S560이 완료된 인쇄 회로 기판(P)을 질소나 공기로 냉각시킨다.
이와 같은 라인 빔을 이용한 솔더링 공정은 범퍼(290, 도 1b 참조)를 형성하는 공정에서도 동일하게 적용할 수 있으며, 이에 한정되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석 되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 BGA(CSP/Flip Chip 계열) 방식의 반도체 패키지의 구조를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 라인 빔을 이용한 반도체 패키지의 솔더링 시스템의 개략적인 구성 및 작동상태를 도시한 도면이다.
도 3a 및 도 3b는 도 2에서 제 1 및 제 2 헤드 유닛의 부분 확대도이다.
도 4a는 기존의 Furnace에 의한 솔더볼의 크기 변화를 도시한 그래프이다.
도 4b는 도 2에 의한 솔더볼의 크기 변화를 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 라인 빔을 이용한 반도체 패키지의 솔더링 방법에 대한 흐름도이다.

Claims (11)

  1. 인쇄 회로 기판이 적재된 로드(Load)부;
    상기 로드부로부터 이송되고, 상부에 솔더볼(Solder Ball)이 형성된 인쇄 회로 기판을 라인(Line) 형태의 레이저 빔을 조사하여 예열시키는 예열부;
    상기 레이저 빔보다 높은 온도를 가지는 라인 형태의 레이저 빔을 조사하여 상기 예열부에 의해 예열된 인쇄 회로 기판을 솔더링(Soldering)하는 솔더부; 및
    솔더링된 상기 인쇄 회로 기판이 이송되어 적재되는 언로드(Unload)부; 를 포함하며, 상기 로드부, 예열부, 솔더부 및 언로드부는 인라인(In-Line)으로 배치되고, 상기 예열 및 솔더링은 순차적으로 진행되며,
    상기 예열부 및 솔더부는 각각,
    레이저 빔을 출력하는 레이저 빔 발진 유닛;
    상기 레이저 빔 발진 유닛과 연결되어 상기 레이저 빔을 전송하는 광섬유 다발 유닛;
    상기 광섬유 다발 유닛의 출력단부에 연결되어 상기 출력단부가 라인형상이 되도록 상기 광섬유 다발 유닛을 배치시키는 헤드 유닛;
    상기 헤드 유닛으로 출사된 레이저 빔이 일정한 범위의 에너지 세기를 가지도록 평균화하여 출력하는 광학 유닛;
    상기 광섬유 다발 유닛의 입력단부와 출력단부를 선택하고, 상기 광학 유닛을 동작시키는 구동 유닛; 및
    상기 레이저 빔 발진 유닛, 광섬유 다발 유닛, 헤드 유닛, 광학 유닛 및 구동 유닛을 제어하는 제어 유닛; 을 포함하며,
    상기 예열부 및 솔더부 각각의 크기를 최소화 하기 위해서 상기 레이저 빔 발진 유닛은 상기 예열부 및 솔더부 내부의 상부에 배치되고, 하부로 인쇄 회로 기판이 공급되는 것을 특징으로 하는 라인 빔을 이용한 반도체 패키지의 솔더링 시스템.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 예열부로부터 조사되는 레이저 빔의 온도는 120℃ 내지 170 ℃이고, 상기 솔더부로부터 조사되는 레이저 빔의 온도는 220℃ 내지 270℃인 것을 특징으로 하는 라인 빔을 이용한 반도체 패키지의 솔더링 시스템.
  5. 제 1 항에 있어서,
    상기 제어 유닛은 상기 레이저 빔 발진 유닛의 출력 범위 및 상기 예열부와 솔더부로부터 레이저 빔이 조사되는 시간 간격을 상기 솔더볼의 크기에 적합하도록 제어하는 것을 특징으로 하는 라인 빔을 이용한 반도체 패키지의 솔더링 시스템.
  6. 제 5 항에 있어서,
    상기 레이저 빔 발진 유닛의 출력 범위는 100W 내지 700W인 것을 특징으로 하는 라인 빔을 이용한 반도체 패키지의 솔더링 시스템.
  7. 제 5 항에 있어서,
    상기 예열부와 솔더부의 레이저 빔 간의 조사 시간 간격은 3초 내지 30초인 것을 특징으로 하는 라인 빔을 이용한 반도체 패키지의 솔더링 시스템.
  8. 적재되어 있는 인쇄 회로 기판을 이송하는 제 1 이송 단계;
    상기 제 1 이송 단계에 의해 이송되고, 상부에 솔더볼이 형성된 인쇄 회로 기판을 라인 형태의 레이저 빔을 조사하여 예열시키는 예열 단계;
    상기 레이저 빔보다 높은 온도를 가지는 라인 형태의 레이저 빔을 조사하여 상기 예열 단계에 의해 예열된 인쇄 회로 기판을 솔더링하는 솔더링 단계; 및
    솔더링된 상기 인쇄 회로 기판을 이송하는 제 2 이송 단계; 를 포함하며,
    상기 제 1 이송 단계, 예열 단계, 솔더링 단계 및 제 2 이송 단계는 인라인 및 순차적으로 진행되며,
    상기 예열 단계 및 솔더링 단계는 각각,
    광섬유 다발 유닛을 통하여 레이저 빔을 출력하는 출력 단계;
    상기 레이저 빔이 일정한 범위의 에너지 세기를 가지도록 평균화하는 평균화 단계; 및
    평균화된 상기 레이저 빔을 라인 형태로 출력하여 상기 인쇄 회로 기판에 조사하는 조사 단계; 를 포함하며,
    상기 예열 단계에서 조사되는 레이저 빔의 온도는 120℃ 내지 170℃이고, 상기 솔더링 단계에서 조사되는 레이저 빔의 온도는 220℃ 내지 270℃인 것을 특징으로 하는 라인 빔을 이용한 반도체 패키지의 솔더링 방법.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 예열 단계와 솔더링 단계의 레이저 빔 간의 조사 시간 간격은 3초 내지 30초인 것을 특징으로 하는 라인 빔을 이용한 반도체 패키지의 솔더링 방법.
KR1020090063241A 2009-07-10 2009-07-10 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법 KR101154013B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090063241A KR101154013B1 (ko) 2009-07-10 2009-07-10 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090063241A KR101154013B1 (ko) 2009-07-10 2009-07-10 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20110005601A KR20110005601A (ko) 2011-01-18
KR101154013B1 true KR101154013B1 (ko) 2012-06-15

Family

ID=43612728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090063241A KR101154013B1 (ko) 2009-07-10 2009-07-10 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101154013B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102297954B1 (ko) * 2020-04-03 2021-09-03 주식회사 아큐레이저 칩 솔더링 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010095501A (ko) * 2000-04-10 2001-11-07 윤종용 비금속 기판 절단 장치 및 그 절단 방법
KR20020052569A (ko) * 2000-12-26 2002-07-04 마이클 디. 오브라이언 반도체패키지용 회로기판의 도전성볼 융착 방법
US6839961B2 (en) * 1998-09-03 2005-01-11 Micron Technology, Inc. Methods of bonding solder balls to bond pads on a substrate, and bonding frames
KR20090046368A (ko) * 2007-11-06 2009-05-11 엘에스산전 주식회사 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839961B2 (en) * 1998-09-03 2005-01-11 Micron Technology, Inc. Methods of bonding solder balls to bond pads on a substrate, and bonding frames
KR20010095501A (ko) * 2000-04-10 2001-11-07 윤종용 비금속 기판 절단 장치 및 그 절단 방법
KR20020052569A (ko) * 2000-12-26 2002-07-04 마이클 디. 오브라이언 반도체패키지용 회로기판의 도전성볼 융착 방법
KR20090046368A (ko) * 2007-11-06 2009-05-11 엘에스산전 주식회사 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법

Also Published As

Publication number Publication date
KR20110005601A (ko) 2011-01-18

Similar Documents

Publication Publication Date Title
KR102394825B1 (ko) 빅셀 소자를 이용한 플립칩 본딩 장치
US20220410298A1 (en) Laser reflow apparatus and laser reflow method
CN105230137A (zh) 电子零件安装装置
KR20140087049A (ko) 전자 부품의 제조 장치, 전자 부품의 제조 방법, 및 led 조명의 제조 방법
KR101180481B1 (ko) 레이저 모듈을 이용한 인라인 리플로우 장치 및 리플로우 방법
US20220052019A1 (en) System for laser bonding of flip chip
KR100919931B1 (ko) 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
KR102228432B1 (ko) 레이저 리플로우 장치의 레이저 가압 헤드 모듈
KR101154013B1 (ko) 라인 빔을 이용한 반도체 패키지의 솔더링 시스템 및 방법
KR20200137979A (ko) 선형 이송 방식의 레이저 리플로우 장치
US4682001A (en) Multi-lead laser soldering apparatus
KR20210039620A (ko) 레이저 리플로우 장치의 온도 센싱 모듈
KR20200129437A (ko) 레이저 리플로우 장치의 레이저 리플로우 방법
KR101839361B1 (ko) 레이저 리플로우 방법 및 이의 방법으로 제조되는 기판구조체
CN115106652A (zh) 一种基于激光的集成电路高速焊接方法及其装置
JP2008277406A (ja) レーザリフロー装置
TWI765143B (zh) 電子部件的回流及返工裝置
KR102174929B1 (ko) 레이저 리플로우 장치의 레이저 리플로우 방법
KR101007696B1 (ko) 라인 빔을 이용한 반도체 패키지의 솔더링 장치
KR102088902B1 (ko) 리플로우 솔더링 장치 및 리플로우 솔더링 방법
KR20210019785A (ko) 불량 전자부품 검사방법 및 이를 이용한 레이저 리웍 장치
KR102561680B1 (ko) 라인 빔 레이저를 이용한 솔더 볼의 부착 방법 및 그 장치
JP2024048115A (ja) レ－ザーハンダ付け装置
JP2003297881A (ja) ボールグリッドアレイの光処理方法
KR102297954B1 (ko) 칩 솔더링 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee