JP2002148305A - 電子部品のベアチップのバーンイン方法 - Google Patents
電子部品のベアチップのバーンイン方法Info
- Publication number
- JP2002148305A JP2002148305A JP2000347076A JP2000347076A JP2002148305A JP 2002148305 A JP2002148305 A JP 2002148305A JP 2000347076 A JP2000347076 A JP 2000347076A JP 2000347076 A JP2000347076 A JP 2000347076A JP 2002148305 A JP2002148305 A JP 2002148305A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- bare chip
- solder
- melting point
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】表面実装型の電子部品のベアチップに対し、バ
ーンイン基板側又はチップ側に、ベアチップの外部接続
用電極より融点の低い低融点はんだの層を設け、これに
よってベアチップに対してバーンインを施すとき、バー
ンイン後の個々のベアチップに、外部接続用電極からつ
らら状に伸びる低融点はんだの尖りが生じないようにす
る 【解決手段】外部との接続用のはんだボール2を有する
表面実装型の電子部品のベアチップ1を、はんだボール
2より融点の低い低融点はんだ5を用いてバーンイン基
板3に固着、接続し、接続したベアチップに対してバー
ンインを施し、バーンイン基板3からベアチップ1を取
り外し、取り外した後のベアチップ1をソルダウイック
11上で加熱して、はんだボール2に付着した低融点は
んだのみを再度熔融させ、ソルダウイック11に吸収さ
せる。
ーンイン基板側又はチップ側に、ベアチップの外部接続
用電極より融点の低い低融点はんだの層を設け、これに
よってベアチップに対してバーンインを施すとき、バー
ンイン後の個々のベアチップに、外部接続用電極からつ
らら状に伸びる低融点はんだの尖りが生じないようにす
る 【解決手段】外部との接続用のはんだボール2を有する
表面実装型の電子部品のベアチップ1を、はんだボール
2より融点の低い低融点はんだ5を用いてバーンイン基
板3に固着、接続し、接続したベアチップに対してバー
ンインを施し、バーンイン基板3からベアチップ1を取
り外し、取り外した後のベアチップ1をソルダウイック
11上で加熱して、はんだボール2に付着した低融点は
んだのみを再度熔融させ、ソルダウイック11に吸収さ
せる。
Description
【0001】
【発明の属する技術分野】本発明は、電子部品のベアチ
ップのバーンイン方法に関し、特に、表面実装型のベア
チップを低融点はんだを用いてバーンイン基板に搭載し
た状態でバーンインを実施するのに適した技術に関す
る。
ップのバーンイン方法に関し、特に、表面実装型のベア
チップを低融点はんだを用いてバーンイン基板に搭載し
た状態でバーンインを実施するのに適した技術に関す
る。
【0002】
【従来の技術】半導体集積回路の分野においては、近
年、製造工程でウェーハを個々のチップに分割した後、
これをパッケージに封止せずベア(裸)の状態でユーザ
ーに供給する、いわゆる「チップ販売」が増えてきてい
る。ベアチップは、ICを小型化し、薄型化し、軽量化
することができるからである。また、セラミック基板や
プリント配線基板などのような実装用基板にチップを剥
き出しのままで実装するベアチップ実装は、パッケージ
に封止されたICを実装するのに比べ高密度実装が可能
で、ICと実装用基板との間或いは実装されている他の
部品との間の距離が短く、回路の高速化に有利だからで
ある。
年、製造工程でウェーハを個々のチップに分割した後、
これをパッケージに封止せずベア(裸)の状態でユーザ
ーに供給する、いわゆる「チップ販売」が増えてきてい
る。ベアチップは、ICを小型化し、薄型化し、軽量化
することができるからである。また、セラミック基板や
プリント配線基板などのような実装用基板にチップを剥
き出しのままで実装するベアチップ実装は、パッケージ
に封止されたICを実装するのに比べ高密度実装が可能
で、ICと実装用基板との間或いは実装されている他の
部品との間の距離が短く、回路の高速化に有利だからで
ある。
【0003】このような利点を持つベアチップ実装では
あるが、これまで、信頼性を保証するためのバーンイン
を、出荷前にベアチップの状態で実施することが困難だ
ったことから、KGD(known good di
e:パッケージに封止されたICと同等の信頼性をメー
カー側で保証したチップ)として供給できるようにする
ことが課題になっていて、従来、出荷前にベアチップで
バーンインを実施する方法がいろいろ検討されてきてい
る。そのような、ベアチップのバーンイン方法の一つ
に、表面実装型のベアチップICに対し、ICの外部と
の接続用電極(外部電極)より融点の低い低融点はんだ
を用いてチップをバーンイン基板に固着、接続し、その
状態でチップに温度を加え、同時にバーンイン基板を介
して電圧を印加することでバーンインを実施する方法が
ある。
あるが、これまで、信頼性を保証するためのバーンイン
を、出荷前にベアチップの状態で実施することが困難だ
ったことから、KGD(known good di
e:パッケージに封止されたICと同等の信頼性をメー
カー側で保証したチップ)として供給できるようにする
ことが課題になっていて、従来、出荷前にベアチップで
バーンインを実施する方法がいろいろ検討されてきてい
る。そのような、ベアチップのバーンイン方法の一つ
に、表面実装型のベアチップICに対し、ICの外部と
の接続用電極(外部電極)より融点の低い低融点はんだ
を用いてチップをバーンイン基板に固着、接続し、その
状態でチップに温度を加え、同時にバーンイン基板を介
して電圧を印加することでバーンインを実施する方法が
ある。
【0004】上述のような、低融点はんだを用いたバー
ンイン方法の一例(従来例1)が、特開平4−5624
4号公報に開示されている。図5に、上記公報の図1を
再掲して示す。尚、図5は、説明の都合上、上記公報に
用いられている符号及び名称とは異なる符合及び名称を
用いて示すことがある。図5を参照して、先ず、ベアチ
ップ1を搭載するバーンイン基板3に対し、チップ側の
外部電極である突起電極(図示せず)に対応する位置の
パッド電極(同)に、クリーム状の低融点はんだ(同)
を定量供給する。クリームはんだの供給には、印刷法を
用いる。
ンイン方法の一例(従来例1)が、特開平4−5624
4号公報に開示されている。図5に、上記公報の図1を
再掲して示す。尚、図5は、説明の都合上、上記公報に
用いられている符号及び名称とは異なる符合及び名称を
用いて示すことがある。図5を参照して、先ず、ベアチ
ップ1を搭載するバーンイン基板3に対し、チップ側の
外部電極である突起電極(図示せず)に対応する位置の
パッド電極(同)に、クリーム状の低融点はんだ(同)
を定量供給する。クリームはんだの供給には、印刷法を
用いる。
【0005】次に、チップ1とバーンイン基板3とを位
置合せした後、はんだリフロー法によりチップ1を基板
3に固着、接続する。そして、このチップ搭載済みのバ
ーンイン基板3をマザーボード7に挿入し、バーンイン
炉内で所定の条件でバーンインを実施する。
置合せした後、はんだリフロー法によりチップ1を基板
3に固着、接続する。そして、このチップ搭載済みのバ
ーンイン基板3をマザーボード7に挿入し、バーンイン
炉内で所定の条件でバーンインを実施する。
【0006】バーンイン終了後、バーンイン基板3をマ
ザーボード7より取り外し、特性試験を行ってチップの
合、否を判定しマークする。
ザーボード7より取り外し、特性試験を行ってチップの
合、否を判定しマークする。
【0007】その後、チップを再度加熱し、低融点はん
だのみを熔融させてチップを取り外し、判定結果に基い
て良品、不良品別にチップトレイ21又はチップトレイ
22に収納する。
だのみを熔融させてチップを取り外し、判定結果に基い
て良品、不良品別にチップトレイ21又はチップトレイ
22に収納する。
【0008】このような一連の過程により、ベアチップ
に対してもバーンインを施すことができ、ユーザーにK
GDを供給できる。
に対してもバーンインを施すことができ、ユーザーにK
GDを供給できる。
【0009】上述の従来例1は、バーンイン基板側に低
融点はんだを供給する方法の例であるが、特開平7−5
8173号公報は、低融点はんだを用いたバーンイン方
法の他の例(従来例2)として、低融点はんだをベアチ
ップ側に設ける方法を開示している。図6に、上記公報
の図4を再掲して示す。なお、図6は、上記公報の図4
の一部を簡略化或いは省略し、また符号及び名称を上記
公報で用いられているものから一部変更して示す。図6
を参照して、ベアチップ1の表面に外部電極としての突
起電極31が設けられている。この突起電極の本体32
はSn:Pb=5:95の組成の高融点はんだからな
り、融点は315℃である。そして、この突起電極の本
体32が、Sn:Pb=60:40の組成の低融点はん
だ33で覆われている。この低融点はんだ33の融点
は、183℃である。一方、バーンイン基板3はセラミ
ック製で、そのチップ搭載位置には、アルミニウム製の
配線34が形成されている。アルミニウム配線34のチ
ップが搭載される部分(パッド電極4)には、Ni層3
5と図示しないAu層とが形成されている。
融点はんだを供給する方法の例であるが、特開平7−5
8173号公報は、低融点はんだを用いたバーンイン方
法の他の例(従来例2)として、低融点はんだをベアチ
ップ側に設ける方法を開示している。図6に、上記公報
の図4を再掲して示す。なお、図6は、上記公報の図4
の一部を簡略化或いは省略し、また符号及び名称を上記
公報で用いられているものから一部変更して示す。図6
を参照して、ベアチップ1の表面に外部電極としての突
起電極31が設けられている。この突起電極の本体32
はSn:Pb=5:95の組成の高融点はんだからな
り、融点は315℃である。そして、この突起電極の本
体32が、Sn:Pb=60:40の組成の低融点はん
だ33で覆われている。この低融点はんだ33の融点
は、183℃である。一方、バーンイン基板3はセラミ
ック製で、そのチップ搭載位置には、アルミニウム製の
配線34が形成されている。アルミニウム配線34のチ
ップが搭載される部分(パッド電極4)には、Ni層3
5と図示しないAu層とが形成されている。
【0010】従来例2においては、上述した構造の突起
電極を備えるベアチップ1とバーンイン基板3とによ
り、下記のようにしてバーンインを実施する。先ず、ベ
アチップの突起電極31とバーンイン基板のパッド電極
4とを対向させ、位置合せを行い、チップ1をバーンイ
ン基板3上に載置する。そして、その状態で約230℃
に加熱して低融点はんだ33だけを熔融させることによ
って、チップ1を基板3に固着、接続する。
電極を備えるベアチップ1とバーンイン基板3とによ
り、下記のようにしてバーンインを実施する。先ず、ベ
アチップの突起電極31とバーンイン基板のパッド電極
4とを対向させ、位置合せを行い、チップ1をバーンイ
ン基板3上に載置する。そして、その状態で約230℃
に加熱して低融点はんだ33だけを熔融させることによ
って、チップ1を基板3に固着、接続する。
【0011】次いで、ベアチップ1をバーンイン基板3
に搭載した状態でバーンインを実施し、特性試験により
チップの合、否を判定し、選別する。
に搭載した状態でバーンインを実施し、特性試験により
チップの合、否を判定し、選別する。
【0012】その後、低融点はんだ33のみを再度熔融
させ、ベアチップをバーンイン基板より取り外して、良
品又は不良品に区別して所定のトレーに収納する。これ
により、ベアチップに対してもバーンインを施すことが
でき、ユーザーにKGDを供給できる。
させ、ベアチップをバーンイン基板より取り外して、良
品又は不良品に区別して所定のトレーに収納する。これ
により、ベアチップに対してもバーンインを施すことが
でき、ユーザーにKGDを供給できる。
【0013】
【発明が解決しようとする課題】上述の従来例1又は従
来例2によれば、1つの面に外部との接続用の電極を有
する表面実装型の半導体ベアチップに対し、バーンイン
基板のパッド電極又はチップの外部接続用の電極に、そ
の外部接続用電極より融点の低い低融点はんだの層を設
け、低融点はんだのみを熔融、固化し、更にバーンイン
後に再度溶融させることにより、ベアチップに対しても
バーンインを施すことができる。
来例2によれば、1つの面に外部との接続用の電極を有
する表面実装型の半導体ベアチップに対し、バーンイン
基板のパッド電極又はチップの外部接続用の電極に、そ
の外部接続用電極より融点の低い低融点はんだの層を設
け、低融点はんだのみを熔融、固化し、更にバーンイン
後に再度溶融させることにより、ベアチップに対しても
バーンインを施すことができる。
【0014】しかしながら、本発明者が上述の従来例1
又は従来例2の方法でバーンインした後のベアチップを
観察したところ、バーンイン基板から取り外した後のベ
アチップに、図3(a)に示すように、どの突起電極か
らもつらら状に伸びる尖り36が認められた。詳細に調
査した結果、この尖り36はチップをバーンイン基板に
搭載するために用いた低融点はんだであることが判明し
た。バーンイン後にチップをバーンイン基板から取り外
すとき、再溶融した低融点はんだがチップに引かれて伸
び、その状態で固化したのが原因であろうと推測され
る。
又は従来例2の方法でバーンインした後のベアチップを
観察したところ、バーンイン基板から取り外した後のベ
アチップに、図3(a)に示すように、どの突起電極か
らもつらら状に伸びる尖り36が認められた。詳細に調
査した結果、この尖り36はチップをバーンイン基板に
搭載するために用いた低融点はんだであることが判明し
た。バーンイン後にチップをバーンイン基板から取り外
すとき、再溶融した低融点はんだがチップに引かれて伸
び、その状態で固化したのが原因であろうと推測され
る。
【0015】バーンイン後のチップに上述のような低融
点はんだの尖り36があると、出荷先のユーザーがチッ
プを実際の実装用基板に実装するとき、チップと実装用
基板との間の距離がチップごとに異なったり、或いはチ
ップを基板に載置した際に、チップの突起電極と基板の
パッド電極との接触が点接触になって、チップの姿勢が
不安定になったりして、実装が正常に行われ難くなる。
また、ユーザーにおける実装においても、バーンインの
際に用いたと同様の、クリームはんだを用いたはんだリ
フロー法を採用するのであるが、その際、実装用基板の
パッド電極に供給するクリームはんだの量が、ベアチッ
プの突起電極に付着している低融点はんだの分だけ余計
になることになって、ユーザーでの実装における製造条
件のコントロールが、実際上できないことになってしま
う。
点はんだの尖り36があると、出荷先のユーザーがチッ
プを実際の実装用基板に実装するとき、チップと実装用
基板との間の距離がチップごとに異なったり、或いはチ
ップを基板に載置した際に、チップの突起電極と基板の
パッド電極との接触が点接触になって、チップの姿勢が
不安定になったりして、実装が正常に行われ難くなる。
また、ユーザーにおける実装においても、バーンインの
際に用いたと同様の、クリームはんだを用いたはんだリ
フロー法を採用するのであるが、その際、実装用基板の
パッド電極に供給するクリームはんだの量が、ベアチッ
プの突起電極に付着している低融点はんだの分だけ余計
になることになって、ユーザーでの実装における製造条
件のコントロールが、実際上できないことになってしま
う。
【0016】尚、これまでは表面実装型のICのベアチ
ップに付いて述べてきたが、上述の事情は、例えばチッ
プ型のコンデンサのような、IC以外の表面実装型の電
子部品のベアチップにおいても同じである。
ップに付いて述べてきたが、上述の事情は、例えばチッ
プ型のコンデンサのような、IC以外の表面実装型の電
子部品のベアチップにおいても同じである。
【0017】従って、本発明は、1つの面に外部との接
続用の電極を設けた表面実装型の電子部品のベアチップ
に対し、バーンイン基板側又はチップ側に、上記ベアチ
ップの外部接続用電極より融点の低い低融点はんだの層
を設け、これによってベアチップに対してバーンインを
施す、電子部品のベアチップのバーンイン方法におい
て、バーンイン後の個々のベアチップに低融点はんだの
つらら状の尖りが生じないようにすることを目的とする
ものである。
続用の電極を設けた表面実装型の電子部品のベアチップ
に対し、バーンイン基板側又はチップ側に、上記ベアチ
ップの外部接続用電極より融点の低い低融点はんだの層
を設け、これによってベアチップに対してバーンインを
施す、電子部品のベアチップのバーンイン方法におい
て、バーンイン後の個々のベアチップに低融点はんだの
つらら状の尖りが生じないようにすることを目的とする
ものである。
【0018】
【課題を解決するための手段】本発明の電子部品のベア
チップのバーンイン方法は、一の面に外部との接続のた
めの外部電極を有する表面実装型の電子部品のベアチッ
プを、前記外部電極より融点の低い低融点はんだを用い
てバーンイン基板に固着、接続する搭載過程と、接続し
たベアチップに対してバーンインを施すバーンイン過程
と、バーンイン基板からベアチップを取り外す取外し過
程とを含む電子部品のベアチップのバーンイン方法にお
いて、前記バーンイン基板から取り外した後のベアチッ
プから、外部電極に付着した低融点はんだを取り除くは
んだ除去過程を設けたことを特徴とする。
チップのバーンイン方法は、一の面に外部との接続のた
めの外部電極を有する表面実装型の電子部品のベアチッ
プを、前記外部電極より融点の低い低融点はんだを用い
てバーンイン基板に固着、接続する搭載過程と、接続し
たベアチップに対してバーンインを施すバーンイン過程
と、バーンイン基板からベアチップを取り外す取外し過
程とを含む電子部品のベアチップのバーンイン方法にお
いて、前記バーンイン基板から取り外した後のベアチッ
プから、外部電極に付着した低融点はんだを取り除くは
んだ除去過程を設けたことを特徴とする。
【0019】上記の低融点はんだの除去には、前記はん
だ除去過程で、前記バーンイン基板から取り外した後の
ベアチップをソルダウイック上で加熱して、前記外部電
極に付着した低融点はんだのみを再度熔融させ、前記ソ
ルダウイックに吸収させる方法が適用できる。
だ除去過程で、前記バーンイン基板から取り外した後の
ベアチップをソルダウイック上で加熱して、前記外部電
極に付着した低融点はんだのみを再度熔融させ、前記ソ
ルダウイックに吸収させる方法が適用できる。
【0020】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1(a)は、本発明の実
施例1に用いたICのベアチップの側面図である。図1
(a)を参照して、このベアチップ1は、外部との接続
用の電極として、複数のはんだボール2をチップの下面
に備えている。このはんだボール2はSn:Pb=5:
95の組成のはんだからなり、融点は315℃である。
一方、図1(b)を参照して、本実施例に用いたバーン
イン基板はアルミナ製の多層配線基板で、上面の、ベア
チップ側のはんだボールに対応する位置に、ベアチップ
搭載用のパッド電極4を備えている。本実施例において
は、図1(a)に示すベアチップ1に対し、図1(b)
に示すバーンイン基板3を用いて、以下に述べるように
してバーンインを施す。
て図面を参照して説明する。図1(a)は、本発明の実
施例1に用いたICのベアチップの側面図である。図1
(a)を参照して、このベアチップ1は、外部との接続
用の電極として、複数のはんだボール2をチップの下面
に備えている。このはんだボール2はSn:Pb=5:
95の組成のはんだからなり、融点は315℃である。
一方、図1(b)を参照して、本実施例に用いたバーン
イン基板はアルミナ製の多層配線基板で、上面の、ベア
チップ側のはんだボールに対応する位置に、ベアチップ
搭載用のパッド電極4を備えている。本実施例において
は、図1(a)に示すベアチップ1に対し、図1(b)
に示すバーンイン基板3を用いて、以下に述べるように
してバーンインを施す。
【0021】先ず、バーンイン基板のパッド電極4に、
チップ側のはんだボール2より融点の低い、クリーム状
のはんだ5を塗布する(図1(b))。クリームはんだ
5はSn:Pb=60:40の組成で、融点は183℃
である。
チップ側のはんだボール2より融点の低い、クリーム状
のはんだ5を塗布する(図1(b))。クリームはんだ
5はSn:Pb=60:40の組成で、融点は183℃
である。
【0022】次に、チップのはんだボール2とバーンイ
ン基板のパッド電極4とを位置合せして、パッド電極上
にチップを載置する。その後、チップを載置したバーン
イン基板をピーク温度230℃のリフロー炉に通し、チ
ップ1を基板3に固着し、接続する(図1(c))。こ
のとき、チップ側のはんだボール2は熔融せず、バーン
イン基板側の低融点はんだ5のみが熔融して、チップ1
は低融点はんだ5のみで基板3に搭載される。なお、図
1(c)において、実際はベアチップは図示されている
状態よりもっと沈下して、高融点のはんだボール2と基
板側のパッド電極4とは直接接触するのであるが、図1
(c)には、チップが低融点のクリームはんだのみで固
着されていることを強調するために、はんだボール2と
パッド電極4とが離れているように描いてある。尚ま
た、図2に例示するように、バーンイン基板3には複数
のベアチップ1が搭載されるが、それぞれのチップどう
しは、同じ位置の端子どうしがバーンイン基板の内層配
線6によって互いに接続されていることになる。
ン基板のパッド電極4とを位置合せして、パッド電極上
にチップを載置する。その後、チップを載置したバーン
イン基板をピーク温度230℃のリフロー炉に通し、チ
ップ1を基板3に固着し、接続する(図1(c))。こ
のとき、チップ側のはんだボール2は熔融せず、バーン
イン基板側の低融点はんだ5のみが熔融して、チップ1
は低融点はんだ5のみで基板3に搭載される。なお、図
1(c)において、実際はベアチップは図示されている
状態よりもっと沈下して、高融点のはんだボール2と基
板側のパッド電極4とは直接接触するのであるが、図1
(c)には、チップが低融点のクリームはんだのみで固
着されていることを強調するために、はんだボール2と
パッド電極4とが離れているように描いてある。尚ま
た、図2に例示するように、バーンイン基板3には複数
のベアチップ1が搭載されるが、それぞれのチップどう
しは、同じ位置の端子どうしがバーンイン基板の内層配
線6によって互いに接続されていることになる。
【0023】その後、図2に上面図を示すように、チッ
プを搭載したバーンイン基板3をバーンインのマザーボ
ード7のコネクタ8に挿入し、バーンイン炉に収納した
後、マザーボードの接続端子9を介して各ベアチップに
電圧を印加することでバーンインを実施し、特性試験に
よりチップの合否を判定する。
プを搭載したバーンイン基板3をバーンインのマザーボ
ード7のコネクタ8に挿入し、バーンイン炉に収納した
後、マザーボードの接続端子9を介して各ベアチップに
電圧を印加することでバーンインを実施し、特性試験に
よりチップの合否を判定する。
【0024】バーンイン終了後、マザーボード7からバ
ーンイン基板3を取り外す。更に、取り外したバーンイ
ン基板を図示しないホットプレート上で230℃に加熱
し、低融点はんだのみを再度熔融させて、チップをバー
ンイン基板から取り外す。取り外したチップには、図3
(a)に示すように、チップの各はんだボール2から固
着、接続用の低融点はんだがつらら状に伸びて、尖り3
6が生じている。
ーンイン基板3を取り外す。更に、取り外したバーンイ
ン基板を図示しないホットプレート上で230℃に加熱
し、低融点はんだのみを再度熔融させて、チップをバー
ンイン基板から取り外す。取り外したチップには、図3
(a)に示すように、チップの各はんだボール2から固
着、接続用の低融点はんだがつらら状に伸びて、尖り3
6が生じている。
【0025】次に、バーンイン基板から取り外したチッ
プのうち特性試験に合格したものだけを選別し、図3
(b)に示すように、ソルダウイック11上に載置し
て、ソルダウイック11とチップ1とを230℃に加熱
する。これにより、つらら状に尖った低温はんだ36の
みが再度熔融する。ソルダウイック11は、例えば、実
装用基板に実装した電子部品に故障が見つかり、その部
品を修理のために取り外す必要が生じた際に、熔融させ
たはんだを吸い取る用途などに用いられるものであっ
て、その断面図を図4(a)に、平面図を図4(b)に
示すように、銅線12を網目状に編んだものである。ソ
ルダウイック上で熔融したはんだは、網目での毛管現象
と銅とはんだとのなじみで、ソルダウイックに吸い取ら
れる。本実施例においては、再熔融した低融点はんだを
上述のソルダウイック11に吸収させ、これにより、チ
ップ1側には高融点のはんだボール2だけが残るように
して、図1(a)に示すバーンイン前と同じ状態の、低
融点はんだの尖りのないベアチップを得ている。
プのうち特性試験に合格したものだけを選別し、図3
(b)に示すように、ソルダウイック11上に載置し
て、ソルダウイック11とチップ1とを230℃に加熱
する。これにより、つらら状に尖った低温はんだ36の
みが再度熔融する。ソルダウイック11は、例えば、実
装用基板に実装した電子部品に故障が見つかり、その部
品を修理のために取り外す必要が生じた際に、熔融させ
たはんだを吸い取る用途などに用いられるものであっ
て、その断面図を図4(a)に、平面図を図4(b)に
示すように、銅線12を網目状に編んだものである。ソ
ルダウイック上で熔融したはんだは、網目での毛管現象
と銅とはんだとのなじみで、ソルダウイックに吸い取ら
れる。本実施例においては、再熔融した低融点はんだを
上述のソルダウイック11に吸収させ、これにより、チ
ップ1側には高融点のはんだボール2だけが残るように
して、図1(a)に示すバーンイン前と同じ状態の、低
融点はんだの尖りのないベアチップを得ている。
【0026】次に、本発明の第2の実施例について述べ
る。本実施例は、Sn:Pb=5:95の高融点はんだ
製のはんだボールを電極の本体とし、その本体の高融点
のはんだボールをSn:Pb=60:40の低融点はん
だで覆った構造の電極を有する半導体ベアチップに、本
発明を適用した例である。本実施例は、実施例1とは違
って、ベアチップをバーンイン基板に搭載する際、チッ
プ搭載用の格別の低融点クリームはんだを用いることは
しない。すなわち、バーンインにあたっては、先ず、ベ
アチップのはんだボールとバーンイン基板のパッド電極
とを位置合せして、そのままチップをバーンイン基板上
に載置し、その状態でピーク温度230℃のリフロー炉
を通す。これにより、チップ側のはんだボールの表面の
低融点はんだのみが熔融して、チップがバーンイン基板
に固着、接続される。
る。本実施例は、Sn:Pb=5:95の高融点はんだ
製のはんだボールを電極の本体とし、その本体の高融点
のはんだボールをSn:Pb=60:40の低融点はん
だで覆った構造の電極を有する半導体ベアチップに、本
発明を適用した例である。本実施例は、実施例1とは違
って、ベアチップをバーンイン基板に搭載する際、チッ
プ搭載用の格別の低融点クリームはんだを用いることは
しない。すなわち、バーンインにあたっては、先ず、ベ
アチップのはんだボールとバーンイン基板のパッド電極
とを位置合せして、そのままチップをバーンイン基板上
に載置し、その状態でピーク温度230℃のリフロー炉
を通す。これにより、チップ側のはんだボールの表面の
低融点はんだのみが熔融して、チップがバーンイン基板
に固着、接続される。
【0027】以下、実施例1と同様にしてバーンインを
実施し、特性試験により合否を判定する。更に、マザー
ボードから取り外したバーンイン基板を230℃に加熱
してチップとバーンイン基板との間の低融点はんだのみ
を再溶融させ、チップをバーンイン基板から取り外す。
実施し、特性試験により合否を判定する。更に、マザー
ボードから取り外したバーンイン基板を230℃に加熱
してチップとバーンイン基板との間の低融点はんだのみ
を再溶融させ、チップをバーンイン基板から取り外す。
【0028】そして、取り外したチップのうち特性試験
に合格したもののみをソルダウイックと共に230℃に
加熱し、低融点はんだのみを再溶融させ、熔融した低融
点はんだをソルダウイックに吸収させて、低融点はんだ
の尖りを取り除く。
に合格したもののみをソルダウイックと共に230℃に
加熱し、低融点はんだのみを再溶融させ、熔融した低融
点はんだをソルダウイックに吸収させて、低融点はんだ
の尖りを取り除く。
【0029】尚、上述の実施例1、2はいずれも、セラ
ミック製のバーンイン基板を用いた例であるが、本発明
はこれに限らず、例えばガラスエポキシ製のプリント配
線基板のような、セラミック以外の材料を母材とするバ
ーンイン基板を用いても構わない。但し、耐久性に優れ
たセラミック製の基板を用いた方が、バーンイン基板を
繰り返し使用できて好ましいであろう。
ミック製のバーンイン基板を用いた例であるが、本発明
はこれに限らず、例えばガラスエポキシ製のプリント配
線基板のような、セラミック以外の材料を母材とするバ
ーンイン基板を用いても構わない。但し、耐久性に優れ
たセラミック製の基板を用いた方が、バーンイン基板を
繰り返し使用できて好ましいであろう。
【0030】また、ベアチップの外部接続用の電極の本
体がSn:Pb=5:95の高融点のはんだボールであ
る場合を例にして説明したが、この外部接続用電極の本
体は必ずしも高融点はんだに限られるものではない。チ
ップとバーンイン基板との固着、接続に用いるはんだよ
り融点の高い良導電性材料であれば、他の材料を用いて
も良い。
体がSn:Pb=5:95の高融点のはんだボールであ
る場合を例にして説明したが、この外部接続用電極の本
体は必ずしも高融点はんだに限られるものではない。チ
ップとバーンイン基板との固着、接続に用いるはんだよ
り融点の高い良導電性材料であれば、他の材料を用いて
も良い。
【0031】更には、ベアチップとしてICのチップを
例にして説明したが、例えば表面実装構造のセラミック
コンデンサのベアチップのような、他の電子部品のベア
チップに対しても、本発明は実施例と同様な作用効果を
奏する。
例にして説明したが、例えば表面実装構造のセラミック
コンデンサのベアチップのような、他の電子部品のベア
チップに対しても、本発明は実施例と同様な作用効果を
奏する。
【0032】
【発明の効果】以上説明したように、本発明によれば、
1つの面に外部との接続用の電極を設けた表面実装型の
電子部品のベアチップに対し、バーンイン基板側又はチ
ップ側に、上記ベアチップの外部接続用電極より融点の
低い低融点はんだの層を設け、これによってベアチップ
に対してバーンインを施す、電子部品のベアチップのバ
ーンイン方法において、バーンイン後の個々のベアチッ
プに低融点はんだのつらら状の尖りが生じないようにす
ることができる。
1つの面に外部との接続用の電極を設けた表面実装型の
電子部品のベアチップに対し、バーンイン基板側又はチ
ップ側に、上記ベアチップの外部接続用電極より融点の
低い低融点はんだの層を設け、これによってベアチップ
に対してバーンインを施す、電子部品のベアチップのバ
ーンイン方法において、バーンイン後の個々のベアチッ
プに低融点はんだのつらら状の尖りが生じないようにす
ることができる。
【図1】本発明の実施例1に係るバーンインの過程をバ
ーンインの進行順に示す図であって、チップの側面、バ
ーンイン基板にクリームはんだを塗布した状態及びバー
ンイン基板にチップを搭載した後の状態を示す図であ
る。
ーンインの進行順に示す図であって、チップの側面、バ
ーンイン基板にクリームはんだを塗布した状態及びバー
ンイン基板にチップを搭載した後の状態を示す図であ
る。
【図2】実施例1に係るバーンインの過程をバーンイン
の進行順に示す図であって、チップを搭載したバーンイ
ン基板をマザーボードにセットした状態を示す上面図で
ある。
の進行順に示す図であって、チップを搭載したバーンイ
ン基板をマザーボードにセットした状態を示す上面図で
ある。
【図3】実施例1に係るバーンインの過程をバーンイン
の進行順に示す図であって、バーンイン基板から取り外
したチップの側面及び低融点はんだをソルダウイックに
吸収させた状態を示す図である。
の進行順に示す図であって、バーンイン基板から取り外
したチップの側面及び低融点はんだをソルダウイックに
吸収させた状態を示す図である。
【図4】実施例1において用いたソルダウイックの断面
図及び上面図を示す図である。
図及び上面図を示す図である。
【図5】従来例1に係るバーンインの過程を、バーンイ
ンの進行順に示す図である。
ンの進行順に示す図である。
【図6】従来例2に係るバーンインにおいて、チップを
バーンイン基板に搭載した状態を示す断面図である。
バーンイン基板に搭載した状態を示す断面図である。
1 ベアチップ 2 高融点のはんだボール 3 バーンイン基板 4 パッド電極 5 低融点はんだ 6 内層配線 7 マザーボード 8 コネクタ 9 接続端子 11 ソルダウイック 12 銅線 36 低融点はんだの尖り
Claims (7)
- 【請求項1】 一の面に外部との接続のための外部電極
を有する表面実装型の電子部品のベアチップを、前記外
部電極より融点の低い低融点はんだを用いてバーンイン
基板に固着、接続する搭載過程と、接続したベアチップ
に対してバーンインを施すバーンイン過程と、バーンイ
ン基板からベアチップを取り外す取外し過程とを含む電
子部品のベアチップのバーンイン方法において、 前記バーンイン基板から取り外した後のベアチップか
ら、外部電極に付着した低融点はんだを取り除くはんだ
除去過程を設けたことを特徴とする電子部品のベアチッ
プのバーンイン方法。 - 【請求項2】 前記はんだ除去過程では、前記バーンイ
ン基板から取り外した後のベアチップをソルダウイック
上で加熱して、前記外部電極に付着した低融点はんだの
みを再度熔融させ、前記ソルダウイックに吸収させるこ
とを特徴とする、請求項1に記載の電子部品のベアチッ
プのバーンイン方法。 - 【請求項3】 前記搭載過程では、前記バーンイン基板
上のベアチップとの接続用電極に塗布したクリーム状の
低融点はんだを熔融させることによりベアチップを固
着、接続することを特徴とする、請求項1又は請求項2
に記載の電子部品のベアチップのバーンイン方法。 - 【請求項4】 外部電極の本体がこれより融点の低い低
融点はんだで覆われている構造のベアチップをバーンイ
ンの対象とし、前記搭載過程では、前記ベアチップの外
部電極上の低融点はんだを熔融させることによりベアチ
ップを固着、接続することを特徴とする、請求項1又は
請求項2に記載の電子部品のベアチップのバーンイン方
法。 - 【請求項5】 一の面に外部との接続用の外部電極を有
する表面実装型の電子部品のベアチップにバーンインを
施す方法であって、 バーンイン基板の前記ベアチップの外部電極と接続すべ
き電極部分に、前記外部電極より融点の低いクリーム状
の低融点はんだを塗布する過程と、 前記ベアチップをバーンイン基板の搭載位置に載置し、
前記低融点はんだのみが熔融する温度範囲でのはんだリ
フロー法で前記低融点はんだのみを熔融させてベアチッ
プをバーンイン基板に固着、接続する過程と、 接続されたベアチップにバーンインを施す過程と、 ベアチップを含むバーンイン基板を低融点はんだのみが
熔融する温度範囲に加熱して低融点はんだのみを熔融さ
せ、バーンイン基板からベアチップを取り外す過程と、 取り外したベアチップをソルダウイック上で低融点はん
だのみが熔融する温度範囲に加熱して低融点はんだのみ
を熔融させ、熔融した低融点はんだを前記ソルダウイッ
クに吸収させる過程とを含む電子部品のベアチップのバ
ーンイン方法。 - 【請求項6】 電極の本体がこれより融点の低い低融点
はんだで覆われた構造の外部との接続用の外部電極を有
する表面実装型の電子部品のベアチップにバーンインを
施す方法であって、 前記ベアチップをバーンイン基板の搭載位置に載置し、
前記外部電極上の低融点はんだのみが熔融する温度範囲
でのはんだリフロー法で前記低融点はんだのみを熔融さ
せてベアチップをバーンイン基板に固着、接続する過程
と、 接続されたベアチップにバーンインを施す過程と、 ベアチップを含むバーンイン基板を低融点はんだのみが
熔融する温度範囲に加熱して低融点はんだのみを熔融さ
せ、バーンイン基板からベアチップを取り外す過程と、 取り外したベアチップをソルダウイック上で低融点はん
だのみが熔融する温度範囲に加熱して低融点はんだのみ
を熔融させ、熔融した低融点はんだを前記ソルダウイッ
クに吸収させる過程とを含む電子部品のベアチップのバ
ーンイン方法。 - 【請求項7】 前記バーンイン基板にセラミック製の基
板を用いることを特徴とする、請求項1乃至6の何れか
1項に記載の電子部品のベアチップのバーンイン方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000347076A JP2002148305A (ja) | 2000-11-14 | 2000-11-14 | 電子部品のベアチップのバーンイン方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000347076A JP2002148305A (ja) | 2000-11-14 | 2000-11-14 | 電子部品のベアチップのバーンイン方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002148305A true JP2002148305A (ja) | 2002-05-22 |
Family
ID=18820861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000347076A Pending JP2002148305A (ja) | 2000-11-14 | 2000-11-14 | 電子部品のベアチップのバーンイン方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002148305A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113777465A (zh) * | 2020-06-09 | 2021-12-10 | 台湾爱司帝科技股份有限公司 | 芯片检测方法、芯片检测结构以及芯片承载结构 |
-
2000
- 2000-11-14 JP JP2000347076A patent/JP2002148305A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113777465A (zh) * | 2020-06-09 | 2021-12-10 | 台湾爱司帝科技股份有限公司 | 芯片检测方法、芯片检测结构以及芯片承载结构 |
CN113777465B (zh) * | 2020-06-09 | 2024-03-26 | 台湾爱司帝科技股份有限公司 | 芯片检测方法、芯片检测结构以及芯片承载结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
JP2004288820A (ja) | 電子回路モジュールおよびその製造方法 | |
US20070228115A1 (en) | Method of manufacturing an electronic component | |
JP2002148305A (ja) | 電子部品のベアチップのバーンイン方法 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP3257011B2 (ja) | 半導体装置の組立方法 | |
JP3965795B2 (ja) | 電子部品の半田付け方法 | |
JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
KR101005505B1 (ko) | 배선 기판으로의 전자 부품 탑재 방법 | |
JPH11186454A (ja) | Bga型集積回路部品、その製造方法およびその実装方法 | |
JP3834118B2 (ja) | はんだ付け方法 | |
JP2904274B2 (ja) | Lsiパッケージの実装方法 | |
JPH0864717A (ja) | 回路部品の実装方法 | |
JP3013682B2 (ja) | 半田バンプならびにこれを用いた電子部品の接続構造および方法 | |
JPH1187906A (ja) | 半導体装置およびその実装方法 | |
JP3239071B2 (ja) | ボール・グリッド・アレイ(bga)とその製造方法および電子装置 | |
JPH11150151A (ja) | 集積回路チップの実装構造および方法 | |
JP2002184932A (ja) | 半導体装置およびその製造方法 | |
JPS59188996A (ja) | 電子部品の実装方法 | |
JPS598391A (ja) | 平面実装用ハンダ板 | |
JPH09260833A (ja) | 改修用半導体装置及びその実装方法 | |
JP2001250904A (ja) | 電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030819 |