CN113777465B - 芯片检测方法、芯片检测结构以及芯片承载结构 - Google Patents

芯片检测方法、芯片检测结构以及芯片承载结构 Download PDF

Info

Publication number
CN113777465B
CN113777465B CN202110588223.4A CN202110588223A CN113777465B CN 113777465 B CN113777465 B CN 113777465B CN 202110588223 A CN202110588223 A CN 202110588223A CN 113777465 B CN113777465 B CN 113777465B
Authority
CN
China
Prior art keywords
chip
welding material
chips
low
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110588223.4A
Other languages
English (en)
Other versions
CN113777465A (zh
Inventor
廖建硕
张正杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asti Global Inc Taiwan
Original Assignee
Asti Global Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asti Global Inc Taiwan filed Critical Asti Global Inc Taiwan
Publication of CN113777465A publication Critical patent/CN113777465A/zh
Application granted granted Critical
Publication of CN113777465B publication Critical patent/CN113777465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开一种芯片检测方法、芯片检测结构以及芯片承载结构。芯片检测方法包括：提供一芯片检测结构、一芯片承载结构以及多个熔接材料组，芯片检测结构包括多个微加热器组，芯片承载结构用于承载多个芯片，多个熔接材料组设置于芯片承载结构与芯片检测结构之间；将芯片承载结构与芯片检测结构彼此靠近，以使得每一熔接材料组同时接触芯片承载结构与芯片检测结构，每一熔接材料组包括低温熔接材料组以及高温熔接材料组；多个低温熔接材料组分别通过多个微加热器组的加热后再固化；以及，对多个芯片进行检测，以使得多个芯片被区分成多个良好的芯片以及多个不良的芯片。借此，芯片能够预先通过芯片检测结构的检测而筛选出良好的芯片。

Description

芯片检测方法、芯片检测结构以及芯片承载结构
技术领域
本发明涉及一种检测方法、检测结构以及承载结构，特别是涉及一种芯片检测方法、芯片检测结构以及芯片承载结构。
背景技术
现有技术中，多个发光二极管芯片可以在一晶圆上制作出来，但是多个发光二极管芯片必须先从晶圆上切割下来后，才能进行光学检测，不仅造成发光二极管芯片在光学检测上的困难度，也降低发光二极管芯片的检测效率。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种芯片检测方法、芯片检测结构以及芯片承载结构。
为了解决上述的技术问题，本发明所采用的其中一技术方案是提供一种芯片检测方法，其包括：提供一芯片检测结构、一芯片承载结构以及多个熔接材料组，芯片检测结构包括多个微加热器组，芯片承载结构用于承载多个芯片，多个熔接材料组设置于芯片承载结构与芯片检测结构之间；将芯片承载结构与芯片检测结构彼此靠近，以使得每一熔接材料组同时接触芯片承载结构与芯片检测结构，每一熔接材料组包括一低温熔接材料组以及熔点高于低温熔接材料组的一高温熔接材料组；多个低温熔接材料组分别通过多个微加热器组的加热后再固化，以使得多个芯片分别通过已固化后的多个低温熔接材料组而电性连接于芯片检测结构；以及，对多个芯片进行检测，以使得多个芯片被区分成多个良好的芯片以及多个不良的芯片。
为了解决上述的技术问题，本发明所采用的另外一技术方案是提供一种芯片检测结构，其包括：一芯片检测基板以及多个微加热器组。芯片检测基板包括多个基板焊垫组。多个微加热器组设置在芯片检测基板上或者芯片检测基板的内部。其中，芯片检测基板的多个基板焊垫组分别用于承载多个低温熔接材料组。
为了解决上述的技术问题，本发明所采用的另外再一技术方案是提供一种芯片承载结构，其包括：一芯片承载基板，芯片承载基板用于承载多个芯片。其中，多个芯片分别用于承载多个熔接材料组，每一熔接材料组包括设置在相对应的芯片上的一高温熔接材料组以及设置在高温熔接材料组上的一低温熔接材料组。
本发明的其中一有益效果在于，本发明所提供的一种芯片检测方法、芯片检测结构以及芯片承载结构，其能通过“将芯片承载结构与芯片检测结构彼此靠近，以使得每一熔接材料组同时接触芯片承载结构与芯片检测结构，每一熔接材料组包括一低温熔接材料组以及熔点高于低温熔接材料组的一高温熔接材料组”、“多个低温熔接材料组分别通过多个微加热器组的加热后再固化，以使得多个芯片分别通过已固化后的多个低温熔接材料组而电性连接于芯片检测结构”以及“对多个芯片进行检测，以使得多个芯片被区分成多个良好的芯片以及多个不良的芯片”的技术方案，使得当芯片在被固晶在一电路基板上之前，芯片能够预先通过芯片检测结构的检测而筛选出良好的芯片，以确保只有良好的芯片可以被固晶在电路基板上。
本发明的另外一有益效果在于，本发明所提供的一种芯片检测结构，其能通过“芯片检测基板包括多个基板焊垫组”、“多个微加热器组设置在芯片检测基板上或者芯片检测基板的内部”以及“芯片检测基板的多个基板焊垫组分别用于承载多个低温熔接材料组”的技术方案，以使得每一芯片能够通过相对应的低温熔接材料组以电性连接于芯片检测基板。借此，当芯片在被固晶在一电路基板上之前，芯片能够预先通过芯片检测结构的检测而筛选出良好的芯片，以确保只有良好的芯片可以被固晶在电路基板上。
本发明的另外一有益效果在于，本发明所提供的一种芯片承载结构，其能通过“芯片承载基板用于承载多个芯片”以及“每一熔接材料组包括设置在相对应的芯片上的一高温熔接材料组以及设置在高温熔接材料组上的一低温熔接材料组”的技术方案，以使得每一芯片能够通过相对应的低温熔接材料组以电性连接于一芯片检测结构的一芯片检测基板。借此，当芯片在被固晶在一电路基板上之前，芯片能够预先通过芯片检测结构的检测而筛选出良好的芯片，以确保只有良好的芯片可以被固晶在电路基板上。
为使能进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明第一、二实施例的芯片检测方法的流程图。
图2为多个熔接材料组的多个低温熔接材料组分别设置在芯片承载结构的多个芯片上的示意图。
图3为多个熔接材料组的多个低温熔接材料组分别设置在芯片检测结构的多个基板焊垫组上的示意图。
图4为每一低温熔接材料组的第一低温熔接材料以及第二低温熔接材料分别通过相对应的微加热器组的一第一微加热器以及一第二微加热器进行加热的示意图。
图5为多个芯片进行检测的示意图。
图6为本发明第一实施例的芯片检测方法的步骤S108的示意图。
图7为多个良好的芯片从芯片检测结构的一芯片检测基板上分离的示意图。
图8为多个良好的芯片移转到电路基板上之前的示意图。
图9为多个良好的芯片移转到电路基板上之后的示意图。
图10为芯片承载基板分离多个良好的芯片的示意图。
图11为多个良好的芯片固晶在电路基板上的示意图。
图12为本发明第二实施例的芯片检测方法使用一材料移除模块的示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“芯片检测方法、芯片检测结构以及芯片承载结构”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以实行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
[第一实施例]
参阅图1至图11所示，本发明第一实施例提供一种芯片检测方法，其至少包括下列步骤：首先，配合图1至图3所示，提供一芯片检测结构1、一芯片承载结构2以及多个熔接材料组3，芯片检测结构1包括多个微加热器组11，芯片承载结构2用于承载多个芯片C，多个熔接材料组3设置于芯片承载结构2与芯片检测结构1之间(步骤S100)；接着，配合图1至图4所示，将芯片承载结构2与芯片检测结构1彼此靠近，以使得每一熔接材料组3同时接触芯片承载结构2与芯片检测结构1，每一熔接材料组3包括一低温熔接材料组3L以及熔点高于低温熔接材料组3L的一高温熔接材料组3H(步骤S102)；然后，配合图1与图4所示，多个低温熔接材料组3L分别通过多个微加热器组11的加热后再固化(先加热后再冷却固化)，以使得多个芯片C分别通过已固化后的多个低温熔接材料组3L而电性连接于芯片检测结构1(步骤S104)；接下来，配合图1与图5所示，对多个芯片C进行检测，以使得多个芯片C被区分成“多个良好的芯片(C-GO)”以及“多个不良的芯片(C-NG)(图5只显示其中一个不良的芯片(C-NG))”(步骤S106)。借此，以完成对多个芯片C的芯片检测方法。
举例来说，配合图2与图3所示，在提供芯片检测结构1、芯片承载结构2与多个熔接材料组3的步骤中，芯片检测结构1与芯片承载结构2会彼此分离，并且多个熔接材料组3的多个低温熔接材料组3L可以分别设置在芯片承载结构2的多个芯片C上(如图2所示)或者分别设置在芯片检测结构1的多个基板焊垫组100上(如图3所示)。更进一步来说，每一低温熔接材料组3L可以包括一第一低温熔接材料31L以及一第二低温熔接材料32L，并且第一低温熔接材料31L与第二低温熔接材料32L可以是较低温的焊锡或者其它在低温时即可熔化的焊接用材料(低温溶点可约略为10～40度之间的任意正整数，或者5～30度之间的任意正整数，或者20～50度之间的任意正整数，或者低于178度以下的任意正整数)。另外，每一高温熔接材料组3H可以包括一第一高温熔接材料31H以及一第二高温熔接材料32H，并且第一高温熔接材料31H与第二高温熔接材料32H可以是较高温的焊锡或者其它在高温时才可熔化的焊接用材料(高温溶点可约略为高于178度以上的任意正整数，或者高于183度以上的任意正整数)。再者，每一高温熔接材料组3H的第一高温熔接材料31H与第二高温熔接材料32H分别设置在相对应的芯片的两个芯片焊垫C100上。如图2所示，当多个熔接材料组3的多个低温熔接材料组3L分别设置在芯片承载结构2的多个芯片C上时，每一第一低温熔接材料31L与每一第二低温熔接材料32L分别设置在相对应的第一高温熔接材料31H与相对应的第二高温熔接材料32H上。如图3所示，当多个熔接材料组3的多个低温熔接材料组3L分别设置在芯片检测结构1的多个基板焊垫组100上时，每一低温熔接材料组3L的第一低温熔接材料31L与第二低温熔接材料32L分别设置在相对应的基板焊垫组100的两个基板焊垫1000上。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
举例来说，配合图2与图4所示，在将芯片承载结构2与芯片检测结构1彼此靠近的步骤S102中，进一步包括：芯片承载结构2朝向芯片检测结构1移动(或者芯片检测结构1朝向芯片承载结构2移动)，以使得分别预先设置在芯片承载结构2的多个芯片C上的多个熔接材料组3分别接触芯片检测结构1的多个基板焊垫组100。另外，配合图3与图4所示，在将芯片承载结构2与芯片检测结构1彼此靠近的步骤S102中，进一步包括：芯片承载结构2朝向芯片检测结构1移动(或者芯片检测结构1朝向芯片承载结构2移动)，以使得分别预先设置在芯片检测结构1的多个基板焊垫组100上的多个熔接材料组3分别接触芯片承载结构2的多个芯片C。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
举例来说，配合图1与图4所示，在多个低温熔接材料组3L分别通过多个微加热器组11的加热后再固化的步骤S104中，进一步包括：首先，将每一低温熔接材料组3L的第一低温熔接材料31L以及第二低温熔接材料32L分别通过相对应的微加热器组11的一第一微加热器111以及一第二微加热器112的加热而熔化(第一微加热器111与第二微加热器112分别依据第一低温熔接材料31L与第二低温熔接材料32L的熔化温度而加热)(步骤S1042)；然后，固化(冷却)每一低温熔接材料组3L的第一低温熔接材料31L以及第二低温熔接材料32L，以使得相对应的芯片C通过已固化后的第一低温熔接材料31L以及第二低温熔接材料32L而电性连接于芯片检测结构1(且固定在芯片检测结构1上)(步骤S1044)。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
举例来说，配合图1与图5所示，在对多个芯片C进行检测的步骤S106中，进一步包括：首先，检测每一芯片C，以取得每一芯片C的一电气特性信息(例如电压、电流等)或者一光学特性信息(例如全光通量、发光强度、发光光谱分布等)(步骤S1062)；然后，依据每一芯片C的电气特性信息或者光学特性信息(或者电气特性信息与光学特性信息)，以将每一芯片C分类为良好的芯片(C-GO)或者不良的芯片(C-NG)(步骤S1064)。更进一步来说，由于芯片C已通过已固化后的第一低温熔接材料31L以及第二低温熔接材料32L而电性连接于芯片检测结构1，所以芯片C的电气特性信息可以通过芯片检测结构1来取得。另外，由于芯片承载结构2的一芯片承载基板20是透光材质，所以芯片C的光学特性信息可以通过一光学检测模块D来取得。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
举例来说，配合图1以及图5至图7所示，在对多个芯片C进行检测以使得多个芯片C被区分成多个良好的芯片(C-GO)以及多个不良的芯片(C-NG)的步骤S106后，芯片检测方法进一步包括：对于多个良好的芯片(C-GO)，将一部分的多个低温熔接材料组3L分别通过一部分的多个微加热器组11的加热而熔化，以便于分离多个良好的芯片(C-GO)与芯片检测结构1(步骤S108)。更进一步来说，在分离多个良好的芯片(C-GO)与芯片检测结构1的步骤S108中，进一步包括：首先，配合图1与图6所示，将低温熔接材料组3L的第一低温熔接材料31L以及第二低温熔接材料32L分别通过相对应的微加热器组11的第一微加热器111以及第二微加热器112的加热而熔化，以降低良好的芯片(C-GO)与低温熔接材料组3L之间的结合强度(以降低良好的芯片(C-GO)的其中一芯片焊垫C100与低温熔接材料组3L的第一低温熔接材料31L之间的结合强度，并且降低良好的芯片(C-GO)的另外一芯片焊垫C100与低温熔接材料组3L的第二低温熔接材料32L之间的结合强度)(步骤S1082)；然后，配合图1与图7所示，分离多个良好的芯片(C-GO)与芯片检测结构1，而只留下多个不良的芯片(C-NG)于芯片检测结构1上(步骤S1084)。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
值得注意的是，多个不良的芯片(C-NG)也可以分离芯片检测结构1。举例来说，先将低温熔接材料组3L的第一低温熔接材料31L以及第二低温熔接材料32L分别通过相对应的微加热器组11的第一微加热器111以及第二微加热器112的加热而熔化，以降低不良的芯片(C-NG)与低温熔接材料组3L之间的结合强度，然后再分离多个不良的芯片(C-NG)与芯片检测结构1。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
举例来说，配合图1以及图7至图11所示，在分离多个良好的芯片(C-GO)与芯片检测结构1的步骤S108后，芯片检测方法进一步包括：首先，配合图1与图7所示，依序或者同时将多个良好的芯片(C-GO)从芯片检测结构1的一芯片检测基板10上分离(步骤S110(A))；然后，配合图1以及图8至图11所示，依序或者同时将多个良好的芯片(C-GO)移转到一电路基板P上(步骤S112(A))，借此以完成对多个芯片C的芯片移转步骤。值得注意的是，低温熔接材料组3L与高温熔接材料组3H通过加热后可以相互熔合成一熔合材料组(3L-3H)，并且良好的芯片(C-GO)可以通过熔合材料组(3L-3H)而固晶在电路基板P上。更进一步来说，配合图8与图9所示，在步骤S112(A)中，多个良好的芯片(C-GO)可以先依序或者同时放置在电路基板P上(如图8所示)，然后多个良好的芯片(C-GO)可以依序或者同时通过一材料固化模块L(例如通过雷射光或者红外线IR照射低温熔接材料组3L与高温熔接材料组3H，以便于形成一熔合材料组(3L-3H))而固定在电路基板P上(如图9所示)。再者，配合图10与图11所示，当良好的芯片(C-GO)是通过黏着材料(图未示)而黏附在芯片承载基板20上时，由于多个良好的芯片(C-GO)已经通过熔合材料组(3L-3H)而固定在电路基板P上，所以芯片承载基板20可以轻易分离多个良好的芯片(C-GO)，以使得多个良好的芯片(C-GO)被固晶在电路基板P上。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
值得注意的是，如图3所示，本发明第一实施例进一步提供一种芯片检测结构1，其包括：一芯片检测基板10以及多个微加热器组11。举例来说，芯片检测基板10包括多个基板焊垫组100，多个微加热器组11设置在芯片检测基板10上或者芯片检测基板10的内部，并且芯片检测基板10的多个基板焊垫组100分别用于承载多个低温熔接材料组3L。更进一步来说，每一高温熔接材料组3H包括一第一高温熔接材料31H以及一第二高温熔接材料32H，并且每一低温熔接材料组3L包括用于接触第一高温熔接材料31H的一第一低温熔接材料31L以及用于接触第二高温熔接材料32H的一第二低温熔接材料32L。另外，每一低温熔接材料组3L包括一第一低温熔接材料31L以及一第二低温熔接材料32L，并且每一低温熔接材料组3L的第一低温熔接材料31L与第二低温熔接材料32L分别设置在相对应的基板焊垫组100的两个基板焊垫1000上。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
值得注意的是，如图2所示，本发明第一实施例进一步提供一种芯片承载结构2，其包括：一芯片承载基板20，芯片承载基板20用于承载多个芯片C。举例来说，多个芯片C分别用于承载多个熔接材料组3，并且每一熔接材料组3包括设置在相对应的芯片C上的一高温熔接材料组3H以及设置在高温熔接材料组3H上的一低温熔接材料组3L。更进一步来说，每一高温熔接材料组3H包括一第一高温熔接材料31H以及一第二高温熔接材料32H，并且每一高温熔接材料组3H的第一高温熔接材料31H与第二高温熔接材料32H分别设置在相对应的芯片C的两个芯片焊垫C100上。另外，每一低温熔接材料组3L包括一第一低温熔接材料31L以及一第二低温熔接材料32L，并且每一第一低温熔接材料31L与每一第二低温熔接材料32L分别设置在相对应的第一高温熔接材料31H与相对应的第二高温熔接材料32H上。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
[第二实施例]
参阅图1、图11与图12所示，本发明第二实施例提供一种芯片检测方法。由图12与图10的比较可知，第二实施例与第一实施例最大的差异在于：在分离多个良好的芯片(C-GO)与芯片检测结构1的步骤S108后，第二实施例的芯片检测方法进一步包括：首先，配合图1与图12所示，依序或者同时将多个良好的芯片(C-GO)移转到一电路基板P上(步骤S110(B))；然后，配合图1、图11与图12所示，通过一材料移除模块R(例如由光阻剥离液提供设备所提供的光阻剥离液，其可为有机溶剂或者无机溶剂)，以将芯片承载结构2的一芯片承载基板20从多个良好的芯片(C-GO)上移除(步骤S112(B))，借此以完成对多个芯片C的芯片移转步骤。值得注意的是，低温熔接材料组3L与高温熔接材料组3H可以相互熔合成一熔合材料组(3L-3H)，并且良好的芯片(C-GO)可以通过熔合材料组(3L-3H)而固晶在电路基板P上。
[实施例的有益效果]
本发明的其中一有益效果在于，本发明所提供的一种芯片检测方法，其能通过“将芯片承载结构2与芯片检测结构1彼此靠近，以使得每一熔接材料组3同时接触芯片承载结构2与芯片检测结构1，每一熔接材料组3包括一低温熔接材料组3L以及熔点高于低温熔接材料组3L的一高温熔接材料组3H”、“多个低温熔接材料组3L分别通过多个微加热器组11的加热后再固化，以使得多个芯片C分别通过已固化后的多个低温熔接材料组3L而电性连接于芯片检测结构1”以及“对多个芯片C进行检测，以使得多个芯片C被区分成多个良好的芯片(C-GO)以及多个不良的芯片(C-NG)”的技术方案，使得当芯片C在被固晶在一电路基板P上之前，芯片C能够预先通过芯片检测结构1的检测而筛选出良好的芯片(C-GO)，以确保只有良好的芯片(C-GO)可以被固晶在电路基板P上。
本发明的另外一有益效果在于，本发明所提供的一种芯片检测结构1，其能通过“芯片检测基板10包括多个基板焊垫组100”、“多个微加热器组11设置在芯片检测基板10上或者芯片检测基板10的内部”以及“芯片检测基板10的多个基板焊垫组100分别用于承载多个低温熔接材料组3L”的技术方案，以使得每一芯片C能够通过相对应的低温熔接材料组3L以电性连接于芯片检测基板10。借此，当芯片C在被固晶在一电路基板P上之前，芯片C能够预先通过芯片检测结构1的检测而筛选出良好的芯片(C-GO)，以确保只有良好的芯片(C-GO)可以被固晶在电路基板P上。
本发明的另外一有益效果在于，本发明所提供的一种芯片承载结构2，其能通过“芯片承载基板20用于承载多个芯片C”以及“每一熔接材料组3包括设置在相对应的芯片C上的一高温熔接材料组3H以及设置在高温熔接材料组3H上的一低温熔接材料组3L”的技术方案，以使得每一芯片C能够通过相对应的低温熔接材料组3L以电性连接于一芯片检测结构1的一芯片检测基板10。借此，当芯片C在被固晶在一电路基板P上之前，芯片C能够预先通过芯片检测结构1的检测而筛选出良好的芯片(C-GO)，以确保只有良好的芯片(C-GO)可以被固晶在电路基板P上。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。

Claims (10)

1.一种芯片检测方法，其特征在于，所述芯片检测方法包括：
提供一芯片检测结构、一芯片承载结构以及多个熔接材料组，所述芯片检测结构包括多个微加热器组，所述芯片承载结构用于承载多个芯片，多个所述熔接材料组设置于所述芯片承载结构与所述芯片检测结构之间；
将所述芯片承载结构与所述芯片检测结构彼此靠近，以使得每一所述熔接材料组同时接触所述芯片承载结构与所述芯片检测结构，每一所述熔接材料组包括一低温熔接材料组以及熔点高于所述低温熔接材料组的一高温熔接材料组；
多个所述低温熔接材料组分别通过多个所述微加热器组的加热后再固化，以使得多个所述芯片分别通过已固化后的多个所述低温熔接材料组而电性连接于所述芯片检测结构；以及
对多个所述芯片进行检测，以使得多个所述芯片被区分成多个良好的芯片以及多个不良的芯片。
2.根据权利要求1所述的芯片检测方法，其特征在于，在提供所述芯片检测结构、所述芯片承载结构与多个所述熔接材料组的步骤中，所述芯片检测结构与所述芯片承载结构彼此分离，且多个所述熔接材料组的多个所述低温熔接材料组分别设置在所述芯片承载结构的多个所述芯片上或者所述芯片检测结构的多个基板焊垫组上；其中，每一所述低温熔接材料组包括一第一低温熔接材料以及一第二低温熔接材料，每一所述高温熔接材料组包括一第一高温熔接材料以及一第二高温熔接材料，且每一所述高温熔接材料组的所述第一高温熔接材料与所述第二高温熔接材料分别设置在相对应的所述芯片的两个芯片焊垫上；其中，每一所述第一低温熔接材料与每一所述第二低温熔接材料分别设置在相对应的所述第一高温熔接材料与相对应的所述第二高温熔接材料上。
3.根据权利要求1所述的芯片检测方法，其特征在于，在提供所述芯片检测结构、所述芯片承载结构与多个所述熔接材料组的步骤中，所述芯片检测结构与所述芯片承载结构彼此分离，且多个所述熔接材料组的多个所述低温熔接材料组分别设置在所述芯片承载结构的多个所述芯片上或者所述芯片检测结构的多个基板焊垫组上；其中，每一所述低温熔接材料组包括一第一低温熔接材料以及一第二低温熔接材料，每一所述高温熔接材料组包括一第一高温熔接材料以及一第二高温熔接材料，且每一所述高温熔接材料组的所述第一高温熔接材料与所述第二高温熔接材料分别设置在相对应的所述芯片的两个芯片焊垫上；其中，每一所述低温熔接材料组的所述第一低温熔接材料与所述第二低温熔接材料分别设置在相对应的所述基板焊垫组的两个基板焊垫上。
4.根据权利要求1所述的芯片检测方法，其特征在于，在提供所述芯片检测结构、所述芯片承载结构与多个所述熔接材料组的步骤中，所述芯片检测结构与所述芯片承载结构彼此分离，且多个所述熔接材料组的多个所述低温熔接材料组分别设置在所述芯片承载结构的多个所述芯片上或者所述芯片检测结构的多个基板焊垫组上；其中，在将所述芯片承载结构与所述芯片检测结构彼此靠近的步骤中，进一步包括：分别预先设置在所述芯片承载结构的多个所述芯片上的多个所述熔接材料组分别接触所述芯片检测结构的多个所述基板焊垫组。
5.根据权利要求1所述的芯片检测方法，其特征在于，在提供所述芯片检测结构、所述芯片承载结构与多个所述熔接材料组的步骤中，所述芯片检测结构与所述芯片承载结构彼此分离，且多个所述熔接材料组的多个所述低温熔接材料组分别设置在所述芯片承载结构的多个所述芯片上或者所述芯片检测结构的多个基板焊垫组上；其中，在将所述芯片承载结构与所述芯片检测结构彼此靠近的步骤中，进一步包括：分别预先设置在所述芯片检测结构的多个所述基板焊垫组上的多个所述熔接材料组分别接触所述芯片承载结构的多个所述芯片。
6.根据权利要求1所述的芯片检测方法，其特征在于，在提供所述芯片检测结构、所述芯片承载结构与多个所述熔接材料组的步骤中，所述芯片检测结构与所述芯片承载结构彼此分离，且多个所述熔接材料组的多个所述低温熔接材料组分别设置在所述芯片承载结构的多个所述芯片上或者所述芯片检测结构的多个基板焊垫组上；其中，在多个所述低温熔接材料组分别通过多个所述微加热器组的加热后再固化的步骤中，进一步包括：
将每一所述低温熔接材料组的第一低温熔接材料以及第二低温熔接材料分别通过相对应的所述微加热器组的一第一微加热器以及一第二微加热器的加热而熔化；以及
固化每一所述低温熔接材料组的所述第一低温熔接材料以及所述第二低温熔接材料，以使得相对应的所述芯片通过已固化后的所述第一低温熔接材料以及所述第二低温熔接材料而电性连接于所述芯片检测结构。
7.根据权利要求1所述的芯片检测方法，其特征在于，在对多个所述芯片进行检测以使得多个所述芯片被区分成多个所述良好的芯片以及多个所述不良的芯片的步骤后，所述芯片检测方法进一步包括：对于多个所述良好的芯片，将一部分的多个所述低温熔接材料组分别通过一部分的多个所述微加热器组的加热而熔化，以便于分离多个所述良好的芯片与所述芯片检测结构；其中，在分离多个所述良好的芯片与所述芯片检测结构的步骤中，进一步包括：
将所述低温熔接材料组的第一低温熔接材料以及第二低温熔接材料分别通过相对应的所述微加热器组的一第一微加热器以及一第二微加热器的加热而熔化，以降低所述良好的芯片与所述低温熔接材料组之间的结合强度；以及
分离多个所述良好的芯片与所述芯片检测结构，而只留下多个所述不良的芯片于所述芯片检测结构上。
8.根据权利要求1所述的芯片检测方法，其特征在于，在对多个所述芯片进行检测以使得多个所述芯片被区分成多个所述良好的芯片以及多个所述不良的芯片的步骤后，所述芯片检测方法进一步包括：对于多个所述良好的芯片，将一部分的多个所述低温熔接材料组分别通过一部分的多个所述微加热器组的加热而熔化，以便于分离多个所述良好的芯片与所述芯片检测结构；其中，在分离多个所述良好的芯片与所述芯片检测结构的步骤后，所述芯片检测方法进一步包括：
将多个所述良好的芯片从所述芯片检测结构的一芯片检测基板上分离；以及
将多个所述良好的芯片移转到一电路基板上；
其中，所述低温熔接材料组与所述高温熔接材料组相互熔合成一熔合材料组，所述良好的芯片通过所述熔合材料组而固晶在所述电路基板上。
9.根据权利要求1所述的芯片检测方法，其特征在于，在对多个所述芯片进行检测以使得多个所述芯片被区分成多个所述良好的芯片以及多个所述不良的芯片的步骤后，所述芯片检测方法进一步包括：对于多个所述良好的芯片，将一部分的多个所述低温熔接材料组分别通过一部分的多个所述微加热器组的加热而熔化，以便于分离多个所述良好的芯片与所述芯片检测结构；其中，在分离多个所述良好的芯片与所述芯片检测结构的步骤后，所述芯片检测方法进一步包括：
将多个所述良好的芯片移转到一电路基板上；以及
将所述芯片承载结构的一芯片承载基板从多个所述良好的芯片上移除；
其中，所述低温熔接材料组与所述高温熔接材料组相互熔合成一熔合材料组，所述良好的芯片通过所述熔合材料组而固晶在所述电路基板上。
10.根据权利要求1所述的芯片检测方法，其特征在于，在对多个所述芯片进行检测的步骤中，进一步包括：
检测每一所述芯片，以取得每一所述芯片的一电气特性信息或者一光学特性信息；以及
依据每一所述芯片的所述电气特性信息或者所述光学特性信息，以将每一所述芯片分类为所述良好的芯片或者所述不良的芯片。
CN202110588223.4A 2020-06-09 2021-05-27 芯片检测方法、芯片检测结构以及芯片承载结构 Active CN113777465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063036501P 2020-06-09 2020-06-09
US63/036,501 2020-06-09

Publications (2)

Publication Number Publication Date
CN113777465A CN113777465A (zh) 2021-12-10
CN113777465B true CN113777465B (zh) 2024-03-26

Family

ID=78817917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110588223.4A Active CN113777465B (zh) 2020-06-09 2021-05-27 芯片检测方法、芯片检测结构以及芯片承载结构

Country Status (3)

Country Link
US (1) US11742456B2 (zh)
CN (1) CN113777465B (zh)
TW (1) TWI760230B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770612B (zh) * 2020-09-18 2022-07-11 歆熾電氣技術股份有限公司 晶片移轉系統與晶片移轉方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
US5494856A (en) * 1994-10-18 1996-02-27 International Business Machines Corporation Apparatus and method for creating detachable solder connections
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
CN1230691A (zh) * 1998-04-02 1999-10-06 株式会社爱德万测试 Ic测试装置
JP2002148305A (ja) * 2000-11-14 2002-05-22 Nec Ibaraki Ltd 電子部品のベアチップのバーンイン方法
CN1701427A (zh) * 2003-05-20 2005-11-23 富士通株式会社 Lsi插件及lsi元件的试验方法和半导体器件的制造方法
JP2007194274A (ja) * 2006-01-17 2007-08-02 Nec Electronics Corp 半導体装置の製造方法
CN109005662A (zh) * 2017-06-07 2018-12-14 台湾爱司帝科技股份有限公司 芯片安装系统以及芯片安装方法
CN109545938A (zh) * 2017-09-22 2019-03-29 台湾爱司帝科技股份有限公司 发光模块的制作方法
CN110416139A (zh) * 2019-09-11 2019-11-05 京东方科技集团股份有限公司 一种转移载板、其制作方法及发光二极管芯片的转移方法
CN111263893A (zh) * 2017-10-26 2020-06-09 株式会社V技术 Led芯片的检查方法、其检查装置以及led显示器的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060014309A1 (en) * 2004-07-13 2006-01-19 Sachdev Krishna G Temporary chip attach method using reworkable conductive adhesive interconnections
KR101939240B1 (ko) * 2011-11-25 2019-01-17 삼성전자 주식회사 반도체 패키지
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
US9865648B2 (en) * 2012-12-17 2018-01-09 D-Wave Systems Inc. Systems and methods for testing and packaging a superconducting chip
US9275879B1 (en) * 2014-08-11 2016-03-01 International Business Machines Corporation Multi-chip module with rework capability
KR102369934B1 (ko) * 2017-06-23 2022-03-03 삼성전자주식회사 칩 실장장치 및 이를 이용한 칩 실장방법
TWI706397B (zh) * 2018-10-12 2020-10-01 友達光電股份有限公司 顯示裝置及其之形成方法
TWI690947B (zh) * 2018-11-30 2020-04-11 台灣愛司帝科技股份有限公司 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
US5494856A (en) * 1994-10-18 1996-02-27 International Business Machines Corporation Apparatus and method for creating detachable solder connections
CN1230691A (zh) * 1998-04-02 1999-10-06 株式会社爱德万测试 Ic测试装置
JP2002148305A (ja) * 2000-11-14 2002-05-22 Nec Ibaraki Ltd 電子部品のベアチップのバーンイン方法
CN1701427A (zh) * 2003-05-20 2005-11-23 富士通株式会社 Lsi插件及lsi元件的试验方法和半导体器件的制造方法
JP2007194274A (ja) * 2006-01-17 2007-08-02 Nec Electronics Corp 半導体装置の製造方法
CN109005662A (zh) * 2017-06-07 2018-12-14 台湾爱司帝科技股份有限公司 芯片安装系统以及芯片安装方法
CN109545938A (zh) * 2017-09-22 2019-03-29 台湾爱司帝科技股份有限公司 发光模块的制作方法
CN111263893A (zh) * 2017-10-26 2020-06-09 株式会社V技术 Led芯片的检查方法、其检查装置以及led显示器的制造方法
CN110416139A (zh) * 2019-09-11 2019-11-05 京东方科技集团股份有限公司 一种转移载板、其制作方法及发光二极管芯片的转移方法

Also Published As

Publication number Publication date
TW202147477A (zh) 2021-12-16
CN113777465A (zh) 2021-12-10
TWI760230B (zh) 2022-04-01
US11742456B2 (en) 2023-08-29
US20210384376A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
CN105518888B (zh) 微发光二极管的修复方法、制造方法、装置及电子设备
US11304349B2 (en) Method for repairing a light-emitting unit, method for repairing a semiconductor chip, and method for manufacturing an LED module
CN102861959B (zh) 使用激光的半导体芯片移除设备和移除半导体芯片的方法
US20170140961A1 (en) Pick-and-Remove System and Method for Emissive Display Repair
EP0051165A1 (en) Repairable IC package with thermoplastic chip attach
CN110546771B (zh) 微发光二极管转移方法、微发光二极管装置和电子设备
CN113777465B (zh) 芯片检测方法、芯片检测结构以及芯片承载结构
US12051887B2 (en) Method for soldering electronic component and method for manufacturing LED display
US20210320088A1 (en) Led chip initial structure, substrate structure, chip transferring method and image display device
KR20210091640A (ko) 디스플레이 장치의 제조 방법, 디스플레이 장치 및 디스플레이 장치 제조용 구조물
US20220181293A1 (en) Method for repairing a light-emitting device and a method for manufacturing an led panel
Fruehauf et al. Chip-package-board reliability of System-in-Package using laminate chip embedding technology based on Cu leadframe
US20210320225A1 (en) Chip transferring method and led chip structure
CN109673110A (zh) Led芯片的固晶方法及具有其的显示模组的封装方法
TWI723899B (zh) 微晶片轉移方法及電子模組
KR20190130082A (ko) 마이크로 발광소자 기판의 제조 방법
CN113224220A (zh) 一种芯片转移方法和芯片转移设备
CN109075241A (zh) 热块组件、具有热块组件的led布置及制造所述热组件的方法
KR20220102412A (ko) 다이 본딩 방법
US20060157859A1 (en) Led packaging method and package structure
CN113808988B (zh) 发光芯片承载结构及其制作方法
US20210320235A1 (en) Led chip initial structure, substrate structure, chip transferring method and image display device
CN104518055A (zh) 发光二极管组件及制造方法
CN111490041B (zh) 一种Mini LED点阵照明设备及其制作方法
CN112768438B (zh) 一种压接式功率模块及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant