JP3834118B2 - はんだ付け方法 - Google Patents

はんだ付け方法 Download PDF

Info

Publication number
JP3834118B2
JP3834118B2 JP01083797A JP1083797A JP3834118B2 JP 3834118 B2 JP3834118 B2 JP 3834118B2 JP 01083797 A JP01083797 A JP 01083797A JP 1083797 A JP1083797 A JP 1083797A JP 3834118 B2 JP3834118 B2 JP 3834118B2
Authority
JP
Japan
Prior art keywords
solder
electronic component
connection portion
melting point
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01083797A
Other languages
English (en)
Other versions
JPH10209636A (ja
Inventor
勇 高岡
薫 片山
貢 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP01083797A priority Critical patent/JP3834118B2/ja
Publication of JPH10209636A publication Critical patent/JPH10209636A/ja
Application granted granted Critical
Publication of JP3834118B2 publication Critical patent/JP3834118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品を電子回路基板にはんだ付けするはんだ付け方法に係り、特に、予めはんだボール等のはんだ接続部が付けられている電子部品を電子回路基板に接続するに好適なはんだ付け方法に関する。
【0002】
【従来の技術】
一般の電子回路基板上には、半導体集積回路(LSI)やメモリ素子やコンデンサ等の種々の電子部品がはんだ付け実装されている。近年の集積密度の向上やダウンサイジング化に伴い、フリップチップタイプの電子部品を使用する電子回路基板が増えてきている。通常、フリップチップの接続部には、はんだボール等のはんだ接続部が予め付けられている。はんだ接続部は、電子部品の製造メーカーが予め付けているものであるため、その組成は、それぞれ異なっている。即ち、ある電子部品には、融点の高いはんだ接続部が付けられており、他の部品は、融点が低いはんだ接続部が付けられている。
【0003】
【発明が解決する課題】
従って、従来は、同一電子回路基板上に、異なった融点を有するはんだ接続部を持つ電子部品を取り付けるには、最初に、融点の高いはんだ接続部を有する電子部品を電子回路基板に搭載した上で、第1の温度でリフローはんだ付けを行い、次に、融点の低い接続部を有する電子部品を電子回路基板に搭載した上で、第1の温度よりも低い第2の温度でリフローはんだ付けを行う必要があった。即ち、複数の電子部品を電子回路基板にはんだ付けするために、2回の工程が必要であるため、工程数が増加するという問題があった。
【0004】
なお、例えば、特開平7−326856号公報に記載のように、はんだボールの取り付けられた電子部品と、リード端子を有し、はんだ接続部を有しない表面実装形の電子部品とを、1回の工程でリフローはんだ付けを行う方法は知られている。しかしながら、かかる方法は、異なった融点を有するはんだ接続部を持つ電子部品を、同一の電子回路基板上に1回の工程で取り付けることについては、何等開示していないものである。
【0005】
本発明の目的は、異なった融点を有するはんだ接続部を持つ電子部品を、同一の電子回路基板上に1回の工程で取り付けることができるはんだ付け方法を提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明は、予め第1のはんだ接続部が付けられている第1の電子部品と、上記第1のはんだ接続部よりも融点の低い第2のはんだ接続部が予め付けられている第2の電子部品とを、電子回路基板上の端子パターンにはんだ付けにより接続するはんだ付け方法において、上記第1のはんだ接続部は、主成分が鉛で組成されたはんだであり、上記第2のはんだ接続部は、主成分が錫で組成されたはんだであり、上記電子回路基板上の端子パターンに第2のはんだ接続部の融点と近い融点を有し、主成分が錫で組成されたはんだペーストを塗布し、このはんだペースト中に埋もれるように上記第1の電子部品の上記第1のはんだ接続部を載置し、上記電子回路基板上の端子パターンに上記第2の電子部品の上記第2のはんだ接続部を載置した後、上記はんだペースト及び上記第2のはんだ接続部が溶融する温度まで加熱することにより、上記第1の電子部品と上記電子回路基板を接続するはんだのほぼ全てが錫−鉛共晶組成となり、上記第1の電子部品及び第2の電子部品を上記端子パターンにはんだ付けにより接続するようにしたものであり、かかる方法により、異なった融点を有するはんだ接続部を持つ電子部品を、同一の電子回路基板上に1回の工程で取り付け得るものとなる。
【0008】
上記はんだ付け方法において、好ましくは、上記第1のはんだ接続部に含まれる鉛と、上記はんだペーストに含まれる錫の重量比率を、ほぼ37対63としたものであり、かかる方法により、錫と鉛の共晶組成とし得るものとなる。
【0009】
【発明の実施の形態】
以下、図1〜図5を用いて、本発明の一実施形態によるはんだ付け方法について説明する。
図1は、本発明の一実施形態によるはんだ付け方法によって、異なる融点を有するはんだ接続部を持つ電子部品が電子回路基板上に固定される前の状態の説明図である。
【0010】
電子回路基板10の上には、予め搭載される電子部品のはんだ接続部のパターンに合わせた端子パターン12,14が形成されている。端子パターン12の上に搭載される電子部品20は、例えば、コンデンサであり、その底面には、予めはんだボール22が固定されている。はんだボール22は、鉛の含有率が97%の高融点はんだ接続部である。はんだボール22の融点は、320℃である。一方、端子パターン14の上に搭載される電子部品30は、例えば、集積回路素子(LSI)やメモリ素子であり、その底面には、予めはんだボール32が固定されている。はんだボール32は、錫97%,銀3%のはんだ組成を有するものであり、はんだボール22に比べて融点の低いはんだ接続部である。はんだボール32の融点は、221℃である。
【0011】
即ち、はんだボール22の融点とはんだボール32の融点は異なるため、従来は、最初に、端子パターン12の上に、電子部品20を載置した上で、320℃よりも高温の炉内でリフローはんだ付けを行い、次に、端子パターン14の上に、電子部品30を載置した上で、320℃よりも低く、221℃よりも高い炉内でリフローはんだ付けを行うというように、2回の工程を必要としていた。
【0012】
それに対して、本実施形態においては、端子パターン12の上には、予め所定量のはんだペースト40をスクリーン印刷する。はんだペースト40の印刷方法については、図2を用いて、後述する。ここで、はんだペースト40は、錫97%,銀3%のはんだ組成を有するものであり、その融点は、融点の異なるはんだボール22,32の内、融点の低い方のはんだボール32の融点と等しいものを用いている。即ち、はんだペースト40の融点は、221℃である。なお、融点の低い方のはんだボールと全く同一のはんだ組成を有するはんだペーストが市販されていない場合には、例えば、錫96.5%,銀3.5%のはんだ組成を有するはんだペーストを使用することもできる。このように多少はんだ組成が異なっていても、融点の相違は僅かなものである。即ち、はんだペースト40の融点は、低融点側のはんだボール32の融点に近いものであればよいものである。換言するならば、はんだペースト40としては、その融点が、高融点側のはんだボール22の融点よりも、低融点側のはんだボールの融点に近いものを用いる。
【0013】
はんだペースト40が端子パターン12の上にスクリーン印刷された後、はんだボール22の付いた電子部品20が搭載される。はんだペースト40は、粘性があるため、電子部品30を搭載した後に電気炉まで搬送する際にも位置がずれることを防止できる。即ち、はんだペースト40自体を仮固定のために用いることができ、仮固定液等を不要とする。
【0014】
一方、端子パターン14の上には、仮固定液50が所定量塗布される。仮固定液50が端子パターン14の上に塗布された後、はんだボール32の付いた電子部品30が搭載される。仮固定液50は、電子部品20を搭載した後に電気炉まで搬送する際にも位置がずれることを防止できる。また、仮固定液50は、はんだ付け時の微量の酸化を防止するためにも用いられる。このような目的のために、仮固定液50としては、例えば、ペンタエチレングリコールや、ポリエチレングリコールを使用する。
【0015】
ここで、図2を用いて、端子パターン12上へのはんだペーストの印刷方法について説明する。
図2は、本発明の一実施形態によるはんだ付け方法におけるはんだペースト印刷の工程を示す説明図である。なお、図1と同一符号は、同一部品を示している。
【0016】
図2(A)において、電子回路基板10の上に予め搭載される電子部品のはんだ接続部のパターンに合わせて形成されている端子パターン12の上に、印刷マスク100を載置する。印刷マスク100には、端子パターン12の配列に合わせて、予め正方形の開口部110が形成されている。ここで、印刷マスク100の材料としては、例えば、ポリイミド材のフィルムを使用する。開口部110は、エキシマレーザ等の波長の短いレーザを用いて容易に形成することができる。
【0017】
印刷マスク100の開口部110の開口径(L)は、端子パターン12に合わせて、0.2mmとする。開口部110は、一辺が0.2mmの正方形である。ここで、本実施形態においては、開口部110の体積sを所定の量にしている。開口部110の面積は、上述したように、0.04mm2であるため、開口部110の体積を所定の量とするため、印刷マスク100の厚さtを変えるようにしている。
【0018】
ここで、開口部110の体積sを求める方法について説明する。開口部110には、後述するように、はんだペースト40が充填される。はんだペースト40は、錫97%,銀3%のはんだ組成を有するものである。一方、図1において説明したように、はんだペースト40の上には、鉛97%の高融点のはんだボール22が載置される。そして、はんだペースト40とはんだボール22が、加熱溶融したときに、錫と鉛の組成比率が、63:37の共晶組成となるようにする。
【0019】
はんだペースト40は、錫の含有率が97%であるが、説明の簡単のために、錫100%とする。また、はんだボール22は、鉛の含有率が97%であるが、これついても、鉛100%とする。はんだペースト40の重量をSとし、はんだボール22の重量をPとしたとき、はんだペースト40とはんだボール22が加熱溶融して、錫と鉛の組成比率が63:37の共晶組成となるためには、
錫(Sn)の組成比率63%=(S/(P+S))×100 …(数1)
若しくは、
鉛(Pb)の組成比率37%=(P/(P+S))×100 …(数2)
となる。両式は、展開すると、いずれも、
63P=37S …(数3)
となる。
【0020】
即ち、電子部品20の底面に予め取り付けられているはんだボール22の重量Pが既知であるならば、個々の端子パターン12の上に印刷するはんだペースト40の重量Sは、(数3)から、
S=(63/37)P …(数4)
として求めることができる。
【0021】
また、はんだペースト40の体積sは、印刷マスク100の開口部の開口径Lと、印刷マスク100の厚さtから、
s=L2×t …(数5)
となる。ここで、錫の比重をρとすると、はんだペースト40の重量Sは、
S=s×ρ …(数6)
となる。従って、開口径Lが決まると、印刷マスク100の厚さtは、(数4)
,(数5),及び(数6)から、
t=s/L2=((63/37)・P)/(L2・ρ) …(数7)
として求めることができる。
【0022】
ここで、例えば、はんだボール22の重量Pを予め求めておくことにより、開口径Lが、上述したように、0.2mmとすると、印刷マスク100の厚さtは、例えば、0.075mmと求めることができる。従って、図2(A)に示した印刷マスク100は、厚さtが、0.075mmのものを使用する。
【0023】
なお、はんだボール22の重量Pは、はんだボール22の製造誤差によって、数%のばらつきを有している。従って、はんだペースト40とはんだボール22を加熱溶融して、錫と鉛の組成比率を厳密な意味でも63:37の共晶組成とすることが困難であり、鉛が多少多めになることもあり、また、錫が多少多めになることもあるが、基本的には、本実施形態においては、はんだペースト40とはんだボール22を加熱溶融したとき、錫と鉛の組成比率が63:37の共晶組成に近い値となるように、はんだペーストが充填される印刷マスク100の開口部110の体積sを決めるようにしている。
【0024】
以上のようにして開口部110の開口径L及び印刷マスク100の厚さtの決められた印刷マスク100は、図2(A)に示すように、電子回路基板10の上に予め形成されている端子パターン12の上に載置される。そして、ウレタン製のスキージ200を用いて、はんだペースト40が端子パターン12の上に印刷される。
【0025】
次に、図2(B)に示すように、はんだペーストの印刷終了後、印刷マスクを取り除くと、電子回路基板10の上のそれぞれの端子パターン12の上には、はんだペースト40が印刷された状態となる。
【0026】
次に、図2(C)に示すように、搭載用吸着ヘッド210を用いて、電子部品20を吸着し、電子部品20の底面に予め付けられたはんだボール22を、印刷されたはんだペースト40の上に、搭載する。
【0027】
次に、図2(D)に示すように、搭載用吸着ヘッド210を取り外した状態では、はんだボール22は、はんだペースト40の中に多少埋もれた形となっている。
【0028】
その後、図1に示したように、端子パターン14の上に仮固定液50が所定量塗布され、はんだボール32の付いた電子部品30が搭載される。電子部品20,30が、それぞれ、電子回路基板10の上に搭載された後、図示しない電気炉の中まで搬送される。電気炉は、常温から260℃まで加熱され、260℃で5分間保持された後、急速冷却される。
【0029】
ここで、電子部品30に予め付けられたはんだボール32の融点は、221℃であるため、260℃まで加熱されることにより溶融し、電子部品30と端子パターン14がはんだ付けにより接続される。
【0030】
一方、電子部品20と端子パターン12の間に介在するはんだボール22とはんだペースト40の挙動について、図3を用いて説明する。
図3は、本発明の一実施形態によるはんだ付け方法における高融点のはんだボールと低融点のはんだペーストの加熱時の挙動の説明図である。
【0031】
はんだボール22は、鉛97%のはんだ組成を有し、その融点は320℃である。また、はんだペースト40は、錫97%,銀3%のはんだ組成を有し、その融点は、221℃である。従って、260℃に加熱することにより、はんだペースト40は溶融する。はんだペースト40の溶融に伴って、はんだペースト40中の錫の成分が、溶融したはんだペースト40と接触しているはんだボール22の表面から、はんだボール22の内部に拡散していく。また、この錫の拡散に従って、鉛が溶解していく。
【0032】
図3は、錫がはんだボール22の鉛成分の中に拡散していく途中の状態を示している。はんだペースト40Aは、はんだボール22Aの周囲を取り巻いている。はんだペースト40Aの外周側は、錫97%、銀3%の組成であり、溶解している状態である。また、はんだボール22Aの中心部は、鉛97%の固体状態の高融点はんだの状態である。はんだペースト40Aとはんだボール22Aの接触界面では、はんだボール22Aの表面が溶融を始め、はんだペースト40A中の錫(Sn)の成分が次第にはんだボール22A中に拡散する。また、鉛(Pb)の成分がはんだペースト40Aの中に拡散することになる。時間の経過とともに、錫が鉛中に拡散し、鉛(Pb)と錫(Sn)が相互に溶融した状態となる。ここで、鉛の体積Pと錫の体積Sの比率を上述したように、37:63としておくことにより、溶融した錫と鉛は、共晶組成となる。共晶組成となった部分は、融点が下がり、さらに、熱を加え続けることで、はんだボール22Aは、溶融と拡散を繰り返すことにより、共晶組成領域が広がっていく。上述したように、鉛の体積P,即ち、はんだボール22の体積Pは、ばらつきの有しているため、鉛の成分が多いときには、はんだボール22Aの中心部には、多少鉛の成分が残ることになる。また、錫の成分が多いときには、はんだペースト40Aの周囲には、多少錫の成分が残ることになる。しかしながら、はんだペースト40Aとはんだボール22Aが溶融した場合、その大部分は、鉛と錫の共晶組成となる。錫と鉛の共晶組成の融点は、183℃である。
【0033】
次に、図4を用いて、図3において説明したようにはんだボール22Aとはんだペースト40が加熱溶融したはんだ接続部の溶融温度について説明する。
図4は、本発明の一実施形態によるはんだ付け方法によって接続されたはんだ接続部の溶融温度の測定結果の説明図である。
【0034】
図4に示すように、熱量変化分析法DSC(Diiferenntial Scanning Caloriemater)測定を用いて、はんだ接続部の溶融温度を測定した。横軸は、温度(Temperature)(℃)を示し、縦軸は、熱量(Heat Flow)(moal/sec)を示している。図示の例から明かなように、約183℃において、吸熱のピークを迎えており、この温度に溶融点があることが理解できる。即ち、本実施形態におけるはんだ接続部は、錫と鉛の共晶組成となっていることが分かる。
【0035】
なお、以上の説明では、はんだペースト40は、スクリーン印刷により、電子回路基板上の端子パターンに塗布されるものとしたが、ディスペンサを用いて定量塗布するようにしてもよいものである。
【0036】
また、電子部品20,30としては、フリップチップタイプの電子部品について説明したが、QFP(Quad Flat Package)等のフラットリードタイプや、迎えはんだを施した電子部品に対しても適用できるものである。
【0037】
以上説明したように、鉛97%のはんだボール22と、錫97%,銀3%のはんだボール32のように、異なった融点を有するはんだ接続部を持つ電子部品を取り付ける際に、高融点側のはんだボール22に対して、低融点側のはんだボール32とほぼ同じ融点を有するはんだペースト40を用いることにより、一回の工程で、両者を接続することが可能となり、工程数を削減することができる。
【0038】
従来のように、2回の工程で加熱接続する場合には、先に接続された部品とその接続部に熱ストレスが加わるが、本実施形態のように、一回の工程で接合することができるため、熱ストレスが加わらず、接続部の信頼性が向上することとなる。
【0039】
また、鉛97%のはんだボール22のように、鉛含有率の高いはんだ接続部が、大気中に晒されると、水分の影響で鉛が溶け出し、接続信頼性が低下するという問題があったが、図3において説明したように、錫97%のはんだペースト40の中に、鉛97%のはんだボール22が埋め込まれ、さらに、はんだボール22の周囲から徐々に共晶組成となっていく。錫と鉛の共晶組成は、水分とも反応しずらくなるため、鉛成分が溶け出して信頼性が低下するという問題が発生しなくなるものである。
【0040】
また、従来は、鉛含有率の高いはんだボールの水分の影響を防止するために、エポキシ系樹脂等の絶縁樹脂を用いた接続部の封止方法等もとられていたが、上述したように、本実施形態においては、かかる封止方法も不要となる。
【0041】
次に、図5を用いて、電子部品20の取り外し方法について説明する。
図5は、本発明の一実施形態によるはんだ付け方法により接続された電子部品の取り外し方法の説明図である。
【0042】
電子回路基板10の上の端子パターン14には、はんだ接続部32AによりLSI等の電子部品30が接続固定されている。はんだ接続部32Aは、図1に示した錫97%,銀3%のはんだボール32が、加熱溶融した後、固着したものである。また、端子パターン12には、はんだ接続部60によりコンデンサ等の電子部品20が接続固定されている。はんだ接続部60は、図1に示したはんだボール22とはんだペースト40が加熱溶融して、錫67%,鉛37%で共晶組成となった後、固着したものである。即ち、はんだ接続部32Aの融点は、221℃であり、一方はんだ接続部60の融点は、183℃である。
【0043】
電子回路基板10は、ホットプレート230の上に載置される。ホットプレート230の加熱温度を、190℃〜210℃の間に設定することにより、はんだ接続部60は溶融し、はんだ接続部32Aは溶融しないことになる。はんだ接続部60が充分に溶融した後、取り外し用吸着へっと220を用いて、電子部品20を吸い付けることにより、電子部品20を電子回路基板10から取り外すことができる。
【0044】
以上のようにして、電子回路基板10の全体を加熱する方法を用いても、取り外し対象の電子部品20以外の他の電子部品30に対して過大な熱ストレスを与えることなく、また、取り外し時の吸着ヘッド220によって生じる振動等によって他の電子部品30の位置ズレ等を生じさせることなく、対象の電子部品20を取り外すことが可能となる。
【0045】
以上説明したように、本実施形態によれば、異なった融点を有するはんだ接続部を持つ電子部品を取り付ける際に、一回の工程で、両者を接続することが可能となり、工程数を削減することができる。
【0046】
また、一回の工程で接合することができるため、熱ストレスが加わらず、接続部の信頼性が向上することとなる。
【0047】
また、鉛含有率の高いはんだ接続部を用いる場合においても、水分の影響を受けることなく、鉛成分が溶け出して信頼性が低下するという問題が発生しなくなるものである。
【0048】
また、エポキシ系樹脂等の絶縁樹脂を用いた接続部の封止方法等も不要となる。
【0049】
さらに、電子部品の取り外し時においても、対象外の電子部品に対して過大な熱ストレスを与えることなく、また、他の電子部品の位置ズレ等を生じさせることもなくなるものである。
【0050】
以下に、本発明の実施の態様について説明する。
【0051】
(1)電子回路基板上の端子パターンに第2のはんだ接続部の融点と近い融点を有するはんだペーストを塗布し、このはんだペースト上に上記第1の電子部品の上記第1のはんだ接続部を載置し、上記電子回路基板上の端子パターンに上記第2の電子部品の上記第2のはんだ接続部を載置した後、上記はんだペースト及び上記第2のはんだ接続部が溶融する温度まで加熱して、上記第1の電子部品及び第2の電子部品を上記端子パターンにはんだ付けにより接続し、上記第1の接続部とはんだペーストを加熱溶融して共晶組成とした後、共晶組成の溶融する温度まで加熱して、上記第1の電子部品を取り外すはんだ取り外し方法。
【0052】
(2)はんだペーストを用いて、第1の電子部品を端子パターンの上に仮固定するはんだ付け方法。
【0053】
(3)仮固定液を用いて、第2の電子部品を端子パターンの上に仮固定するはんだ付け方法。
【0054】
【発明の効果】
本発明によれば、はんだ付け方法において、異なった融点を有するはんだ接続部を持つ電子部品を、同一の電子回路基板上に1回の工程で取り付けることができるようになる。
【図面の簡単な説明】
【図1】本発明の一実施形態によるはんだ付け方法によって、異なる融点を有するはんだ接続部を持つ電子部品が電子回路基板上に固定される前の状態の説明図である。
【図2】本発明の一実施形態によるはんだ付け方法におけるはんだペースト印刷の工程を示す説明図である。
【図3】本発明の一実施形態によるはんだ付け方法における高融点のはんだボールと低融点のはんだペーストの加熱時の挙動の説明図である。
【図4】本発明の一実施形態によるはんだ付け方法によって接続されたはんだ接続部の溶融温度の測定結果の説明図である。
【図5】本発明の一実施形態によるはんだ付け方法により接続された電子部品の取り外し方法の説明図である。
【符号の説明】
10…電子回路基板
12,14…端子パターン
20,30…電子部品
22,32…はんだボール
40…はんだペースト
50…仮固定液
100…マスク
110…開口部
210,220…吸着ヘッド
230…ホットプレート

Claims (2)

  1. 予め第1のはんだ接続部が付けられている第1の電子部品と、上記第1のはんだ接続部よりも融点の低い第2のはんだ接続部が予め付けられている第2の電子部品とを、電子回路基板上の端子パターンにはんだ付けにより接続するはんだ付け方法において、
    上記第1のはんだ接続部は、主成分が鉛で組成されたはんだであり、
    上記第2のはんだ接続部は、主成分が錫で組成されたはんだであり、
    上記電子回路基板上の端子パターンに第2のはんだ接続部の融点と近い融点を有し、主成分が錫で組成されたはんだペーストを塗布し、
    このはんだペースト中に埋もれるように上記第1の電子部品の上記第1のはんだ接続部を載置し、
    上記電子回路基板上の端子パターンに上記第2の電子部品の上記第2のはんだ接続部を載置した後、上記はんだペースト及び上記第2のはんだ接続部が溶融する温度まで加熱することにより、上記第1の電子部品と上記電子回路基板を接続するはんだのほぼ全てが錫−鉛共晶組成となり、上記第1の電子部品及び第2の電子部品を上記端子パターンにはんだ付けにより接続することを特徴とするはんだ付け方法。
  2. 請求項1記載のはんだ付け方法において、
    上記第1のはんだ接続部に含まれる鉛と、上記はんだペーストに含まれる錫の重量比率を、ほぼ37対63としたことを特徴とするはんだ付け方法。
JP01083797A 1997-01-24 1997-01-24 はんだ付け方法 Expired - Fee Related JP3834118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01083797A JP3834118B2 (ja) 1997-01-24 1997-01-24 はんだ付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01083797A JP3834118B2 (ja) 1997-01-24 1997-01-24 はんだ付け方法

Publications (2)

Publication Number Publication Date
JPH10209636A JPH10209636A (ja) 1998-08-07
JP3834118B2 true JP3834118B2 (ja) 2006-10-18

Family

ID=11761475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01083797A Expired - Fee Related JP3834118B2 (ja) 1997-01-24 1997-01-24 はんだ付け方法

Country Status (1)

Country Link
JP (1) JP3834118B2 (ja)

Also Published As

Publication number Publication date
JPH10209636A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
US5641113A (en) Method for fabricating an electronic device having solder joints
JP2567993B2 (ja) 金属コネクタ構造、その形成方法および相互接続アセンブリの形成方法
US5615827A (en) Flux composition and corresponding soldering method
JPH03166739A (ja) 半田付け方法
JPH10256307A (ja) 半導体素子付き配線基板、配線基板及びその製造方法
JP2006134982A (ja) 半田接合用ペーストおよび半田接合方法
JP3054056B2 (ja) はんだ付け方法
JP3834118B2 (ja) はんだ付け方法
JP2009032865A (ja) 電子装置及び電子装置の製造方法
JPH0878837A (ja) 実装ハンダ付け工法及び実装ハンダ付け済みプリント基板
JP3180041B2 (ja) 接続端子及びその形成方法
JPH11186454A (ja) Bga型集積回路部品、その製造方法およびその実装方法
JPH09326412A (ja) ハンダボールの取り付け方法
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JPH1012992A (ja) 実装方法及び電子部品収容パレツト
JP2002148305A (ja) 電子部品のベアチップのバーンイン方法
JP2000151056A (ja) パッケージ
JPH08236921A (ja) 電子部品の半田付け方法
JPH07297526A (ja) プリント基板
JP3516983B2 (ja) プリント基板の製造方法並びに表面実装部品の実装方法
JPH11111904A (ja) 半田印刷基板の製造方法
JP2000077841A (ja) 半田付け方法
JP3132713B2 (ja) 半導体装置
JP2021077710A (ja) 電子モジュールの製造方法、電子モジュール、及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees