JPH11150151A - 集積回路チップの実装構造および方法 - Google Patents
集積回路チップの実装構造および方法Info
- Publication number
- JPH11150151A JPH11150151A JP31566097A JP31566097A JPH11150151A JP H11150151 A JPH11150151 A JP H11150151A JP 31566097 A JP31566097 A JP 31566097A JP 31566097 A JP31566097 A JP 31566097A JP H11150151 A JPH11150151 A JP H11150151A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- integrated circuit
- height
- lsi
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩと接続する基板の熱膨張係数の違いで
生じる応力集中による信頼性低下の防止。ＬＳＩの基板
上への実装及び交換の容易化。 【解決手段】 ＬＳＩ実装時の高さを確保するための脚
と接続高さの微妙なコントロールを行う高さ調節用バン
プをもった板にＬＳＩを接着する。また、高さ調節用バ
ンプとＬＳＩの接続用バンプに供給する予備半田量を調
節することによりＬＳＩの実装高さ及びはんだバンプの
形状をコントロールする。
生じる応力集中による信頼性低下の防止。ＬＳＩの基板
上への実装及び交換の容易化。 【解決手段】 ＬＳＩ実装時の高さを確保するための脚
と接続高さの微妙なコントロールを行う高さ調節用バン
プをもった板にＬＳＩを接着する。また、高さ調節用バ
ンプとＬＳＩの接続用バンプに供給する予備半田量を調
節することによりＬＳＩの実装高さ及びはんだバンプの
形状をコントロールする。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路チップを
基板上に実装する構造および方法に関し、特に超多ピン
で外形の大きなＬＳＩを基板にフリップチップ実装する
ためのＬＳＩパッケージならびにこのＬＳＩパッケージ
を用いたＬＳＩの基板上の実装構造および方法に関す
る。
基板上に実装する構造および方法に関し、特に超多ピン
で外形の大きなＬＳＩを基板にフリップチップ実装する
ためのＬＳＩパッケージならびにこのＬＳＩパッケージ
を用いたＬＳＩの基板上の実装構造および方法に関す
る。
【０００２】
【従来の技術】従来、ＬＳＩのフリップチップ実装は回
路実装学会誌１９９７年５月（ＶＯＬ１２、ＮＯ３）ｐ
１３４に掲載されているようにＬＳＩの外部端子として
はんだバンプを用い、ＬＳＩチップをフェイクダウンで
基板にフリップチップ実装する。このとき、ＬＳＩと基
板との接続信頼性を確保するためにＬＳＩと基板との間
にはんだ接続で生じる隙間に封止樹脂（アンダーフィ
ル）を充填している。
路実装学会誌１９９７年５月（ＶＯＬ１２、ＮＯ３）ｐ
１３４に掲載されているようにＬＳＩの外部端子として
はんだバンプを用い、ＬＳＩチップをフェイクダウンで
基板にフリップチップ実装する。このとき、ＬＳＩと基
板との接続信頼性を確保するためにＬＳＩと基板との間
にはんだ接続で生じる隙間に封止樹脂（アンダーフィ
ル）を充填している。
【０００３】また、このときのはんだバンプの高さが高
いほど接続信頼性が上がることも周知であり、はんだボ
ールの中に高温はんだやＣｕのコアを入れることにより
リフロ時のＬＳＩ自重によるつぶれやはんだクリープに
よるつぶれを無くしてＬＳＩの実装高さ（ＬＳＩと基板
との間の隙間の高さ）を高く保つ工夫もされている。
いほど接続信頼性が上がることも周知であり、はんだボ
ールの中に高温はんだやＣｕのコアを入れることにより
リフロ時のＬＳＩ自重によるつぶれやはんだクリープに
よるつぶれを無くしてＬＳＩの実装高さ（ＬＳＩと基板
との間の隙間の高さ）を高く保つ工夫もされている。
【０００４】はんだの中にコアを入れるほかには、特開
平７−２３１０５０に書かれているようにＬＳＩパッド
にスタッドバンプを形成して、接続しているものもあ
る。
平７−２３１０５０に書かれているようにＬＳＩパッド
にスタッドバンプを形成して、接続しているものもあ
る。
【０００５】ＬＳＩのフリップチップ実装の利用法とし
て、特開平８ー１８１１７１に書かれているようにＬＳ
Ｉケース内の実装にも用いられている。
て、特開平８ー１８１１７１に書かれているようにＬＳ
Ｉケース内の実装にも用いられている。
【０００６】図５は、従来のＬＳＩの実装構造の断面図
で、基板５にＬＳＩ２をはんだバンプ２２を介して搭載
し、はんだバンプ２２の高さだけ基板５とＬＳＩ２との
間に生じる隙間にアンダーフィル２４を充填することに
より、ＬＳＩ２と基板５との接続信頼性を確保してい
る。特に最近、実装基板として熱膨張係数がＬＳＩの３
ＰＰｍにたいして１５〜２０ＰＰｍの有機基板が用いら
れており、このような場合にＬＳＩと実装基板との熱膨
張係数の差によりＬＳＩと基板とを接続するはんだバン
プに応力集中により断線が生じるのを防ぐために図３に
示すアンダーフィルを使用する構造が多く採られてい
る。
で、基板５にＬＳＩ２をはんだバンプ２２を介して搭載
し、はんだバンプ２２の高さだけ基板５とＬＳＩ２との
間に生じる隙間にアンダーフィル２４を充填することに
より、ＬＳＩ２と基板５との接続信頼性を確保してい
る。特に最近、実装基板として熱膨張係数がＬＳＩの３
ＰＰｍにたいして１５〜２０ＰＰｍの有機基板が用いら
れており、このような場合にＬＳＩと実装基板との熱膨
張係数の差によりＬＳＩと基板とを接続するはんだバン
プに応力集中により断線が生じるのを防ぐために図３に
示すアンダーフィルを使用する構造が多く採られてい
る。
【０００７】図６は、従来の他のＬＳＩの実装構造の断
面図で、基板５にＬＳＩ２をコア入りはんだバンプ２３
を介して実装し、ＬＳＩの実装高さを高く保っている。
面図で、基板５にＬＳＩ２をコア入りはんだバンプ２３
を介して実装し、ＬＳＩの実装高さを高く保っている。
【０００８】図３および図４に示す実装構造において、
はんだバンプ２２、コア入りはんだバンプ２３はＬＳＩ
の電極パッドに対応して設けられ、多数のものが微小な
ピッチで配列されている。
はんだバンプ２２、コア入りはんだバンプ２３はＬＳＩ
の電極パッドに対応して設けられ、多数のものが微小な
ピッチで配列されている。
【０００９】
【発明が解決しようとする課題】第１の問題点は、フリ
ップチップ実装の場合ＬＳＩの熱膨張係数と接続する基
板の熱膨張係数が異なる場合、雰囲気の温度差やＬＳＩ
の発熱時の温度差によりＬＳＩと基板の接続箇所に応力
が集中して接続部がオープンになる問題があるというこ
とである。
ップチップ実装の場合ＬＳＩの熱膨張係数と接続する基
板の熱膨張係数が異なる場合、雰囲気の温度差やＬＳＩ
の発熱時の温度差によりＬＳＩと基板の接続箇所に応力
が集中して接続部がオープンになる問題があるというこ
とである。
【００１０】第２の問題点は、ＬＳＩをセラミック基板
に実装する場合に、基板とＬＳＩとの熱膨張差による応
力集中を低減してＬＳＩと基板との接続信頼性を上げる
ために、コア入りはんだバンプを用いてＬＳＩの実装高
さを高くする構造が採られているが、この構造は非常に
多くのコアをＬＳＩに高精度に取り付ける必要があり、
工程が複雑で生産効率や歩留まり低下の原因になってい
る。
に実装する場合に、基板とＬＳＩとの熱膨張差による応
力集中を低減してＬＳＩと基板との接続信頼性を上げる
ために、コア入りはんだバンプを用いてＬＳＩの実装高
さを高くする構造が採られているが、この構造は非常に
多くのコアをＬＳＩに高精度に取り付ける必要があり、
工程が複雑で生産効率や歩留まり低下の原因になってい
る。
【００１１】また、第３の問題点は応力集中による接続
信頼性の低下を防ぐためにＬＳＩと基板との間にアンダ
フィルを充填する構造が採られているがこの構造では、
一度アンダーフィルを充填したＬＳＩを実装後の検査不
良発生時に基板から取り外して交換することは非常に困
難であり、生産効率と歩留まりを下げる要因となること
である。
信頼性の低下を防ぐためにＬＳＩと基板との間にアンダ
フィルを充填する構造が採られているがこの構造では、
一度アンダーフィルを充填したＬＳＩを実装後の検査不
良発生時に基板から取り外して交換することは非常に困
難であり、生産効率と歩留まりを下げる要因となること
である。
【００１２】本発明の目的は、複雑な組立工程または部
品を削除し、フリップチップ実装集積回路チップの実装
高さをコントロールすることにより、集積回路チップと
基板との接続信頼性を向上させることにある。
品を削除し、フリップチップ実装集積回路チップの実装
高さをコントロールすることにより、集積回路チップと
基板との接続信頼性を向上させることにある。
【００１３】また、本発明の他の目的は、接続信頼性を
向上させるとともに、集積回路チップの容易な取り外し
交換を可能とし、生産効率と歩留まりの向上を実現する
ことを目的とする。
向上させるとともに、集積回路チップの容易な取り外し
交換を可能とし、生産効率と歩留まりの向上を実現する
ことを目的とする。
【００１４】
【課題を解決するための手段】本発明の集積回路パッケ
ージは、表面に回路用バンプ（図１の２２）を配列した
集積回路チップ（図１の２）と、中央部のチップ接着面
に前記集積回路チップの裏面を接着した板（図１の１）
と、この板の前記チップ接着面の周囲に設けられ前記チ
ップ接着面より突出するバンプ設置面（図１の１２）
と、このバンプ設置面に設けられた高さ調節用バンプ
（図１の１１）とを備えている。
ージは、表面に回路用バンプ（図１の２２）を配列した
集積回路チップ（図１の２）と、中央部のチップ接着面
に前記集積回路チップの裏面を接着した板（図１の１）
と、この板の前記チップ接着面の周囲に設けられ前記チ
ップ接着面より突出するバンプ設置面（図１の１２）
と、このバンプ設置面に設けられた高さ調節用バンプ
（図１の１１）とを備えている。
【００１５】本発明の集積回路パッケージは、表面に回
路用バンプ（図１の２２）を配列した集積回路チップ
（図１の２）と、中央部のチップ接着面に前記集積回路
チップの裏面を接着した板（図１の１）と、この板の４
隅に設けられた脚（図１の１２）と、この脚に設けられ
た高さ調節用バンプ（図１の１１）とを備え、前記脚
は、高さが前記集積回路チップの厚さより０．０５〜
０．１ｍｍ大きく、前記高さ調節用バンプは、高さが８
０〜１３０μｍで、前記開路用バンプは、高さが１００
μｍ程度のはんだバンプで、前記集積回路チップと前記
板とを接着する接着剤の厚さが３０μｍであるようにす
ることができる。
路用バンプ（図１の２２）を配列した集積回路チップ
（図１の２）と、中央部のチップ接着面に前記集積回路
チップの裏面を接着した板（図１の１）と、この板の４
隅に設けられた脚（図１の１２）と、この脚に設けられ
た高さ調節用バンプ（図１の１１）とを備え、前記脚
は、高さが前記集積回路チップの厚さより０．０５〜
０．１ｍｍ大きく、前記高さ調節用バンプは、高さが８
０〜１３０μｍで、前記開路用バンプは、高さが１００
μｍ程度のはんだバンプで、前記集積回路チップと前記
板とを接着する接着剤の厚さが３０μｍであるようにす
ることができる。
【００１６】本発明の集積回路チップの実装構造は、表
面に回路用バンプ（図１の２２）を配列した集積回路チ
ップ（図１の２）と、中央部のチップ接着面に前記集積
回路チップの裏面を接着した板（図１の１）と、この板
の前記チップ接着面の周囲に設けられ前記チップ接着面
より突出するバンプ設置面（図１の１２）と、このバン
プ設置面に設けられた高さ調節用バンプ（図１の１１）
と、前記回路用バンプがはんだ付けされた回路用パッド
を設けた基板（図４の５）と、この基板に設けられ前記
高さ調節用バンプがはんだ付けされた高さ調節用パッド
とを備え、前記板の前記チップ接着面の反対側の面にヒ
ートシンク（図４の６）を取り付けることもできる。
面に回路用バンプ（図１の２２）を配列した集積回路チ
ップ（図１の２）と、中央部のチップ接着面に前記集積
回路チップの裏面を接着した板（図１の１）と、この板
の前記チップ接着面の周囲に設けられ前記チップ接着面
より突出するバンプ設置面（図１の１２）と、このバン
プ設置面に設けられた高さ調節用バンプ（図１の１１）
と、前記回路用バンプがはんだ付けされた回路用パッド
を設けた基板（図４の５）と、この基板に設けられ前記
高さ調節用バンプがはんだ付けされた高さ調節用パッド
とを備え、前記板の前記チップ接着面の反対側の面にヒ
ートシンク（図４の６）を取り付けることもできる。
【００１７】本発明の集積回路チップの実装方法は、表
面に回路用バンプ（図１の２２）を配列した集積回路チ
ップ（図１の２）と、中央部のチップ接着面に前記集積
回路チップの裏面を接着した板（図１の１）と、この板
の前記チップ接着面の周囲に設けられ前記チップ接着面
より突出するバンプ設置面（図１の１２）と、このバン
プ設置面に設けられた高さ調節用バンプ（図１の１１）
とを備えた集積回路パッケージ（図１の７）を、前記回
路用バンプがはんだ付けされる回路用パッドと前記高さ
調節用バンプがはんだ付けされる高さ調節用パッドとを
備えた基板に搭載する集積回路チップの実装方法であっ
て、前記高さ調節用パッドに前記高さ調節用バンプに対
応して供給する予備はんだの量により前記予備はんだを
一旦溶融してから固化して前記高さ調節用バンプを高さ
調節用パッドにはんだ付けした時に前記高さ調節用バン
プが前記高さ調節用パッドから浮き上がる量を調節する
ことを特徴とする。
面に回路用バンプ（図１の２２）を配列した集積回路チ
ップ（図１の２）と、中央部のチップ接着面に前記集積
回路チップの裏面を接着した板（図１の１）と、この板
の前記チップ接着面の周囲に設けられ前記チップ接着面
より突出するバンプ設置面（図１の１２）と、このバン
プ設置面に設けられた高さ調節用バンプ（図１の１１）
とを備えた集積回路パッケージ（図１の７）を、前記回
路用バンプがはんだ付けされる回路用パッドと前記高さ
調節用バンプがはんだ付けされる高さ調節用パッドとを
備えた基板に搭載する集積回路チップの実装方法であっ
て、前記高さ調節用パッドに前記高さ調節用バンプに対
応して供給する予備はんだの量により前記予備はんだを
一旦溶融してから固化して前記高さ調節用バンプを高さ
調節用パッドにはんだ付けした時に前記高さ調節用バン
プが前記高さ調節用パッドから浮き上がる量を調節する
ことを特徴とする。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１９】図１は本発明の実施の形態のＬＳＩパッケ
ージ７の斜視図である。
ージ７の斜視図である。
【００２０】ＬＳＩパッケージ７は、図１に示すように
板の中央部にＬＳＩ２の裏面を貼り付けている。板１
は、ＬＳＩ２の発熱を冷却するために熱伝導率の良い材
料で、更にＬＳＩ２の破壊を防止するために熱膨張係数
をＬＳＩ２に合わせたもので制作し、例えばＣｕ／Ｗが
最も良い。板１の四隅のコーナーには四角柱の脚１２を
設け、それぞれの脚１２上には図２に示すコアからなる
高さ調整用バンプ１１を４つずつ設けている。高さ調節
用バンプ１１の材料はＰｂ６３／Ｓｎ３７はんだの共晶
温度（１８３℃）溶けない金属で製造しやすいもの例え
ば高温はんだＰｂ９０／Ｓｎ１０、Ｗなどが良い。
板の中央部にＬＳＩ２の裏面を貼り付けている。板１
は、ＬＳＩ２の発熱を冷却するために熱伝導率の良い材
料で、更にＬＳＩ２の破壊を防止するために熱膨張係数
をＬＳＩ２に合わせたもので制作し、例えばＣｕ／Ｗが
最も良い。板１の四隅のコーナーには四角柱の脚１２を
設け、それぞれの脚１２上には図２に示すコアからなる
高さ調整用バンプ１１を４つずつ設けている。高さ調節
用バンプ１１の材料はＰｂ６３／Ｓｎ３７はんだの共晶
温度（１８３℃）溶けない金属で製造しやすいもの例え
ば高温はんだＰｂ９０／Ｓｎ１０、Ｗなどが良い。
【００２１】図３に示すようにＬＳＩ２の表面に配列さ
れたパッド２１には共晶はんだを用いて、はんだバンプ
２２が形成されている。
れたパッド２１には共晶はんだを用いて、はんだバンプ
２２が形成されている。
【００２２】図４は図１に示すＬＳＩパッケージ７を基
板５に実装した構造を部分的に示す正面図である。
板５に実装した構造を部分的に示す正面図である。
【００２３】実装基板５にはＬＳＩ２の表面に設けられ
たパッド２１に対応してＬＳＩの回路と接続するための
回路用パッド（図示略）が設けられ、また高さ調節用バ
ンプ１１に対応して高さ調節用パッド（図示略）が設け
られている。回路用パッドはパッド２１に対応して微小
ピッチで配列され、それぞれが微小パターンからなるの
に対し、高さ調節用バンプ１１および高さ調節用パッド
は大きな間隔で配列し、高さ調節用パッドを大きなパタ
ーンにしてある。
たパッド２１に対応してＬＳＩの回路と接続するための
回路用パッド（図示略）が設けられ、また高さ調節用バ
ンプ１１に対応して高さ調節用パッド（図示略）が設け
られている。回路用パッドはパッド２１に対応して微小
ピッチで配列され、それぞれが微小パターンからなるの
に対し、高さ調節用バンプ１１および高さ調節用パッド
は大きな間隔で配列し、高さ調節用パッドを大きなパタ
ーンにしてある。
【００２４】実装基板５の回路用パッドおよび高さ調整
用パッドにメタルマスクを用いて、はんだペースを印刷
しておいてから、ＬＳＩ２の表面を基板５に向けてバン
プ２２それぞれが対応する回路用パッドに位置し高さ調
節用バンプ１１それぞれが対応する高さ調節用パッドに
位置するようにしてＬＳＩパッケージ７を基板５に載置
し、はんだリフローによりはんだ付けする。
用パッドにメタルマスクを用いて、はんだペースを印刷
しておいてから、ＬＳＩ２の表面を基板５に向けてバン
プ２２それぞれが対応する回路用パッドに位置し高さ調
節用バンプ１１それぞれが対応する高さ調節用パッドに
位置するようにしてＬＳＩパッケージ７を基板５に載置
し、はんだリフローによりはんだ付けする。
【００２５】はんだリプロー時に高さ調節用パッドに印
刷されたはんだペーストは表面張力により高さ調節用バ
ンプ１１の外周に凝集して凝集はんだ１３となり、高さ
調節用バンプ１１の先端ははんだにより高さ調節用パッ
ドから浮き上がった状態ではんだ付けされる。この浮き
上がり量は高さ調節用パッドに印刷するはんだペースト
の量により調節でき、このはんだペーストの量は印刷に
用いるメタルマスクの高さ調節用パッドの位置に設ける
開口径により制御できる。
刷されたはんだペーストは表面張力により高さ調節用バ
ンプ１１の外周に凝集して凝集はんだ１３となり、高さ
調節用バンプ１１の先端ははんだにより高さ調節用パッ
ドから浮き上がった状態ではんだ付けされる。この浮き
上がり量は高さ調節用パッドに印刷するはんだペースト
の量により調節でき、このはんだペーストの量は印刷に
用いるメタルマスクの高さ調節用パッドの位置に設ける
開口径により制御できる。
【００２６】ＬＳＩ２のパッド２１と基板５の回路用パ
ッドとの間の間隔は、ＬＳＩ２の厚み、脚１２の高さ、
高さ調節用バンプ１１の高さおよび高さ調節用パッドか
らの浮き上り量により決定され、ＬＳＩ２のはんだバン
プ２２のはんだ付け後の形状が最適な鼓形状となるよう
に脚１２の高さ等の値およびメタルマスクの開口径を決
定しておく。例えば、脚１２の高さはＬＳＩ２の厚み
（０．６ｍｍ）と同じ程度か少し大きい程度（０．６５
〜０．７ｍｍ）とする。またその脚に作られる高さ調節
用バンプ１１（コア）の高さは８０〜１３０μｍとし、
高さ調節用パッドに供給する予備はんだ（はんだペース
ト）による浮き上りにより高さ調節用バンプ１１は実質
的にさらに高くなる。最終的にＬＳＩ２の半田バンプ２
２が基板のパッド面から１００μｍ程度浮く状態にす
る。
ッドとの間の間隔は、ＬＳＩ２の厚み、脚１２の高さ、
高さ調節用バンプ１１の高さおよび高さ調節用パッドか
らの浮き上り量により決定され、ＬＳＩ２のはんだバン
プ２２のはんだ付け後の形状が最適な鼓形状となるよう
に脚１２の高さ等の値およびメタルマスクの開口径を決
定しておく。例えば、脚１２の高さはＬＳＩ２の厚み
（０．６ｍｍ）と同じ程度か少し大きい程度（０．６５
〜０．７ｍｍ）とする。またその脚に作られる高さ調節
用バンプ１１（コア）の高さは８０〜１３０μｍとし、
高さ調節用パッドに供給する予備はんだ（はんだペース
ト）による浮き上りにより高さ調節用バンプ１１は実質
的にさらに高くなる。最終的にＬＳＩ２の半田バンプ２
２が基板のパッド面から１００μｍ程度浮く状態にす
る。
【００２７】ＬＳＩ２の半田バンプ２２はφ０．１２ｍ
ｍのパッド２１上に高さ１００μｍ程度形成される。Ｌ
ＳＩ２と板１を熱伝導率の良い厚さ３０μｍの接着剤で
接着したＬＳＩパッケージ７を基板５にフリップチップ
実装した場合、板１のＬＳＩ２の取り付け面から半田バ
ンプ２２の下面までの高さは０．７３ｍｍとなり、板１
の脚１２と高さ調節用バンプ１１の下面までの高さは
０．７３〜０．８３ｍｍとなる。これで半田バンプ１１
の下面と基板５とのギャップは０〜１００μｍとなる
が、さらに高さ調節用バンプ１１に供給する予備半田を
コントロールすることによりこのギャップをコントロー
ルすることができる。また、ＬＳＩ２の半田バンプ２２
に供給する予備半田量を変えることにより、ＬＳＩ２と
実装基板５とを接続後の半田バンプ２２の形状をコント
ロールすることができる。
ｍのパッド２１上に高さ１００μｍ程度形成される。Ｌ
ＳＩ２と板１を熱伝導率の良い厚さ３０μｍの接着剤で
接着したＬＳＩパッケージ７を基板５にフリップチップ
実装した場合、板１のＬＳＩ２の取り付け面から半田バ
ンプ２２の下面までの高さは０．７３ｍｍとなり、板１
の脚１２と高さ調節用バンプ１１の下面までの高さは
０．７３〜０．８３ｍｍとなる。これで半田バンプ１１
の下面と基板５とのギャップは０〜１００μｍとなる
が、さらに高さ調節用バンプ１１に供給する予備半田を
コントロールすることによりこのギャップをコントロー
ルすることができる。また、ＬＳＩ２の半田バンプ２２
に供給する予備半田量を変えることにより、ＬＳＩ２と
実装基板５とを接続後の半田バンプ２２の形状をコント
ロールすることができる。
【００２８】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００２９】図１および図２を参照すると厚さ０．６ｍ
ｍのＬＳＩチップ２の回路面に最小ピッチ０．２５ｍｍ
でφ０．１２ｍｍのパッド２１を形成し、その上に半田
バンプ２２を共晶半田を用いて高さ０．１ｍｍに形成す
る。
ｍのＬＳＩチップ２の回路面に最小ピッチ０．２５ｍｍ
でφ０．１２ｍｍのパッド２１を形成し、その上に半田
バンプ２２を共晶半田を用いて高さ０．１ｍｍに形成す
る。
【００３０】また、板１はＳｉと熱膨張係数が近く、熱
伝導率も高いＣｕ／ｗを用いて厚さ０．５ｍｍとする。
この板の四隅のコーナーには四角柱の脚１２を設けてい
る。この脚１２はＣｕ／ｗを削り出すことで実現し、脚
１２の高さは０．７ｍｍである。
伝導率も高いＣｕ／ｗを用いて厚さ０．５ｍｍとする。
この板の四隅のコーナーには四角柱の脚１２を設けてい
る。この脚１２はＣｕ／ｗを削り出すことで実現し、脚
１２の高さは０．７ｍｍである。
【００３１】脚１２の上にはコア状の高さ調節用バンプ
１１を８０μｍの高さで設け、材料はｗを用いた。
１１を８０μｍの高さで設け、材料はｗを用いた。
【００３２】ＬＳＩチップ２と板１をあらかじめ決めて
いた位置関係で、熱伝導性の良い接着剤を厚さが３０μ
ｍ程度Ｄまで薄くなるようにして接着する。
いた位置関係で、熱伝導性の良い接着剤を厚さが３０μ
ｍ程度Ｄまで薄くなるようにして接着する。
【００３３】次に、本発明の高さ制御パッケージの実装
方法を説明する。
方法を説明する。
【００３４】まず、厚さ１００μｍの厚さのメタルマス
クを用いて、実装基板５の回路用パッドおよび高さ調節
用パッドにはんだペーストの印刷を行い、その上にＬＳ
Ｉパッケージ７をのせる。このときＬＳＩ２の半田バン
プ２２が印刷後の半田ペーストに、全て接触するように
している。はんだ印刷により高さ調節用パッドに供給す
る半田量はメタルマスクの開口径により変えることがで
き、開口径を大きくして供給はんだ量を多くすれば、半
田の表面張力によりＬＳＩ２の実装高さをより高くする
ことができる。また、基板５の回路用パッドに印刷され
たはんだもＬＳＩ２の半田バンプ２２に供給されること
になるが、この半田バンプ２２に供給される予備半田の
量もメタルマスクの開口径でコントロールすることがで
き、印刷可能な範囲で開口径をできるだけ小さくするこ
とにより、ＬＳＩ２と実装基板５との接続後のはんだバ
ンプ２２の形状は細長い鼓形状に近くすることができ
る。
クを用いて、実装基板５の回路用パッドおよび高さ調節
用パッドにはんだペーストの印刷を行い、その上にＬＳ
Ｉパッケージ７をのせる。このときＬＳＩ２の半田バン
プ２２が印刷後の半田ペーストに、全て接触するように
している。はんだ印刷により高さ調節用パッドに供給す
る半田量はメタルマスクの開口径により変えることがで
き、開口径を大きくして供給はんだ量を多くすれば、半
田の表面張力によりＬＳＩ２の実装高さをより高くする
ことができる。また、基板５の回路用パッドに印刷され
たはんだもＬＳＩ２の半田バンプ２２に供給されること
になるが、この半田バンプ２２に供給される予備半田の
量もメタルマスクの開口径でコントロールすることがで
き、印刷可能な範囲で開口径をできるだけ小さくするこ
とにより、ＬＳＩ２と実装基板５との接続後のはんだバ
ンプ２２の形状は細長い鼓形状に近くすることができ
る。
【００３５】そしてこれをリフローすることにより、Ｌ
ＳＩ２の高さは板の脚１２、高さ調節用バンプ１１と凝
集はんだ１３を形成する予備はんだの量でコントロール
されているためＬＳＩ２の基板５上の実装高さを接続信
頼性を十分確保できる高さにコントロールすることがで
きる。
ＳＩ２の高さは板の脚１２、高さ調節用バンプ１１と凝
集はんだ１３を形成する予備はんだの量でコントロール
されているためＬＳＩ２の基板５上の実装高さを接続信
頼性を十分確保できる高さにコントロールすることがで
きる。
【００３６】また、ＬＳＩ２の実装高さを板１の脚４と
コアである高さ調節用バンプ１１とはんだ１３でコント
ロールできるので一定に保つことができると同時に、Ｌ
ＳＩ２のはんだバンプ２２ははんだバンプ２２自身のは
んだ量をコントロールする事により、バンプ形状をより
接続信頼性の高い鼓形状にすることができる。はんだバ
ンプは高さが高いほど、そして太鼓形状よりも鼓形状の
方が接続信頼性が高いということが知られており、これ
を実現することができる。
コアである高さ調節用バンプ１１とはんだ１３でコント
ロールできるので一定に保つことができると同時に、Ｌ
ＳＩ２のはんだバンプ２２ははんだバンプ２２自身のは
んだ量をコントロールする事により、バンプ形状をより
接続信頼性の高い鼓形状にすることができる。はんだバ
ンプは高さが高いほど、そして太鼓形状よりも鼓形状の
方が接続信頼性が高いということが知られており、これ
を実現することができる。
【００３７】最後にＬＳＩ２の冷却を行うヒートシンク
６を板１の上面に接着することにより、消費電力の高い
ＬＳＩ２に対してもＬＳＩパッケージ７を使用すること
が可能となる。
６を板１の上面に接着することにより、消費電力の高い
ＬＳＩ２に対してもＬＳＩパッケージ７を使用すること
が可能となる。
【００３８】なお、高さ調節用バンプ１１を予め、めっ
きなどにより共晶はんだなどで覆っておいてもよい。
きなどにより共晶はんだなどで覆っておいてもよい。
【００３９】高さ調節用バンプ１１は、脚１２にはんだ
付けなどで取り付けることもできるが、板１および脚１
２と一体とし切除加工や金型を用いた塑性加工などによ
り成形することもできる。
付けなどで取り付けることもできるが、板１および脚１
２と一体とし切除加工や金型を用いた塑性加工などによ
り成形することもできる。
【００４０】高さ調節用バンプは、高密度に多数設ける
必要はなく、従来のＬＳＩの回路用バンプとして設けら
れたコア入りバンプに比べ高い位置精度は必要がない。
高さ調節用パッドに、はんだクリームを印刷する際に用
いるメタルマスクの開口との関係からある程度の位置精
度が必要ではあるが、ＬＳＩの回路用バンプほどの位置
精度は不要であり、ＬＳＩパッケージの制作工数、費用
を低減することができる。
必要はなく、従来のＬＳＩの回路用バンプとして設けら
れたコア入りバンプに比べ高い位置精度は必要がない。
高さ調節用パッドに、はんだクリームを印刷する際に用
いるメタルマスクの開口との関係からある程度の位置精
度が必要ではあるが、ＬＳＩの回路用バンプほどの位置
精度は不要であり、ＬＳＩパッケージの制作工数、費用
を低減することができる。
【００４１】図１には、脚１２にそれぞれに高さ調節用
バンプ１１を４ちずつ設けているが、幾つであってもよ
く例えば脚にそれぞれに１つずつ設けるだけでもよい。
バンプ１１を４ちずつ設けているが、幾つであってもよ
く例えば脚にそれぞれに１つずつ設けるだけでもよい。
【００４２】また、高さ調節用バンプ１１を設けるバン
プ設置面は板１の４隅に設けた脚でなくてもよく、例え
ば板１の中央部を集積回路チップの厚さ程度凹ませてチ
ップ接着面とし、このチップ接着面の周囲の額縁状に突
出した縁をバンプ設置面とし、このバンプ設置面に高さ
調節用バンプを設けてもよい。
プ設置面は板１の４隅に設けた脚でなくてもよく、例え
ば板１の中央部を集積回路チップの厚さ程度凹ませてチ
ップ接着面とし、このチップ接着面の周囲の額縁状に突
出した縁をバンプ設置面とし、このバンプ設置面に高さ
調節用バンプを設けてもよい。
【００４３】また、実装基板５に高さ調節用バンプをは
んだ付けするために設ける高さ調節用パッドは、高さ調
節用バンプの各々に対応して設けても、複数の高さ調節
用バンプを１つの高さ調節用パッドにはんだ付けできる
ような広い面積の導体からなるパッドとしてもよい。
んだ付けするために設ける高さ調節用パッドは、高さ調
節用バンプの各々に対応して設けても、複数の高さ調節
用バンプを１つの高さ調節用パッドにはんだ付けできる
ような広い面積の導体からなるパッドとしてもよい。
【００４４】
【発明の効果】第１の効果は、集積回路チップの実装に
おいて、複雑な組立工程を無くすことにより、生産効率
を上げ、歩留まりを向上させることができることであ
る。
おいて、複雑な組立工程を無くすことにより、生産効率
を上げ、歩留まりを向上させることができることであ
る。
【００４５】その理由は、アンダーフィルや回路接続の
ためにコア入りはんだを使うことによる取り外し、交換
時の無駄をなくすことができるからである。
ためにコア入りはんだを使うことによる取り外し、交換
時の無駄をなくすことができるからである。
【００４６】第２の効果は、集積回路チップの実装構造
の信頼性を向上させる事ができるということである。
の信頼性を向上させる事ができるということである。
【００４７】その理由は、集積回路チップの実装高さ
と、はんだバンプ形状を信頼性上最も良い形状にコント
ロールすることができるからである。
と、はんだバンプ形状を信頼性上最も良い形状にコント
ロールすることができるからである。
【図１】本発明の実施の形態のＬＳＩパッケージの斜視
図である。
図である。
【図２】図１中の高さ調節用バンプ１１の斜視図であ
る。
る。
【図３】図１中のはんだバンプ２２の斜視図である。
【図４】図１のＬＳＩパッケージを基板５に実装後の正
面図である。
面図である。
【図５】従来の集積回路チップの実装構造を示す断面図
である。
である。
【図６】従来の他の集積回路チップの実装構造を示す断
面図である。
面図である。
１ 板 ２ ＬＳＩ ５ 基板 ６ ヒートシンク １１ 高さ調節用バンプ １２ 脚 １３ 凝集はんだ ２１ パッド ２２ はんだバンプ ２３ コア入りはんだバンプ ２４ アンダーフィル
Claims (6)
- 【請求項１】 表面に回路用バンプを配列した集積回路
チップと、中央部のチップ接着面に前記集積回路チップ
の裏面を接着した板と、この板の前記チップ接着面の周
囲に設けられ前記チップ接着面より突出するバンプ設置
面と、このバンプ設置面に設けられた高さ調節用バンプ
とを含むことを特徴とする集積回路パッケージ。 - 【請求項２】 表面に回路用バンプを配列した集積回路
チップと、中央部のチップ接着面に前記集積回路チップ
の裏面を接着した板と、この板の４隅に設けられた脚
と、この脚に設けられた高さ調節用バンプとを含むこと
を特徴とする集積回路パッケージ。 - 【請求項３】 表面に回路用バンプを配列した集積回路
チップと、中央部のチップ接着面に前記集積回路チップ
の裏面を接着した板と、この板の前記チップ接着面の周
囲に設けられ前記チップ接着面より突出するバンプ設置
面と、このバンプ設置面に設けられた高さ調節用バンプ
と、前記回路用バンプがはんだ付けされた回路用パッド
を設けた基板と、この基板に設けられ前記高さ調節用バ
ンプがはんだ付けされた高さ調節用パッドとを含むこと
を特徴とする集積回路チップの実装構造。 - 【請求項４】 前記板の前記チップ接着面の反対側の面
にヒートシンクを取り付けたことを特徴とする請求項３
記載の集積回路チップの実装構造。 - 【請求項５】 前記脚は、高さが前記集積回路チップの
厚さより０．０５〜０．１ｍｍ大きく、前記高さ調節用
バンプは、高さが８０〜１３０μｍで、前記開路用バン
プは、高さが１００μｍ程度のはんだバンプで、前記集
積回路チップと前記板とを接着する接着剤の厚さが３０
μｍであることを特徴とする請求項２記載の集積回路パ
ッケージ。 - 【請求項６】 表面に回路用バンプを配列した集積回路
チップと、中央部のチップ接着面に前記集積回路チップ
の裏面を接着した板と、この板の前記チップ接着面の周
囲に設けられ前記チップ接着面より突出するバンプ設置
面と、このバンプ設置面に設けられた高さ調節用バンプ
とを備えた集積回路パッケージを、前記回路用バンプが
はんだ付けされる回路用パッドと前記高さ調節用バンプ
がはんだ付けされる高さ調節用パッドとを備えた基板に
搭載する集積回路チップの実装方法であって、前記高さ
調節用パッドに前記高さ調節用バンプに対応して供給す
る予備はんだの量により前記予備はんだを一旦溶融して
から固化して前記高さ調節用バンプを高さ調節用パッド
にはんだ付けした時に前記高さ調節用バンプが前記高さ
調節用パッドから浮き上がる量を調節することを特徴と
する集積回路チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31566097A JP3080049B2 (ja) | 1997-11-17 | 1997-11-17 | 集積回路チップの実装構造および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31566097A JP3080049B2 (ja) | 1997-11-17 | 1997-11-17 | 集積回路チップの実装構造および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150151A true JPH11150151A (ja) | 1999-06-02 |
| JP3080049B2 JP3080049B2 (ja) | 2000-08-21 |
Family
ID=18068059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31566097A Expired - Fee Related JP3080049B2 (ja) | 1997-11-17 | 1997-11-17 | 集積回路チップの実装構造および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080049B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173831A (ja) * | 2005-12-21 | 2007-07-05 | Internatl Rectifier Corp | 高電力密度デバイス用のパッケージ |
| JP2011187484A (ja) * | 2010-03-04 | 2011-09-22 | Denso Corp | 電子部品の実装構造 |
| JP2013140870A (ja) * | 2012-01-05 | 2013-07-18 | Mitsubishi Electric Corp | 電力用半導体装置 |
-
1997
- 1997-11-17 JP JP31566097A patent/JP3080049B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173831A (ja) * | 2005-12-21 | 2007-07-05 | Internatl Rectifier Corp | 高電力密度デバイス用のパッケージ |
| JP2011187484A (ja) * | 2010-03-04 | 2011-09-22 | Denso Corp | 電子部品の実装構造 |
| JP2013140870A (ja) * | 2012-01-05 | 2013-07-18 | Mitsubishi Electric Corp | 電力用半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3080049B2 (ja) | 2000-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518508B2 (ja) | 半導体装置 | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| US6472305B1 (en) | Method of manufacturing bonded structure of film substrate and semiconductor chip | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| JP3080049B2 (ja) | 集積回路チップの実装構造および方法 | |
| JP2008118129A (ja) | フリップチップ接続用基板及びその製造方法 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JPS63220533A (ja) | 時計用ｉｃの実装構造 | |
| JPH10163267A (ja) | バンプ付きワークの実装方法および実装基板 | |
| JPH10107176A (ja) | 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP3582286B2 (ja) | 配線基板の製造方法 | |
| JP2827965B2 (ja) | ボールグリッドアレイ実装方式 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JPH06244522A (ja) | パッケージモジュール基板 | |
| JP2001339151A (ja) | バンプによる電子部品の実装方法 | |
| JPH10189666A (ja) | 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法 | |
| JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
| JPS61290799A (ja) | 電子部品の製造方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000523 |
|
| LAPS | Cancellation because of no payment of annual fees |