JPH09293961A - 電子部品の実装方法 - Google Patents

電子部品の実装方法

Info

Publication number
JPH09293961A
JPH09293961A JP10793596A JP10793596A JPH09293961A JP H09293961 A JPH09293961 A JP H09293961A JP 10793596 A JP10793596 A JP 10793596A JP 10793596 A JP10793596 A JP 10793596A JP H09293961 A JPH09293961 A JP H09293961A
Authority
JP
Japan
Prior art keywords
solder
electronic component
mounting
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10793596A
Other languages
English (en)
Inventor
Tetsuo Sato
哲夫 佐藤
Yoshihiro Ishida
芳弘 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP10793596A priority Critical patent/JPH09293961A/ja
Publication of JPH09293961A publication Critical patent/JPH09293961A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 簡単な工程で信頼性の高い実装を可能とする
電子部品の実装方法の提供。 【解決手段】 電子部品の電極用パッドと回路基板のボ
ンディングパッドとをはんだを介してボンディングする
電子部品の実装方法において、電子部品10の電極用パ
ッド11と回路基板20のボンディングパッド21の両
方に粘着剤を付与して粘着膜を形成し、この粘着膜には
んだ粒子を付着し、このはんだ粒子を溶融かつ再固化さ
せてボンディングパッド21にボール状のはんだバンプ
23を形成し、電極用パッド11にはんだ層13を形成
し、電極用パッド11のはんだ層13をリフローしてボ
ンディングパッド21のはんだバンプ23とボンディン
グする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICチップ方式等
の電子部品を回路基板上に搭載して接続する電子部品の
実装方法に関する。
【0002】
【従来の技術】電子部品を回路基板上に実装する技術と
しては、従来より種々の方法が採用されているが、その
実装技術も、近年における高密度実施化に対応できるも
のでなければならない。高密度実装を可能ならしめるに
は、チップの微細化とともに、回路基板上のパターンの
微細化も必要不可欠である。
【0003】現在、回路基板上に微細なパターンを作成
する方法としてめっき法が採用されているが、このめっ
き法にもいくつかの問題がある。すなわち、めっき法の
うち、電解めっき法は電気導通の点で困難をともない、
無電解めっき法は上記電解めっき法における電気導通の
問題点を解決するものの、はんだ層の厚さが薄く、必要
な厚さを得ることが困難であるという問題がある。
【0004】
【発明が解決しようとする課題】一方、最近において、
めっき法によらずに電子部品のリードや、回路基板の露
出パターン上にはんだを塗布する技術が特開平7−24
4号公報で提案されている。しかし、この技術を電子部
品の実装方法に応用する具体的な技術についてはまだ開
発されていない。
【0005】本発明は上記の諸事情に鑑みてなされたも
のであり、簡単な工程で信頼性の高い実装を実現するこ
とのできる電子部品の実装方法の提供を目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明の請求項1記載の電子部品の実装方法は、電
子部品の電極用パッドと回路基板のボンディングパッド
とをはんだを介してボンディングする実装方法におい
て、少なくとも、いずれか一方のパッド上に粘着剤を付
与して粘着膜を形成する粘着剤処理工程と、前記粘着膜
にはんだ粒子を付着するはんだ粒子付着工程と、前記は
んだ粒子を溶融かつ再固化させてはんだ部を形成するは
んだ部形成工程と、前記一方のパッドに形成したはんだ
部を、他方のパッド又は他方のパッドに形成したはんだ
部とボンディングする構成としてある。
【0007】また、請求項2記載の電子部品の実装方法
は、前記粘着剤処理工程が、電子部品の電極用パッドと
回路基板のボンディングパッドの両方に粘着剤を付与し
て粘着膜を形成するものであり、前記はんだ部形成工程
が、一方のパッドに付着させたはんだ粒子を溶融,再固
化してボール状のはんだバンプを形成する工程と、他方
のパッドに付着させたはんだ粒子を溶融,再固化しては
んだ層を形成する構成としてある。
【0008】また、請求項3記載の電子部品の実装方法
は、前記電子部品の電極用パッドにはんだバンプを形成
し、前記回路基板のボンディングパッドにはんだ層を形
成した構成としてある。
【0009】また、請求項4記載の電子部品の実装方法
は、前記回路基板のボンディングパッドにはんだバンプ
を形成し、前記電子部品の電極用パッドをはんだ層で形
成した構成としてある。
【0010】これらの方法によれば、微細なパッド上に
はんだバンプ及びはんだ層のはんだ部を確実に形成する
ことができる。
【0011】また、請求項5記載の電子部品の実装方法
は、前記はんだ層に、前記はんだバンプを位置決めする
ための凹部を設けた構成としてある。
【0012】また、請求項6記載の電子部品の実装方法
は、前記はんだ層に、前記はんだバンプを位置決めする
ためのはんだ層非形成部を設けた構成としてある。
【0013】また、請求項7記載の電子部品の実装方法
は、回路基板のボンディングパッドにパターン非形成部
分を設けるとともに、前記はんだ層をパターン形成部分
にのみ形成することによって、はんだ層の非形成部分を
はんだバンプを位置決め部とした構成としてある。
【0014】これらの方法によれば、はんだバンプをは
んだ層に確実に位置決めすることができる。
【0015】また、請求項8記載の電子部品の実装方法
は、前記はんだ層に空気抜き部を設けた構成としてあ
る。
【0016】また、請求項9記載の電子部品の実装方法
は、前記はんだ層非形成部及び/又は空気抜き部をレジ
ストで形成した構成としてある。
【0017】これらの方法によれば、はんだバンプとは
んだ層をボンディングする際、はんだ部内に空気が残留
することなく、信頼性の高い実装を行なえる。
【0018】また、請求項10記載の電子部品の実装方
法は、前記はんだバンプを高温はんだで形成し、前記は
んだ層を低温はんだで形成した構成としてある。この方
法によると、高温はんだからなるはんだバンプがスペー
サとして機能し、電子部品と回路基板の間に一定の距離
(間隔)を保持できる。
【0019】また、請求項11記載の電子部品の実装方
法は、前記低温はんだが、錫を含有しないはんだからな
る構成としてある。この方法によると、はんだの濡れ性
がよくボンディングを確実に行なえる。
【0020】また、請求項12記載の電子部品の実装方
法は、電子部品の電極用パッド上に無電解処理によるニ
ッケルメッキ層を形成する工程と、前記ニッケルメッキ
層上に無電解処理による薄膜銅メッキ層を形成する工程
と、回路基板のボンディングパッド上に粘着剤を付与し
て粘着膜を形成する粘着処理工程と、前記粘着膜上には
んだ粒子を付着させるはんだ粒子付着工程と、前記はん
だ粒子を溶融かつ再固化させてボール状のバンプを形成
するはんだバンプ形成工程と、前記電子部品の電極用パ
ッドの無電解メッキ層を前記はんだバンプに搭載し、は
んだバンプを溶融,再固化させる構成としてある。
【0021】また、請求項13記載の電子部品の実装方
法は、前記はんだバンプが、はんだバンプ内に金属コア
を介在させて形成した構成としてある。
【0022】また、請求項14記載の電子部品の実装方
法は、前記はんだバンプが、高温はんだとこの高温はん
だの外周を低温はんだで被覆した構成としてある。
【0023】また、請求項15記載の電子部品の実装方
法は、前記電子部品として半導体素子を用いた構成とし
てあり、また請求項16記載の電子部品の実装方法は、
前記電子部品としてチップサイズパッケージを用いた構
成としてある。
【0024】
【本発明の実施の形態】以下、本発明の実施形態につい
て図面を参照しつつ説明する。まず、本発明の第一実施
形態を図1(a)〜(d)によって説明する。この第一
実施形態の実装方法は、電子部品としてのICチップの
電極用パッドにはんだバンプを形成するとともに、回路
基板のボンディングパッドにはんだ層を形成し、これら
はんだバンプとはんだ層をボンディングさせたものであ
る。図1(a)において、10は電子部品としてのIC
チップであり、電極用パッド11にはんだバンプ12が
形成してある。また、20は回路基板であり、パターン
の一部を成すボンディングパッド21にはんだ層22が
形成してある。
【0025】ここで、電極用パッド11及びボンディン
グパッド21へのはんだ部(はんだバンプ12及びはん
だ層22)の形成は、概略次のようにして行なう。すな
わち、ICチップ10及び回路基板20の露出している
パッド11,21上に粘着剤を付与し、乾燥させる(粘
着剤処理工程)。次いで、ICチップ10の電極用パッ
ド11及び回路基板20のボンディングパッド21には
はんだ粒子を振りかける(はんだ付着工程)。その後、
はんだ粒子をパッド11,21に仮接着させるための加
熱処理を行なった後、粘着剤を付与した部分以外にある
はんだ粒子を軽くブラッシングして除去する(後処理工
程)。これにより、粘着剤を付与した部分にあるはんだ
粒子のみが残る。
【0026】ICチップ10は、このようにして電極用
パッド11の部分にはんだ粒子を仮接着させた後、その
表面上にフラックスを塗布し(フラックス塗布工程)、
次いで、リフロー炉の中を通す(はんだリフロー工
程)。これにより、溶融したはんだが表面張力でボール
状に丸まる。その後、洗浄及び乾燥を行なった後検査を
行ない(検査工程)、ICチップ10上にはんだバンプ
12が完成する。
【0027】一方、回路基板20は、ボンディングパッ
ド21の部分にはんだ粒子を仮接着させた後、その表面
上にフラックスを塗布し(フラックス塗布工程)、次い
で、リフロー炉の中を通す(はんだリフロー工程)。こ
れにより、溶融したはんだ粒子がはんだ層を形成する。
その後、洗浄及び乾燥を行なった後検査を行ない(検査
工程)、回路基板20にはんだ層22が完成する。
【0028】なお、ICチップ10及び回路基板20の
いずれの場合も、はんだリフロー工程の後ではんだの膜
厚が不足している場合は、粘着剤処理工程に戻り、以降
の工程を繰り返す。また、はんだ粒子の大きさは、はん
だバンプを形成する場合とはんだ層を形成する場合と
で、異なった大きさのものを選択してもよく、たとえ
ば、はんだ層の形成に際してははんだ粉末を用いてもよ
い。
【0029】次に、図1(b)に示すように、はんだバ
ンプ12にフラックス30を付着した後、はんだバンプ
12とはんだ層22の位置決めを行ない、両者を当接さ
せる。このとき、両者が外れないように仮接着のための
加熱処理を行なってもよい。
【0030】その後、図1(c)に示すようにリフロー
して、はんだバンプ12とはんだ層22を溶融しボンデ
ィングする。この場合、はんだバンプ12のはんだとし
て、はんだ層22と同じ融点のはんだを用い、はんだバ
ンプも同時に溶融してボンディングすることも可能であ
る。次いで、洗浄及び乾燥等を行なった後、図1(d)
に示すような実装状態とする。このようにして、ICチ
ップ10と回路基板20の実装が終了する。
【0031】なお、この実装形態では、電子部品10の
電極用パッド11にはんだバンプ12を形成し、回路基
板20のボンディングパッド21にはんだ層22を形成
したが、実装条件等に応じ、図2(a)〜(d)の第二
実施形態に示すように、電子部品10の電極用パッド1
1にはんだ層13を形成し、回路基板20のボンディン
グパッド21にはんだバンプ23を形成してもよい。ま
た、電子部品10として、ICチップ以外のものを対象
とすることもできる。
【0032】図3〜図7は、これら実施形態の実装方法
において形成するはんだ層の変形例を示す拡大図であ
る。第1変形例は、図3(a)の平面図と図3(b)の
A−A線切断図に示すように、リング状のボンディング
パッド(パターン)21を覆うはんだ層22の中央に凹
部221を設けてある。このような凹部221をはんだ
層22に設けると、はんだバンプ12とはんだ層22の
当接時におけるはんだバンプ12の位置決めを容易かつ
正確に行なえる。このような凹部221は、ボンディン
グパッド21の外径よりやや大きく図示しない粘着膜を
形成し、そこに図3(c)に示すように、はんだ粒子2
2aを満偏なく付着させることによって製作が可能とな
る。
【0033】第2変形例は、図4(a)の平面図と図4
(b)のB−B線切断図に示すように、リング状のボン
ディングパッド(パターン)21を覆うはんだ層22の
中央に孔部(はんだ非形成部分)222を設けてある。
このような孔部222を設けた場合も、変形例1と同様
はんだバンプ12の位置決めを容易かつ正確に行なえ
る。このようなはんだ非形成部(孔部)222は、リン
グ状のボンディングパッド21の幅よりもやや太い図示
しないリング状の粘着膜を形成し、そこに図4(C)に
示すようにはんだ粒子22aを付着させることによって
製作が可能となる。
【0034】第3変形例は、図5(a)の平面図、図5
(b)のC−C切断図に示すように、円形状のボンディ
ングパッド21の中央にレジスト部223を形成し、こ
の部分をはんだの存在しない状態(はんだ非形成部)と
してある。このようなレジスト部223を形成したはん
だ非形成部分ははんだ層22の部分より低くなり、上記
変形例1及び2と同様にはんだバンプ12の位置決めを
容易かつ正確に行なえるようにする。このようなはんだ
非形成部は、図5(c)に示すように、はんだ粒子22
aをレジスト223以外の部分に付着させることによっ
て製作が可能となる。
【0035】第4変形例は、図6の平面図に示すよう
に、はんだ層22及びリング状のボンディングパッド2
1の一部を切り欠いて放射状に空気抜き部224を形成
してある。このような空気抜き部224を形成すると、
はんだバンプ12とはんだ層22を溶融してボンディン
グする際に両者12,22の間の空気が外部に逃げ、は
んだ不良の発生を防ぐ。
【0036】なお、空気抜き部224は、はんだ層22
のみを切り欠いたもの、あるいははんだ層22とボンデ
ィングパッド21の両方を切り欠いたものであってもよ
い。また、ここで切り欠くとは、その部分からはんだ層
22あるいはボンディングパッド21を取り除いた場合
と、はんだ層に溝を形成しはんだ層を部分的に取り除い
た場合などを含む概念である。
【0037】第5変形例は、図7の平面図に示すよう
に、第3変形例のレジスト部223を放射状に延設し、
この部分をはんだの存在しないはんだ非形成部からなる
空気抜き部225としてある。
【0038】次に、電子部品の電極パッドと回路基板の
ボンディングパッドをボンディングするときに両パッド
間に一定の距離(間隔)をもたせてボンディングする変
形例(本実施形態の第6〜9変形例)について説明す
る。第6変形例は、図1(a)〜(d)に示すICチッ
プ10における電子部品11のはんだバンプ12を高温
はんだで形成し、回路基板20におけるボンディングパ
ッド21のはんだ層22を低温はんだで形成するように
してある。
【0039】また、第7変形例は、図2(a)〜(d)
に示す回路基板20におけるボンディングパッド21の
はんだバンプ23を高温はんだで形成し、ICチップ1
0における電子部品11のはんだ層13を低温はんだで
形成するようにしてある。
【0040】このように、一方のパッド21又は11の
はんだ層22又は13を低温はんだで、他方のパッド1
1又は21のはんだバンプ12又は23を高温はんだで
形成し、ボンディングにおける加熱温度を低温はんだの
溶融温度とすると、低温はんだのみが溶融し高温はんだ
は溶融しない。したがって、高温はんだすなわちはんだ
バンプ12又は23が、実装されたICチップ10と回
路基板20の間に介在してスペーサとして機能し、両者
10,20の間に一定の距離を保つ。
【0041】図8は、第8変形例を示すもので、はんだ
バンプ12,23の内層12a,23aを高温はんだ
で、外層12b,23bを低温はんだでそれぞれ形成す
るようにしてある。この場合も、低温はんだの溶融温度
でボンディングを行なうことにより、内層12a,23
aの高温はんだが溶融しないでスペーサとして機能す
る。
【0042】第8変形例におけるはんだバンプ12,2
3の形成は、まず、内層の高温はんだについて前記した
粘着剤処理工程,はんだ付着工程,後処理工程及びはん
だリフロー工程を行ない、次いで、高温はんだの外周面
に対し粘着剤処理工程,はんだ付着工程,後処理工程及
びはんだリフロー工程を行なって低温はんだ層による外
層を形成する。
【0043】図9は、第9変形例を示すもので、第8変
形例における高温はんだに代えて金属コアを用いてい
る。すなわち、はんだバンプ12,23の内層12a,
23aを金属コアで形成し、その外層12b,23bを
低温はんだ12b,23bで形成するようにしてある。
この場合、金属コアがスペーサとして機能する。
【0044】第9変形例におけるはんだバンプ12,2
3の形成は、前記はんだ付着工程においてはんだといっ
しょに金属コアを付着させたり、あるいは、あらかじめ
はんだ粒子の中に金属コアを混入させておくことによっ
て行なう。
【0045】図10は本発明の第三実施形態を示すもの
で、回路基板20のボンディングパッド21上にのみは
んだバンプ23を形成し、電子部品10の電極用パッド
11上に無電解メッキ層14を形成したものである。す
なわち、図10(a)に示すように、電子部品10の電
極用パッド11上には、無電解処理によるニッケルメッ
キ層を形成するとともに、このニッケルメッキ層上に無
電解処理による薄膜金メッキ層を形成し、ニッケルと金
からなる無電解メッキ層14を形成する。
【0046】一方、回路基板20のボンディングパッド
21上には、粘着剤を付与して粘着膜を形成する(粘着
剤処理工程)とともに、この粘着膜上にはんだ粒子を付
着させ(はんだ粒子付着工程)、その後はんだ粒子を溶
融かつ再固化させてボール状のはんだバンプ23を形成
(はんだバンプ形成工程)する。
【0047】次いで、図10(b)に示すようにフラッ
クス30を付着した後、前記電子部品の電極用パッドの
無電解メッキ層14を前記はんだバンプ23に位置合わ
せを行なって搭載する。その後、図10(c)に示すよ
うにリフローして、はんだバンプ23を溶融,再固化さ
せ図10(d)に示すような実装状態とする。
【0048】なお、第三実施形態におけるはんだバンプ
23としては、低温はんだ,高温はんだ、あるいは前記
した第8又は第9変形例のものを用いることができる。
【0049】この電子部品の実装方法においては、前記
した各実施形態及び各変形例における電子部品10とし
て、各種電子部品を適用できるが、特に、チップ状態又
はウェハー状態にある半導体素子、あるいはチップと同
じサイズの基板上にチップを搭載して封止したチップサ
イズパッケージに適用すると好適である。また、前記各
変形例における低温はんだは、濡れ性を良くするため錫
の含有していないもの、あるいは含有していてもその量
を微少とすることが好ましい。
【0050】
【発明の効果】以上のように、本発明の電子部品の実装
方法によれば、簡単な工程で信頼性の高い実装を実現す
ることが可能となる。
【図面の簡単な説明】
【図1】図1(a)〜(d)は、本発明方法の第1実施
形態の工程を示す図である。
【図2】図2(a)〜(d)は、本発明方法の第2実施
形態の工程を示す図である。
【図3】図3(a),(b),(c)は、はんだ層を変
形させた第1又は第2実施形態の第1変形例を示す平面
図とA−A線切断図及びその製造説明図である。
【図4】図4(a),(b),(c)は、はんだ層を変
形させた第1又は第2実施形態の第1変形例を示す平面
図とB−B線切断図及びその製造説明図である。
【図5】図5(a),(b),(c)は、はんだ層を変
形させた第1又は第2実施形態の第3変形例を示す平面
図とC−C線切断図及びその製造説明図である。
【図6】図6は、はんだ層を変形させた第1又は第2実
施形態の第4変形例を示す平面図である。
【図7】図7は、はんだ層を変形させた第1又は第2実
施形態の第5変形例を示す平面図である。
【図8】図8は、はんだバンプを変形させた第1又は第
2実施形態の第8変形例を示す断面図である。
【図9】図9は、はんだバンプを変形させた第1又は第
2実施形態の第9変形例を示す断面図である。
【図10】図10(a)〜(d)は、本発明方法の第3
実施形態の工程を示す図である。
【符号の説明】
10 電子部品(ICチップ) 11 電極用パッド 20 回路基板 21 ボンディングパッド 12,23 はんだバンプ 22,13 はんだ層

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 電子部品の電極用パッドと回路基板のボ
    ンディングパッドとをはんだを介してボンディングする
    電子部品の実装方法において、 少なくとも、いずれか一方のパッド上に粘着剤を付与し
    て粘着膜を形成する粘着剤処理工程と、 前記粘着膜にはんだ粒子を付着するはんだ粒子付着工程
    と、 前記はんだ粒子を溶融かつ再固化させてはんだ部を形成
    するはんだ部形成工程と、 前記一方のパッドに形成したはんだ部を、他方のパッド
    又は他方のパッドに形成したはんだ部とボンディングす
    るボンディング工程とを有する電子部品の実装方法。
  2. 【請求項2】 前記粘着剤処理工程が、電子部品の電極
    用パッドと回路基板のボンディングパッドの両方に粘着
    剤を付与して粘着膜を形成するものであり、 前記はんだ部形成工程が、一方のパッドに付着させたは
    んだ粒子を溶融,再固化してボール状のはんだバンプを
    形成する工程と、他方のパッドに付着させたはんだ粒子
    を溶融,再固化してはんだ層を形成する工程とからなる
    請求項1記載の電子部品の実装方法。
  3. 【請求項3】 前記電子部品の電極用パッドにはんだバ
    ンプを形成し、前記回路基板のボンディングパッドには
    んだ層を形成した請求項1又は2記載の電子部品の実装
    方法。
  4. 【請求項4】 前記回路基板のボンディングパッドには
    んだバンプを形成し、前記電子部品の電極用パッドには
    んだ層を形成した請求項1又は2記載の電子部品の実装
    方法。
  5. 【請求項5】 前記はんだ層に、前記はんだバンプを位
    置決めするための凹部を設けた請求項3記載の電子部品
    の実装方法。
  6. 【請求項6】 前記はんだ層に、前記はんだバンプを位
    置決めするためのはんだ層非形成部を設けた請求項3記
    載の電子部品の実装方法。
  7. 【請求項7】 請求項3記載のボンディングパッドにパ
    ターン非形成部分を設けるとともに、前記はんだ層をパ
    ターン形成部分にのみ形成することによって、はんだ層
    の非形成部分をはんだバンプの位置決め部とした電子部
    品の実装方法。
  8. 【請求項8】 前記はんだ層に空気抜き部を設けた請求
    項5〜7のいずれかに記載の電子部品の実装方法。
  9. 【請求項9】 前記はんだ層非形成部及び/又は空気抜
    き部をレジストで形成した請求項6,7又は8記載の電
    子部品の実装方法。
  10. 【請求項10】 前記はんだバンプを高温はんだで形成
    し、前記はんだ層を低温はんだで形成した請求項3〜9
    のいずれかに記載の電子部品の実装方法。
  11. 【請求項11】 前記低温はんだが、錫を含有しないは
    んだからなる請求項10記載の電子部品の実装方法。
  12. 【請求項12】 電子部品の電極用パッド上に無電解処
    理によるニッケルメッキ層を形成する工程と、 前記ニッケルメッキ層上に無電解処理による薄膜金メッ
    キ層を形成する工程と、 回路基板のボンディングパッド上に粘着剤を付与して粘
    着膜を形成する粘着処理工程と、 前記粘着膜上にはんだ粒子を付着させるはんだ粒子付着
    工程と、 前記はんだ粒子を溶融かつ再固化させてボール状のバン
    プを形成するはんだバンプ形成工程と、 前記電子部品の電極用パッドの無電解メッキ層を前記は
    んだバンプに搭載し、はんだバンプを溶融,再固化させ
    るリフロー工程とからなる電子部品の実装方法。
  13. 【請求項13】 前記はんだバンプが、はんだバンプ内
    に金属コアを介在させて形成したものである請求項3,
    4,10又は12記載の電子部品の実装方法。
  14. 【請求項14】 前記はんだバンプが、高温はんだとこ
    の高温はんだの外周を低温はんだで被覆したものである
    請求項3,4又は12記載の電子部品の実装方法。
  15. 【請求項15】 前記電子部品が半導体素子である請求
    項1〜14のいずれかに記載の電子部品の実装方法。
  16. 【請求項16】 前記電子部品がチップサイズパッケー
    ジである請求項1〜14のいずれかに記載の電子部品の
    実装方法。
JP10793596A 1996-04-26 1996-04-26 電子部品の実装方法 Pending JPH09293961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10793596A JPH09293961A (ja) 1996-04-26 1996-04-26 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10793596A JPH09293961A (ja) 1996-04-26 1996-04-26 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH09293961A true JPH09293961A (ja) 1997-11-11

Family

ID=14471787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10793596A Pending JPH09293961A (ja) 1996-04-26 1996-04-26 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH09293961A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043377A1 (ja) * 2004-10-19 2006-04-27 Senju Metal Industry Co., Ltd. はんだバンプ形成用シートとその製造方法
JP2007266396A (ja) * 2006-03-29 2007-10-11 Showa Denko Kk フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造、発光ダイオードランプ
US7491893B2 (en) 2004-04-13 2009-02-17 Fujitsu Limited Mounting substrate and mounting method of electronic part
JP2015167238A (ja) * 2009-09-23 2015-09-24 スリーエム イノベイティブ プロパティズ カンパニー 電気的構成部分組立品及び可撓性ライティング組立品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491893B2 (en) 2004-04-13 2009-02-17 Fujitsu Limited Mounting substrate and mounting method of electronic part
WO2006043377A1 (ja) * 2004-10-19 2006-04-27 Senju Metal Industry Co., Ltd. はんだバンプ形成用シートとその製造方法
JP2007266396A (ja) * 2006-03-29 2007-10-11 Showa Denko Kk フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造、発光ダイオードランプ
JP2015167238A (ja) * 2009-09-23 2015-09-24 スリーエム イノベイティブ プロパティズ カンパニー 電気的構成部分組立品及び可撓性ライティング組立品

Similar Documents

Publication Publication Date Title
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
TWI549204B (zh) Manufacturing method of semiconductor device
KR100236448B1 (ko) 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치
US20070020912A1 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
KR20020046134A (ko) 반도체 장치의 제조 방법 및 반도체 장치
WO1997018584A1 (fr) Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
TWI427720B (zh) 焊料凸塊形成方法
JPH09293961A (ja) 電子部品の実装方法
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JP2000040713A (ja) 半導体パッケージの製造方法
JP2001217513A (ja) 回路基板
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
US20030082848A1 (en) Semiconductor device and manufacturing method
JPH0547841A (ja) 半導体装置の実装方法およびその実装構造
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP2682496B2 (ja) フレキシブルフィルム及び半導体装置
JPS5925378B2 (ja) 電子部品の実装方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2874597B2 (ja) 電子部品組立体の製造方法
JPH11135552A (ja) 半導体装置製造方法
US7235429B2 (en) Conductive block mounting process for electrical connection
JP2002270629A (ja) 電子部品およびその製造方法