JP2007266396A - フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造、発光ダイオードランプ - Google Patents

Abstract

【課題】半導体発光素子を実装基板上にフリップチップ実装する際に、半導体発光素子の各電極パッドと実装基板の電極パターンとの間に介在される半田層の仕上がり向上を可能とするフリップチップ型半導体発光素子を提供する。
【解決手段】透光性基板２と、ｎ型半導体層、発光層及びｐ型半導体層が透光性基板２上に順次積層されてなる半導体層３と、半導体層３の透光性基板２側とは反対側に形成されてｎ型半導体層に接合される負電極５と、半導体層３の透光性基板３側とは反対側に形成されてｐ型半導体層に接合される正電極４と、正電極４及び負電極５にそれぞれ接続される正電極パッド７及び負電極パッド８とを具備してなり、正電極パッド７及び負電極パッド８にそれぞれ、半田膜が含まれている。
【選択図】図１

Description

本発明は、フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプに関するものであり、特に、フリップチップ型半導体発光素子を基板に実装する際の仕上がり向上を目的とする技術に関するものである。

半田ボールまたは金（Ａｕ）ボールを介してＩＣ等の電子部品を基板上の配線パターンに接合するフリップチップ構造は、フェイスアップ構造に比べて、導通を取るためのワイヤが不要であり、また比較的簡単な工程で小型の電子部品を搭載できることから注目されており（例えば特許文献１）、半導体発光素子を備えた発光ダイオードランプへの適用が検討されている。

図１１（Ａ）には、従来のフリップチップ型半導体発光素子の底面図を示し、図１１（Ｂ）には図１１（Ａ）のｋ−ｋ’線に対応する断面模式図を示す。図１１（Ｂ）に示すように、従来のフリップチップ型半導体発光素子１０１（以下、発光素子１０１という）は、サファイア製の基板１０２と、基板１０２に積層された半導体層１０３と、半導体層１０３の上に備えられた正電極１０４と、半導体層１０３の一部をエッチングして除去した箇所に形成された負電極１０５とから概略構成されている。
基板１０２上に形成された半導体層１０３は、窒化アルミニウムからなるバッファ層１０３ａと、ｎ−ＧａＮ層１０３ｂと、ｎ−ＧａＮからなる下部クラッド層１０３ｃと、単一量子井戸構造の井戸層となる活性層（発光層）１０３ｄと、ｐ−ＡｌＧａＮからなる上部クラッド層１０３ｅと、ｐ−ＧａＮからなるコンタクト層１０３ｆとが順次積層されて構成されている。この半導体層１０３の一部には、ｎ−ＧａＮ層１０３ｂが露出するまで下部クラッド層１０３ｃ、活性層（発光層）１０３ｄ、上部クラッド層１０３ｅ及びコンタクト層１０３ｆが削り取られることにより、負電極取付け用の凹部１０３ｇが形成されている。

正電極１０４は、Ｐｔ膜（厚み２ｎｍ）とＡｇＮｄＣｕ膜（厚み６０ｎｍ）とＲｈ膜（厚み３０ｎｍ）とが順次積層されてなる第１電極層１０４ａと、Ｐｔ膜（厚み２ｎｍ）とＲｈ膜（厚み１２０ｎｍ）とが順次積層されてなる第２電極層１０４ｂと、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる第３電極層１０４ｃとから構成されている。そして、第１電極層１０４ａと半導体層１０３（コンタクト層１０３ｆ）との間でオーミック接合が形成されている。

また負電極１０５は、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる電極層１０５ａから構成されている。この負電極１０５は、前述したように負電極取付け用の凹部１０３ｇに配置されている。そして電極層１０５ａと半導体層１０３（ｎ−ＧａＮ層１０３ｂ）との間でオーミック接合が形成されている。

そして、この従来の発光素子１０１においては、活性層（発光層）１０３ｄからの光を主に基板１０２側に放射するようになっている。図１１（Ａ）に示すように、正電極１０４が半導体層１０３のほぼ全面に形成されている。これは、発光層１０３ｄからの光を正電極１０４によって効率よく反射して基板１０２側に放射させるように、また比較的導電率の低いｐ型半導体層（上部クラッド層１０３ｅ及びコンタクト層１０３ｆ）に効率よく電流を流せるようにするためである。

一方、図１１（Ａ）に示すように、負電極１０４の電極面積は、正電極１０４の電極面積に対して十分の一程度とされている。これは、負電極１０５が、比較的導電率の高いｎ型半導体層（ｎ−ＧａＮ層１０３ｂ）に接合されており、負電極１０５の形成領域が小さくても効率よく電流を流せるためである。

この発光素子１０１は、基板１０２側を上にして実装基板に取付けられて発光ダイオードランプとして利用される。図１２には、発光ダイオードランプを構成する実装基板の平面模式図を示す。図１２に示す実装基板１１０は、アルミニウム基板１１０ａと、アルミニウム基板１１０ａ上に積層された樹脂層からなる絶縁層１１０ｂと、絶縁層１１０ｂ上に形成されたＣｕ箔からなる正電極用の電極１１１及び負電極用の電極１１２とから概略構成されている。正電極用及び負電極用の電極１１１、１１２はそれぞれ、発光素子１０１の正電極１０４及び負電極１０５の平面視形状にそれぞれ対応した形状となっている。
また、各電極１１１，１１２には、配線パターン１１１ａ、１１２ｂが設けられている。

図１３には、発光素子１０１が実装基板１１０に実装されてなる発光ダイオードランプ１２０を示す。図１３に示すように、発光素子１０１は、正電極１０４及び負電極１０５が実装基板１１０に対面する形で配置されている。正電極１０４と実装基板１１０の電極１１１との間には接合用のＡｕＳｎからなる半田層１２１が介在されている。また、負電極１０５と電極１１２との間にも接合用のＡｕＳｎからなる半田層１２２が介在されている。このようにして、発光素子１０１が実装基板１１０に半田付けされることでフリップチップ構造が形成されている。図１３に示す発光ダイオードランプ１２０においては、実装基板１１０を構成するアルミニウム基板１１０ａが放熱性に優れているため、発光素子１０１の作動に伴って発生する熱を、実装基板１１０を介して効率よく放熱できるようになっている。

この発光ダイオードランプ１２０を組み立てるには、まず発光素子１０１の正電極１０４及び負電極１０５にそれぞれ、フラックスペースト中にＡｕＳｎ合金粒子（半田粒子）が含有されてなる半田ペーストを塗布し、各電極１０４、１０５が実装基板１１０の電極１１１、１１２上に重なるように配置して仮止めする。次に、発光素子１０１と実装基板１１０とを加熱炉に装入してリフローし、半田ペースト中の半田粒子を溶融させてから凝固させることにより半田層１２１，１２２を形成して、各電極１０４、１０５を実装基板１１０の電極１１１、１１２にそれぞれ接合させる。このようにして発光ダイオードランプ１２０が製造される。
特開平３−２５５６４０号公報

ところで、図１３に示す発光ダイオードランプの製造に際しては、リフロー時に加熱溶融された半田粒子が液状となり、発光素子１０１の各電極１０４，１０５と実装基板１１０の電極１１１、１１２との間からはみ出してしまうことがあった。この場合、発光素子１０１の各電極１０４，１０５と実装基板１１０の電極１１１、１１２との間に介在される半田層１２１，１２２の仕上がりが非常に悪くなる。また、上述した半田ペーストは、発光素子１０１の電極１０４，１０５側には塗布しづらく、また乾きやすいため、塗布後直ちにリフロー工程に入らなければならないなどの不都合があった。

本発明は、上記事情に鑑みてなされたものであって、半導体発光素子を実装基板上にフリップチップ実装する際に、半導体発光素子の各電極パッドと実装基板の電極パターンとの間に介在される半田層の仕上がり向上を可能とするフリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプを提供することを目的とする。

本発明者らは、上記課題を解決するため、鋭意検討した結果、半導体発光素子を実装基板上にフリップチップ実装する際に、半導体発光素子の正電極パッド及び負電極パッド側に接合用の半田膜を成膜し、実装基板の電極パターン側に仮止め用のフラックスペーストを塗布することによって、リフロー後に各電極パッドと電極パターンとの間に介在される半田層の仕上がりが向上することを見出し、本発明を完成するに至った。

すなわち、本発明は、以下の手段を提供する。
（１） 透光性基板と、ｎ型半導体層、発光層及びｐ型半導体層が前記透光性基板上に順次積層されてなる半導体層と、前記半導体層の前記透光性基板側とは反対側に形成されて前記ｎ型半導体層に接合される負電極と、前記半導体層の前記透光性基板側とは反対側に形成されてｐ型半導体層に接合される正電極と、前記正電極及び前記負電極にそれぞれ接続される正電極パッド及び負電極パッドとを具備してなり、前記正電極パッド及び前記負電極パッドにそれぞれ、半田膜が含まれていることを特徴とするフリップチップ型半導体発光素子。
（２） 前記正電極パッド及び前記負電極パッドの平面視形状が相互に同一の形状とされていることを特徴とする前項（１）に記載のフリップチップ型半導体発光素子。
（３） 前項（１）又は前項（２）に記載のフリップチップ型半導体発光素子の実装方法であって、前記正電極パッド及び前記負電極パッドにそれぞれ対応する電極パターンを備えた実装基板の各電極パターン上にフラックスペーストを塗布し、前記正電極パッド及び前記負電極パッドがそれぞれの前記電極パターンに重なるように前記半導体発光素子を前記実装基板上に配置して前記フラックスペーストにより仮止めした後に、リフローにより前記半田膜を溶融凝固させることによって、前記正電極パッド及び前記負電極パッドをそれぞれの前記電極パターンに接合させることを特徴とするフリップチップ型半導体発光素子の実装方法。
（４） 前記各電極パターン上にそれぞれ半田膜を成膜し、この半田膜上に前記フラックスペーストを塗布することを特徴とする前項（３）に記載のフリップチップ型半導体発光素子の実装方法。
（５） 前記フラックスペースト中に半田粒子が含有されてなることを特徴とする前項（３）又は前項（４）に記載のフリップチップ型半導体発光素子の実装方法。
（６） 前項（１）又は前項（２）に記載のフリップチップ型半導体発光素子と、前記半導体発光素子の前記正電極パッド及び前記負電極パッドにそれぞれ対応する電極パターンを備えた実装基板とを具備してなり、前記正電極パッド及び前記負電極パッドがそれぞれの前記電極パターンに重なるように前記半導体発光素子が前記実装基板上に配置され、前記半田膜が溶融凝固されてなる半田層を介して前記正電極パッド及び前記負電極パッドがそれぞれの前記電極パターンに接合されていることを特徴とするフリップチップ型半導体発光素子の実装構造。
（７） 前項（６）に記載の実装構造を備えたことを特徴とする発光ダイオードランプ。

以上のように、本発明では、半導体発光素子を実装基板上にフリップチップ実装する際に、半導体発光素子の正電極パッド及び負電極パッド側に接合用の半田膜を成膜し、実装基板の電極パターン側に仮止め用のフラックスペーストを塗布することによって、リフロー後に各電極パッドと電極パターンとの間に介在される半田層の仕上がりを向上させることができる。

以下、本発明を適用したフリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプについて、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

「第１の実施形態」
図１（Ａ）には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図１（Ｂ）には図１（Ａ）のａ−ａ’線に対応する断面模式図を示し、図１（Ｃ）には図１（Ａ）のｂ−ｂ’線に対応する断面模式図を示す。
図１（Ａ）乃至図１（Ｃ）に示すように、本実施形態のフリップチップ型半導体発光素子１（以下、発光素子１と表記する）は、平面視で略矩形状を示す窒化ガリウム系半導体発光素子と呼ばれるものであり、平面視略矩形状の透光性基板２と、透光性基板２に積層された平面視略矩形状の半導体層３と、半導体層３の透光性基板２側と反対側に形成された正電極４及び負電極５と、短絡防止用の絶縁膜６と、正電極４に接続される正電極パッド７と、負電極５に接続される負電極パッド８とから概略構成されている。

透光性基板２は、一辺の長さが例えば１５０μｍ乃至１０００μｍ程度かつ厚みが５０μｍ乃至１００μｍ程度の板状の部材であり、その材質は窒化ガリウム系半導体発光素子では通常サファイアとされる。なお、透光性基板２の材質はサファイアに限らず、発光素子の種類に応じて適宜最適な材質を採用すれば良い。

半導体層３は、透光性基板２の上に積層された複数の層から構成されており、大別してｐ型半導体層、発光層及びｎ型半導体層に分けられる。具体的な構成を述べると、この半導体層３は、基板２側から順に、窒化アルミニウムからなるバッファ層３ａと、ｎ−ＧａＮ層３ｂ（ｎ型半導体層）と、ｎ−ＧａＮからなる下部クラッド層３ｃ（ｎ型半導体層）と、単一量子井戸構造の井戸層となる活性層（発光層）３ｄと、ｐ−ＡｌＧａＮからなる上部クラッド層３ｅ（ｐ型半導体層）と、ｐ−ＧａＮからなるコンタクト層３ｆ（ｐ型半導体層）とが順次積層されて構成されている。

また、半導体層３の透光性基板２側と反対側には、コンタクト層３ｆ、上部クラッド層３ｅ（いずれもｐ型半導体層）及び活性層３ｄ（発光層）の各一部が削り取られる（貫通される）ことによってｎ−ＧａＮ層３ｂ（ｎ型半導体層）が露出された切欠部３ｇ（凹部）が設けられている。この切欠部３ｇは、図１（Ａ）に示すように、平面視略矩形の半導体層３の４つの角部のうちの１つの角部の近傍に設けられており、その平面視したときの面積は、半導体層３を平面視したときの全体面積の数分の１から十数分の１程度の大きさとされている。

次に、正電極４は、図１（Ｂ）及び図１（Ｃ）に示すように、半導体層３の透光性基板２側と反対側にあるコンタクト層３ｆ上に形成されている。また正電極４は、図１（Ａ）に示すように切欠部３ｇの形成領域以外の部分に形成されている。
この正電極４は、Ｐｔ膜（厚み２ｎｍ）とＡｇＮｄＣｕ膜（厚み６０ｎｍ）とＲｈ膜（厚み３０ｎｍ）とが順次積層されてなる第１電極層４ａと、Ｐｔ膜（厚み２ｎｍ）とＲｈ膜（厚み１２０ｎｍ）とが順次積層されてなる第２電極層４ｂと、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる第３電極層４ｃとから構成されている。そして、第１電極層４ａと半導体層３（コンタクト層３ｆ）との間でオーミック接合が形成されている。

次に、負電極５は、図１（Ｂ）及び図１（Ｃ）に示すように、切欠部３ｇによって露出されたｎ−ＧａＮ層３ｂ上に形成されている。また負電極５は、図１（Ａ）に示すように切欠部３ｇの形成領域内に形成されている。
この負電極５は、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる電極層５ａから構成されている。そして電極層５ａと半導体層１０３（ｎ−ＧａＮ層１０３ｂ）との間でオーミック接合が形成されている。

図１（Ａ）に示すように、負電極５の電極面積は、正電極４の電極面積の数分の１から十数分の１程度の大きさとされている。このように正電極４の電極面積を大きくするのは、発光層３ｄからの光を正電極４によって効率よく反射して基板２側に放射させるように、また比較的導電率の低いｐ型半導体層（上部クラッド層３ｅ及びコンタクト層３ｆ）に効率よく電流を流せるようにするためである。一方、負電極５が小さくて良い理由は、負電極５が比較的導電率の高いｎ型半導体層（ｎ−ＧａＮ層３ｂ）に接合されており、負電極５の形成領域が小さくても効率よく電流を流せるためである。

次に、半導体層３の透光性基板２側と反対側には、短絡防止用の絶縁膜６が形成されている。この絶縁膜６は、コンタクト層３ｆと、切欠部３ｇから露出するｎ−ＧａＮ層３ｂと、正電極４及び負電極５の各一部とを覆うように形成されている。更に絶縁膜６は、切欠面３ｈをも覆うように形成されている。切欠面３ｈは、切欠部３ｇを区画する面であって、透明基板２の基板面方向と交差する面である。一方、この絶縁膜６には、正電極４の一部を露出させるための略矩形状の貫通孔６ａ（開口部）が設けられるとともに、負電極５の一部を露出させるための略円形の貫通孔６ｂ（開口部）が設けられている。
絶縁膜６は、例えばＳｉＯ_２膜により構成されており、その厚みは５０ｎｍ乃至３００ｎｍ程度とされている。

次に、絶縁膜６の貫通孔６ａには正電極パッド７が形成されている。この正電極パッド７は、その一部が貫通孔６ａの内部に挿入された形となっており、貫通孔６ａによって露出された正電極４に接合されている。貫通孔６ａの大きさと正電極パッド７の大きさはほぼ同じであり、これにより貫通孔６ａと正電極パッド７との境界において、絶縁膜６によって正電極４がほぼ完全に覆われた状態になっている。また、正電極パッド７は、図１（Ａ）に示すように正電極４の形成領域上に形成されている。なお、正電極４の形成領域とは、正電極４を透光性基板１の反対側（図１（Ａ）に図示した側）から見たときに、正電極が形成されている領域をいう。
正電極パッド７は、正電極４に形成された厚み２０ｎｍ程度のバリア層としての第１金属膜７ａと、第１金属膜７ａ上に形成された厚み１μｍ程度の半田層としての半田膜７ｂと、半田膜７ｂ上に形成された厚み２０ｎｍ程度の半田酸化防止層としての第２金属膜７ｃとにより構成されている。第１金属膜７ａは例えばＮｉから構成され、半田膜７ｂは４００℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばＡｕＳｎ合金を蒸着法により成膜して構成されている。第２金属膜７ｃは例えばＡｕから構成されている。

一方、絶縁膜６の貫通孔６ｂには負電極パッド８が形成されている。この負電極パッド８は、その一部が貫通孔６ｂの内部に挿入された形となっており、貫通孔６ｂによって露出された負電極５に接合されている。また、負電極パッド８は図１（Ａ）に示すように、少なくとも負電極５の形成領域上と正電極４の形成領域上とに渡って形成されており、かつ負電極５よりも大きく形成されている。図１（Ｃ）に示すように負電極パッド８と正電極４とが重なる部分には絶縁膜６が配置されており、この絶縁膜６によって負電極パッド８と正電極４とが絶縁されている。なお、負電極５の形成領域とは、負電極５を透光性基板１の反対側（図１（Ａ）に図示した側）から見たときに、負電極が形成されている領域をいう。
負電極パッド８は、負電極５上に形成された厚み２０ｎｍ程度のバリア層としての第１金属膜８ａと、第１金属膜８ａ及び絶縁膜６上に形成された厚み３μｍ程度の半田層としての半田膜８ｂと、半田膜８ｂ上に形成された厚み２０ｎｍ程度の半田酸化防止層としての第２金属膜８ｃとにより構成されている。第１金属膜８ａは例えばＮｉから構成され、半田膜８ｂは、４００℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばＡｕＳｎ合金を蒸着法により成膜して構成されている。第２金属膜８ｃは例えばＡｕから構成されている。

また、図１（Ａ）に示すように、正電極パッド７と負電極パッド８の平面視形状は、略矩形状（長方形状）とされており、かつ相互に同一形状とされている。また、発光素子１を透光性基板２の反対側から見たときに、正電極パッド７と負電極パッド８の各位置が対称となるように位置決めされている。また、正電極パッド７及び負電極パッド８は、相互に所定の間隔を空けて配置されており、また各パッド７、８の長辺部分同士が向き合うように配置されている。更に、各電極パッド７、８の位置関係を正電極４及び負電極５の形成領域から見ると、負電極５の形成領域のほぼ全部と正電極の４の形成領域の一部とに負電極パッド８が形成され、正電極４の形成領域の残部に正電極パッド７が形成される関係になっている。

図２には本実施形態の発光素子１の製造方法を示す。
まず図２（Ａ）に示すように、透光性基板１上にバッファ層３ａからコンタクト層３ｆを順次積層して半導体層３を形成し、半導体層３の一部をエッチングして切欠部３ｇを設け、更に切欠部３ｇから露出したｎ−ＧａＮ層３ｂ上に負電極５を形成するとともに、コンタクト層３ｆ上に正電極４を形成する。

次に図２（Ｂ）に示すように、半導体層３及び正電極４並びに負電極５を覆うように短絡防止用のＳｉＯ_２からなる絶縁膜６を形成する。絶縁膜６の形成は、例えばスパッタ法やあるいはプラズマＣＶＤ法を用いれば良い。
次に図２（Ｃ）に示すように、絶縁膜６に貫通孔６ａ、６ｂを設ける。貫通孔６ａは正電極４の一部を露出させるべく正電極４上に設ける。また貫通孔６ｂは負電極５の一部を露出させるべく負電極５上に設ける。

そして図２（Ｄ）に示すように、貫通孔６ａから露出する正電極４上に、第１金属膜７ａ、半田膜７ｂ及び第２金属膜７ｃを順次積層して正電極パッド７を形成する。また、貫通孔６ｂから露出する負電極５上には、第１金属膜８ａ、半田膜８ｂ及び第２金属膜８ｃを順次積層して負電極パッド８を形成する。負電極パッド８は、負電極５の形成領域から正電極４の形成領域に渡って形成する。正電極４上には絶縁膜６が積層されているので、負電極パッド８と正電極４との短絡が防止される。

次に、図３（Ａ）には、本実施形態の発光素子１を実装するための実装基板の平面模式図を示し、図３（Ｂ）には本実施形態の発光素子１を備えた発光ダイオードランプの断面模式図を示す。
図３（Ａ）及び図３（Ｂ）に示すように、実装基板１０は、アルミニウム等からなる金属基板１０ａと、金属基板１０ａ上に積層された樹脂層からなる絶縁層１０ｂと、絶縁層１０ｂ上に形成されたＣｕ箔からなる電極パターン１０ｃ、１０ｃとから概略構成されている。

電極パターン１０ｃは、発光素子１の正電極パッド７及び負電極パッド８の平面視形状にそれぞれ対応するように、各パッド７、８と同様の平面視略矩形状となっている。また、電極パターン１０ｃ、１０ｃは、発光素子１の正電極パッド７及び負電極パッド８の形成位置にそれぞれ対応するように、各パッド７、８と同様に所定の間隔を空けて矩形の長辺部分同士が向き合うように配置されている。更に、各電極パターン１０ｃ、１０ｃには配線パターン１０ｄが連続して形成されている。この配線パターン１０ｄは電極パターン１０ｃ、１０ｃと同様にＣｕ箔から形成されている。

また、実装基板１０上には、金属製の反射部材１４が配置されている。反射部材１４と実装基板の配線パターン１３との間には別の絶縁膜１０ｅが形成されている。
この反射部材１４には、貫通孔１４ａが設けられており、実装基板１０上の電極パターン１０ｃ、１０ｃがこの貫通孔１４ａの内部に配置されている。貫通孔１４ａの側壁面はテーパー面１４ｂとされている。このテーパー面１４ｂによって例えば、発光素子１を実装した際に発光素子１からの光を効率よく反射させることができる。また、貫通孔１４ａには蛍光体入りの透明樹脂１６が充填されている。透明樹脂１６は発光素子１を完全に埋めるように充填されている。蛍光体入りの透明樹脂１６を貫通孔１４ａに充填することで、光の加色作用を奏することができる。例えば青色の光を発する発光素子に対して黄色の蛍光体を含む透明樹脂１６を貫通孔１４ａに充填することで、白色光を発する発光ダイオードランプを構成できる。

この実装基板１０上に本実施形態の発光素子１をフリップチップ実装する際には、まず実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ、フラックスペースト（フラックスのみからなるペースト、以下同じ）をディスペンサ法または印刷法などにより薄く塗布する。次に、各パッド７、８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して、フラックスペーストにより仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、発光素子１の各パッド７、８を構成する半田膜７ｂ、８ｂを溶融させてから凝固させることにより半田層を形成して、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。この後、封止樹脂を充填硬化して発光ダイオードランプ２０が得られる。
このように、本発明のフリップチップ型半導体発光素子の実装構造では、正電極パッド７及び負電極パッド８がそれぞれの電極パターン１０ｃ、１０ｃに重なるように発光素子１が実装基板１０上に配置され、半田膜７ｂ、８ｂが溶融凝固されてなる半田層を介して正電極パッド７及び負電極パッド８がそれぞれの電極パターン１０ｃ、１０ｃに接合されている。

図３（Ｂ）に示す発光ダイオードランプ２０を製造する際には、発光素子１の正電極パッド７及び負電極パッド８側に接合用の半田膜７ｂ，８ｂを成膜し、実装基板１０の電極パターン１０ｃ、１０ｃ側に仮止め用のフラックスペーストを塗布してからリフローを行うことによって、発光素子１と実装基板１０との接合部分が余分な半田等により汚れる可能性が低くなり、リフロー後に各電極パッド７、８と電極パターン１０ｃ、１０ｃとの間に介在される半田層（接合部分）を綺麗に仕上げることができる。また、発光素子１の正電極パッド７及び負電極パッド８側にフラックスペーストを塗布する必要がなくなるため、低コスト化を実現することができる。

また、図３（Ｂ）に示す発光ダイオードランプ２０を製造する際には、リフロー時に半田膜７ｂ、８ｂが溶融して液状となり、この液状の半田の上で発光素子１が浮いた状態になる。このとき、発光素子１の正電極パッド７及び負電極パッド８が同一形状であって面積がほぼ同じであることから、溶融した半田の表面張力の関係で、発光素子１の各パッド７、８が実装基板の電極１１、１２の上の正確に位置決めされる。このようにセルフアライメント作用を発現させることによって、発光素子１を実装基板１０の設計上の目標位置に合わせて接合させることができる。なお、発光素子１を実装基板１０上に載置する際の精度は、実装組み立て装置の精度に依存し、その精度は±１０μｍ程度であるが、本実施形態のようにセルフアライメント作用を発現させることで発光素子１を接合させた後の位置精度を±１μｍ程度にすることができ、発光素子１の実装位置の精度を格段に高めることができる。

また、実装基板１０に本実施形態の発光素子１を実装する際には、下記（ａ）の実装方法を用いてもよい。
（ａ） まず実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ、フラックスペースト中に半田粒子が含有されてなる半田ペースト（フラックスと半田粒子とからなるペースト、以下同じ）をディスペンサ法または印刷法などにより薄く塗布する。次に、各パッド７、８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、半田ペースト中の半田粒子及び各パッド７、８を構成する半田層７ｂ、８ｂをそれぞれ溶融させてから凝固させることにより、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。
この方法によれば、実装基板１０と発光素子１との接合を強固且つ確実に行うことができる。

また、実装基板１０に本実施形態の発光素子１を実装する際には、下記（ｂ）の実装方法を用いてもよい。
（ｂ） まず実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ、半田膜を蒸着法で成膜し、次いで半田膜上にフラックスペーストをディスペンサ法または印刷法により薄く塗布する。次に、各パッド７、８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、各電極パターン１０ｃ、１０ｃ上に形成された半田膜及び各パッド７、８を構成する半田層７ｂ、８ｂをそれぞれ溶融させてから凝固させることにより、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。
この方法によれば、上記（ａ）と同様に実装基板１０と発光素子１との接合を強固且つ確実に行うことができる。

また、実装基板１０に本実施形態の発光素子１を実装する際には、下記（ｃ）の実装方法を用いてもよい。
（ｃ） まず実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ、半田膜を蒸着法で成膜し、次いで半田膜上に半田ペーストをディスペンサ法または印刷法により薄く塗布する。次に、各パッド７、８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、半田ペースト中の半田粒子、半田膜及び各パッド７、８を構成する半田層７ｂ、８ｂをそれぞれ溶融させてから凝固させることにより、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。
この方法によれば、上記（ａ）と同様に実装基板１０と発光素子１との接合を強固且つ確実に行うことができる。

さらに、本実施形態の発光素子１においては、正電極４に実装用の正電極パッド７を接続させ、負電極５には実装用の負電極パッド８を接続させ、負電極パッド８と正電極４との間には短絡防止用の絶縁膜６を配置することで、負電極５よりも大きな負電極パッド８を形成するとともに、負電極パッド８の平面視形状を正電極パッド７の平面視形状に一致させることができる。これにより、発光素子１を実装する際にセルフアライメント作用を発現させることが可能になる。

また本実施形態の発光素子１によれば、負電極パッド８と正電極４との間に短絡防止用の絶縁膜６を配置することによって、負電極パッド８と正電極４との短絡を防止できるとともに、負電極パッド８を正電極４の形成領域上にまで広げることができ、負電極パッド８及び正電極パッド７の形状の自由度を高めることができる。

また、本実施形態の発光素子１によれば、半導体層３の一部に切欠部３ｇを設けることによって、負電極５及び負電極パッド８を透光性基板２側と反対側に配置させ、同時に正電極パッド７をも透光性基板２側と反対側に配置させることができ、これにより発光素子１を実装基板等に実装する際に正電極パッド７及び負電極パッド８を実装基板側に向けて実装することが可能となり、フリップチップ構造を採ることが可能になる。

「第２の実施形態」
次に、本発明の第２の実施形態であるフリップチップ型半導体発光素子について図面を参照して説明する。図４（Ａ）には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図４（Ｂ）には図４（Ａ）のｃ−ｃ’線に対応する断面模式図を示す。なお、図４に示す発光素子の構成要素のうち、図１に示す第１の実施形態の発光素子１の構成要素と同一の構成要素には、図１における符号と同一の符号を付してその説明を省略、若しくは簡単に説明する。

本実施形態の発光素子と、図１に示した第１の実施形態の発光素子１との相違点は、短絡防止用の絶縁膜の形成領域が異なっている点である。
すなわち図４に示すように、本実施形態の発光素子２１は、透光性基板２と半導体層３と正電極４及び負電極５と、短絡防止用の絶縁膜２６と、正電極パッド７及び負電極パッド８を具備して構成されている。
絶縁膜２６は、半導体層３の透光性基板２側と反対側に形成されている。また図４（Ａ）に示すように絶縁膜６は、正電極４の一部と切欠部３ｇの切欠面３ｈとを覆うように形成されている。絶縁膜２６は、例えばＳｉＯ_２膜により構成されており、その厚みは５０ｎｍ乃至３００ｎｍ程度とされている。

また、正電極４の絶縁膜２６によって覆われていない部分（正電極の残部）には正電極パッド７が形成されている。
更に、負電極５の形成領域から、正電極４の絶縁膜２６によって覆われた部分（正電極の一部）には負電極パッド８が形成されている。負電極パッド８と正電極４とが重なる部分には絶縁膜２６が配置されており、この絶縁膜２６によって負電極パッド８と正電極４とが絶縁されている。

また、第１の実施形態と同様に、正電極パッド７と負電極パッド８の平面視形状は、図４（Ａ）に示すように略矩形状（長方形状）とされており、かつ相互に同一形状とされている。また、発光素子２１を透光性基板２の反対側から見たときに、正電極パッド７と負電極パッド８の各位置が対称となるように位置決めされている。また、正電極パッド７及び負電極パッド８は、相互に所定の間隔を空けて配置されており、また各パッド７、８の長辺部分同士が向き合うように配置されている。

本実施形態の発光素子２１を製造するには、絶縁膜２６を正電極４の一部と切欠部３ｇの切欠面３ｈを覆うように形成する以外は第１の実施形態と同様にすれば良い。

本実施形態の発光素子２１を上記実装基板１０上にフリップチップ実装する際には、まず実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ、フラックスペーストをディスペンサ法または印刷法などにより薄く塗布する。次に、各パッド７、８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子２１を実装基板１０に配置して、フラックスペーストにより仮止めする。次に、発光素子２１と実装基板１０を加熱炉に装入してリフローし、発光素子２１の各パッド７、８を構成する半田膜７ｂ、８ｂを溶融させてから凝固させることにより半田層を形成して、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。

この場合も、発光素子２１の正電極パッド７及び負電極パッド８側に接合用の半田膜７ｂ，８ｂを成膜し、実装基板１０の電極パターン１０ｃ、１０ｃ側に仮止め用のフラックスペーストを塗布してからリフローを行うことによって、発光素子２１と実装基板１０との接合部分が余分な半田等により汚れる可能性が低くなり、リフロー後に各電極パッド７、８と電極パターン１０ｃ、１０ｃとの間に介在される半田層（接合部分）を綺麗に仕上げることができる。また、発光素子２１の正電極パッド７及び負電極パッド８側にフラックスペーストを塗布する必要がなくなるため、低コスト化を実現することができる。
したがって、本実施形態の発光素子２１でも、第１の実施形態の発光素子１と同様な効果が得られる。
なお、本実施形態の発光素子２１を上記実装基板１０に実装する際には、上記（ａ）〜（ｃ）の実装方法を用いてもよい。

「第３の実施形態」
次に本発明の第３の実施形態を図面を参照して説明する。図５（Ａ）には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図５（Ｂ）には図５（Ａ）のｄ−ｄ’線に対応する断面模式図を示し、図５（Ｃ）には図５（Ａ）のｅ−ｅ’線に対応する断面模式図を示し、図５（Ｄ）には図５（Ａ）のｆ−ｆ’線に対応する断面模式図を示す。

図５（Ａ）乃至図５（Ｄ）に示すように、本実施形態のフリップチップ型半導体発光素子３１（以下、発光素子３１と表記する）は、平面視で略矩形状を示す窒化ガリウム系半導体発光素子と呼ばれるものであり、平面視略矩形状の透光性基板３２と、透光性基板３２に積層された平面視略矩形状の半導体層３３と、半導体層３３の透光性基板３２側と反対側に形成された複数の正電極３４及び複数の負電極３５と、短絡防止用の絶縁膜３６と、各正電極３４に接続される正電極パッド３７と、各負電極３５に接続される負電極パッド３８とから概略構成されている。

透光性基板３２は、一辺の長さが例えば５００μｍ乃至２０００μｍ程度かつ厚みが５０μｍ乃至１００μｍ程度の板状の部材であり、その材質は窒化ガリウム系半導体発光素子では通常サファイアとされる。なお、透光性基板３２の材質はサファイアに限らず、発光素子の種類に応じて適宜最適な材質を採用すれば良い。

半導体層３３は、透光性基板２の上に積層された複数の層から構成されており、図５（Ｂ）乃至図５（Ｄ）に示すように大別してｎ型半導体層３３Ａ、発光層３３Ｂ及びｐ型半導体層３３Ｃに分けられる。図５（Ｂ）乃至図５（Ｄ）において、一点鎖線で示す層が発光層３３Ｂであり、発光層３３Ｂと透光性基板３２との間にある層がｎ型半導体層３３Ａであり、発光層３３Ｂの図中上側に積層された層がｐ型半導体層３３Ｃである。各層の具体的な構成を述べると、ｎ型半導体層３３Ａは、ｎ−ＧａＮ層と、ｎ−ＧａＮからなる下部クラッド層とが順次積層されて構成されている。そして、下部クラッド層上に、単一量子井戸構造の井戸層となる活性層（発光層）３３Ｂが積層されている。また、ｐ型半導体層３３Ｃは、活性層３３Ｂ上に形成されたｐ−ＡｌＧａＮからなる上部クラッド層と、ｐ−ＧａＮからなるコンタクト層とが順次積層されて構成されている。また、基板３２とｎ型半導体層３３Ａの間には、図示しない窒化アルミニウムからなるバッファ層が形成されている。

また、半導体層３３の透光性基板３２側と反対側には、ｐ型半導体層３３Ｃ及び発光層３３Ｂを貫通してｎ型半導体層３３Ａのｎ−ＧａＮ層を露出させる凹部３３ｇが複数箇所に設けられている。各凹部３３ｇの平面視形状は、図５（Ａ）に示すように細長い長方形状とされており、相互に間隔を空けて同じ向きに配置されている。この各凹部３３ｇを平面視したときの合計面積は、半導体層３３を平面視したときの全体面積の数分の１から十数分の１程度の大きさとされている。

次に、正電極３４は、図５（Ａ）乃至図５（Ｄ）に示すように、半導体層３３の透光性基板３２側と反対側にあるｐ型半導体層３３Ｃ上に形成されている。また正電極３４は、凹部３３ｇに対してその両側に形成されている。正電極３４の平面視形状は、その長辺が凹部３３ｇの長手方向に沿う平面視略矩形状とされている。
この正電極３４は、Ｐｔ膜（厚み２ｎｍ）とＡｇＮｄＣｕ膜（厚み６０ｎｍ）とＲｈ膜（厚み３０ｎｍ）とが順次積層されてなる第１電極層３４ａと、Ｐｔ膜（厚み２ｎｍ）とＲｈ膜（厚み１２０ｎｍ）とが順次積層されてなる第２電極層３４ｂと、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる第３電極層３４ｃとから構成されている。そして、第１電極層３４ａとｐ型半導体層３３Ｃとの間でオーミック接合が形成されている。

次に、負電極３５は、図５（Ａ）乃至図５（Ｄ）に示すように、凹部３３ｇの形成に伴って露出されたｎ型半導体層３３Ａ（ｎ−ＧａＮ層）上に形成されている。この負電極３５の平面視形状は、凹部３３ｇの輪郭に対応する平面視略矩形状とされている。
この負電極３５は、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる電極層３５ａから構成されている。そして電極層３５ａとｎ型半導体層３３Ａ（ｎ−ＧａＮ層）との間でオーミック接合が形成されている。

図５（Ａ）に示すように、負電極３５全体の電極面積は、正電極３４全体の電極面積の数分の１から十数分の１程度の大きさとされている。このように正電極３４全体の電極面積を大きくするのは、発光層３３Ｂからの光を正電極３４によって効率よく反射して基板３２側に放射させるように、また比較的導電率の低いｐ型半導体層３３Ｃに効率よく電流を流せるようにするためである。一方、負電極３５が小さくて良い理由は、負電極３５が比較的導電率の高いｎ型半導体層３３Ａに接合されており、負電極３５の形成領域が小さくても効率よく電流を流せるためである。

次に、半導体層３３の透光性基板３２側と反対側には、短絡防止用の絶縁膜３６が形成されている。この絶縁膜３６は、半導体層３３、正電極３４及び負電極３５を覆うように形成されている。絶縁膜３６は、切欠面３３ｈをも覆うように形成されている。切欠面３３ｈは、凹部３３ｇを区画する側壁面であり、透光性基板３２の基板面と交差する面である。
この絶縁膜３６には、各正電極３４の一部をそれぞれ露出させるための略矩形状の複数の貫通孔３６ａ（開口部）が設けられるとともに、各負電極３５の一部を露出させるための略半楕円形の切欠部３６ｂ（開口部）が設けられている。正電極３４を露出させるための貫通孔３６ａは、正電極３４の長手方向の一端側に設けられている。また、負電極３５を露出させるための切欠部３６ｂは、貫通孔３６ａの形成位置と反対側にあって、負電極３５の長手方向の他端側に設けられている。
この絶縁膜３６は、例えばＳｉＯ_２膜により構成されており、その厚みは５０ｎｍ乃至３００ｎｍ程度とされている。

次に、図５（Ａ）及び図５（Ｂ）に示すように、絶縁膜３６上に平面視略矩形状の正電極パッド３７が形成されている。この正電極パッド３７は、その長手方向が正電極３４または負電極３５の長手方向と交差する方向に向けられている。これにより、正電極パッド３７は正電極３４及び負電極３５の各形成領域にまたがって形成される形となる。
また、正電極パッド３７と正電極３４とは、絶縁膜３６の貫通孔３６ａを介して相互に接続されており、一方、正電極パッド３７と負電極３５とは絶縁膜３６によって絶縁されている。
正電極パッド３７は、バリア層として厚み２０ｎｍ程度のＮｉ膜３７ａと、半田層としての厚み１０μｍ程度の半田膜３７ｂと、半田酸化防止層としての厚み２０ｎｍ程度のＡｕ膜３７ｃとが順次積層されて構成されている。半田膜３７ｂは４００℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばＡｕＳｎ合金を蒸着法により成膜して構成されている。

次に、図５（Ａ）及び図５（Ｄ）に示すように、絶縁膜３６上には平面視略矩形状の負電極パッド３８が形成されている。この負電極パッド３８は正電極パッド３７と同様に、その長手方向が正電極３４または負電極３５の長手方向と交差する方向に向けられている。これにより、負電極パッド３８は正電極３４及び負電極３５の各形成領域にまたがって形成される形となる。また、負電極パッド３８と負電極３５とは、絶縁膜３６の切欠部３６ｂを介して相互に接続されており、一方、負電極パッド３８と正電極３４とは、絶縁膜３６によって絶縁されている。
負電極パッド３８は、バリア層として厚み２０ｎｍ程度のＮｉ層３８ａと、半田層としての厚みが１０μｍ程度の半田膜３８ｂと、半田酸化防止層としての厚み２０ｎｍ程度のＡｕ膜３８ｃとが順次積層されて構成されている。半田膜３８ｂは４００℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばＡｕＳｎ合金を蒸着法により成膜して構成されている。

また、図５（Ａ）に示すように、正電極パッド３７と負電極パッド３８の平面視形状は相互に同一形状とされている。また、発光素子３１を透光性基板３２の反対側から見たときに、正電極パッド３７と負電極パッド３８の各位置が対称となるように位置決めされている。また、正電極パッド３７及び負電極パッド３８は、相互に所定の間隔を空けて配置されており、また各パッド３７、３８の長辺部分同士が向き合うように配置されている。

図６乃至図８には本実施形態の発光素子３１の製造方法を示す。図６は本実施形態の発光素子３１の製造方法を説明するための工程図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｇ−ｇ’線に対応する断面工程図である。また図７は発光素子３１の製造方法を説明するための工程図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｈ−ｈ’線に対応する断面模式図であり、（Ｃ）は（Ａ）のｉ−ｉ’線に対応する断面模式図であり、（Ｄ）は（Ａ）のｊ−ｊ’線に対応する断面模式図である。更に図８は発光素子３１の製造方法を説明するための工程図であって、（Ａ）は図７（Ｂ）に対応する断面模式図であり、（Ｂ）は図７（Ｃ）対応する断面模式図であり、（Ｃ）は図７（Ｄ）に対応する断面模式図である。

まず図６に示すように、透光性基板３２上にバッファ層からコンタクト層を順次積層して半導体層３３を形成し、半導体層３３の一部をエッチングして複数の凹部３３ｇを設け、更に各凹部３３ｇから露出するｎ型半導体層３３Ａ上に負電極３５を形成するとともに、ｐ型半導体層３３Ｃ上に正電極３４を形成する。
そして、図６に示すように、半導体層３３及び正電極３４並びに負電極３５を覆うように短絡防止用のＳｉＯ_２からなる絶縁膜３６を形成する。絶縁膜３６の形成は、例えばスパッタ法やあるいはプラズマＣＶＤ法を用いれば良い。

次に図７に示すように、絶縁膜３６に貫通孔３６ａ及び切欠部３６ｂを設ける。貫通孔３６ａは各正電極３４の一部を露出させるように各正電極３４上に設ける。同様に、切欠部３６ｂは負電極３５の一部を露出させるように負電極３５上に設ける。

そして図８に示すように、絶縁膜３６上に、バリア層３７ａ、半田層３７ｂ及び半田酸化防止層３７ｃを順次積層して正電極パッド３７を形成する。正電極パッド３７は、貫通孔３６ａに沿って正電極３４及び負電極３５の形成領域をまたがるように形成する。このとき、正電極パッド３７と正電極３４とが貫通孔３６ａを介して相互に接続される。一方、負電極３５上には絶縁膜３６が積層されており、正電極パッド３７と負電極３５との短絡が防止される。

同様に、絶縁膜３６上に、バリア層３８ａ、半田層３８ｂ及び半田酸化防止層３８ｃを順次積層して負電極パッド３８を形成する。負電極パッド３８は、切欠部３６ｂに沿って正電極３４及び負電極３５の形成領域をまたがるように形成する。このとき、負電極パッド３８と負電極３５とが切欠部３６ｂを介して相互に接続される。一方、正電極３４上には絶縁膜３６が積層されており、負電極パッド３８と正電極３４との短絡が防止される。

以上のように、本実施形態の発光素子３１によれば、半導体層３３の一部に凹部３３ｇを設けることによって、負電極３５及び負電極パッド３８を透光性基板３２側と反対側に配置させ、同時に正電極パッド３７をも透光性基板３２側と反対側に配置させることで、発光素子３１を実装基板等に実装する際に正電極パッド３７及び負電極パッド３８を実装基板側に向けて実装することが可能となり、これによりフリップチップ構造を採ることが可能になる。

本実施形態の発光素子３１を上記実装基板１０上にフリップチップ実装する際には、まず実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ、フラックスペーストをディスペンサ法または印刷法などにより薄く塗布する。次に、各パッド３７、３８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子３１を実装基板１０に配置して、フラックスペーストにより仮止めする。次に、発光素子３１と実装基板１０を加熱炉に装入してリフローし、発光素子３１の各パッド３７、３８を構成する半田膜３７ｂ、３８ｂを溶融させてから凝固させることにより半田層を形成して、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。

この場合も、発光素子３１の正電極パッド３７及び負電極パッド３８側に接合用の半田膜３７ｂ，３８ｂを成膜し、実装基板１０の電極パターン１０ｃ、１０ｃ側に仮止め用のフラックスペーストを塗布してからリフローを行うことによって、発光素子３１と実装基板１０との接合部分が余分な半田等により汚れる可能性が低くなり、リフロー後に各電極パッド３７、３８と電極パターン１０ｃ、１０ｃとの間に介在される半田層（接合部分）を綺麗に仕上げることができる。また、発光素子３１の正電極パッド３７及び負電極パッド３８側にフラックスペーストを塗布する必要がなくなるため、低コスト化を実現することができる。
したがって、本実施形態の発光素子３１でも、第１の実施形態の発光素子１と同様な効果が得られる。
なお、本実施形態の発光素子３１を上記実装基板１０に実装する際には、上記（ａ）〜（ｃ）の実装方法を用いてもよい。

また、本実施形態の発光素子３１においては、正電極３４に実装用の正電極パッド３７を接続させ、負電極３５には実装用の負電極パッド３８を接続させ、負電極パッド３８と正電極３４との間に短絡防止用の絶縁膜３６を配置し、正電極パッド３７と負電極３５との間にも絶縁膜３６を配置することで、正電極パッド３７及び負電極パッド３８の形状の自由度が高まり、負電極パッド３８の平面視形状と正電極パッド３７の平面視形状とを一致させることができる。これにより、発光素子３１を実装する際にセルフアライメント作用を発現させることが可能になる。

「第４の実施形態」
次に本発明の第４の実施形態について図面を参照して説明する。図９（Ａ）には本実施形態の発光ダイオードランプの平面模式図を示し、図９（Ｂ）には図９（Ａ）の断面模式図を示し、図９（Ｃ）には発光ダイオードランプの実装基板の平面模式図を示し、図９（Ｄ）には発光ダイオードランプの要部の断面模式図を示す。
図９（Ａ）及び図９（Ｂ）に示すように、本実施形態の発光ダイオードランプ４１は、複数の発光素子４２と、これら発光素子４２が実装された実装基板４３と、カバープレート４４とから概略構成されている。
発光素子４２は、透光性基板と、透光性基板に積層された半導体層と、半導体層の透光性基板側と反対側に形成された正電極及び負電極と、短絡防止用の絶縁膜と、相互に同一の形状である正電極パッド及び負電極パッドとを備えたフリップチップ構造のものがよい。より具体的には、例えば、第１乃至第３の実施形態の発光素子１、２１、３１を用いることができる。

また、実装基板４３は、酸化アルミニウム等からなる絶縁基板４３ａと、絶縁基板４３ａの両面に形成された銅箔４３ｂ、４３ｃとから概略構成されている。絶縁基板４３ａの一面側に形成された銅箔４３ｂは、図９（Ｃ）に示すように、所定のパターン形状にパターニングされている。銅箔４３ｂがパターニングされることによって、発光素子４２の正極パッド及び負極パッドに対応する電極パターン４３ｄが設けられる。銅箔４３ｂがパターニングされることによって、外部回路に接続するための配線パターン４３ｅ１〜４３ｅ４も設けられる。配線パターン４３ｅ１と４３ｅ２とが一対になって電極パターン４３ｄに接続され、別の配線パターン４３ｅ３と４３ｅ４とが一対になって別の電極パターン４３ｄに接続される。一方、絶縁基板４３ａの他面側に形成された銅箔４３ｃは、図９（Ｂ）に示すように、絶縁基板の他面全面に形成されている。

次に、図９（Ｂ）に示すように、カバープレート４４は、酸化アルミニウム等からなる絶縁基板４４ａと、絶縁基板４４ａの一面全面に形成された銅箔４４ｂとから構成されている。また、カバープレート４４には、電極パターン４３ｄを露出させる貫通孔４４ｃと、配線パターン４３ｅ１〜４３ｅ４をそれぞれ露出させる貫通孔４４ｄ〜４４ｇとが設けられている。貫通孔４４ｃの内部には、発光素子４２が収納されている。また、貫通孔４４ｃには、蛍光体入りの透明樹脂４５が充填されている。更にカバープレート４４には、配線パターン４３ｂの一部を露出させる別の貫通孔４４ｈ、４４ｈが設けられている。この別の貫通孔４４ｈ、４４ｈには静電耐圧のための図示しないツェナーダイオードが取り付けられている。

図９（Ｄ）は、発光素子４２の周辺部分の拡大断面図である。図９（Ｄ）及び図９（Ｂ）に示すように、貫通孔４４ｃから露出する電極パターン４３ｄには、厚み０．５μｍ程度のＮｉ膜と厚み２０ｎｍのＡｇ膜とが順次積層されてなる積層膜４６が形成されている。また、貫通孔４４ｃを開口する銅箔４４ｂの端面には、先の積層膜４６と同じ構成の積層膜４７が形成されている。

発光素子４２は、正電極パッド及び負電極パッドを実装基板４３側に向けて横一列に１２個が実装されており、これにより所謂フリップチップ構造が構成されている。より詳細には、各発光素子４２の正電極パッド及び負電極パッドが電極パターン４３ｄにそれぞれ接合され、６個づつの直列配列となっている。実装基板４３上の発光素子４２同士の間隔は０．１ｍｍ程度に設定されている。

各発光素子４２を実装基板４３上にフリップチップ実装する際には、まず実装基板４３の各電極パターン４３ｄにそれぞれ、フラックスペーストをディスペンサ法または印刷法などにより薄く塗布する。次に、各発光素子４２の正電極パッド及び負電極パッドが電極パターン４３ｄ上に重なるように各発光素子４２を実装基板４３に配置して、フラックスペーストにより仮止めする。次に、発光素子４２と実装基板４３を加熱炉に装入してリフローし、発光素子４２の各パッドを構成する半田膜を溶融させてから凝固させることにより半田層を形成して、各パッドを実装基板４３の電極パターン４３ｄにそれぞれ接合させる。

この場合も、各発光素子４２の正電極パッド及び負電極パッド側に接合用の半田膜を成膜し、実装基板４３の電極パターン４３ｄ側に仮止め用のフラックスペーストを塗布してからリフローを行うことによって、発光素子４２と実装基板４３との接合部分が余分な半田等により汚れる可能性が低くなり、リフロー後に各発光素子４２の電極パッドと電極パターン４３ｄとの間に介在される半田層（接合部分）を綺麗に仕上げることができる。また、各発光素子４２の正電極パッド及び負電極パッド側にフラックスペーストを塗布する必要がなくなるため、低コスト化を実現することができる。
したがって、本実施形態の発光ダイオードランプ４１でも、第１の実施形態の発光素子１と同様な効果が得られる。
なお、本実施形態の発光ダイオードランプ４１において、発光素子４２を実装基板４３に実装する際には、上記（ａ）〜（ｃ）の実装方法を用いてもよい。

上記の発光ダイオードランプ４１によれば、貫通孔４４ｃに蛍光体入りの透明樹脂４５が充填されているので、第１の実施形態における発光ダイオードランプと同様に、光の加色作用によって、例えば青色光を発光する発光素子を用いて、白色光を発する発光ダイオードランプを構成できる。
また、貫通孔４４ｃからそれぞれ露出する配線パターン４３ｄ（パターニングされた銅箔４３ｂ）と銅箔４４ｂの端面とに、Ｎｉ膜及びＡｇ膜からなる積層膜４６、４７が備えられており、銅箔４３ｂ、４４ｂが被覆された状態になっているので、特に青色光を発光する発光素子４２を用いた場合に、青色光を積層膜４６、４７によって効率よく反射させることができ、発光ダイオードランプ４１の出力を高めることができる。

さらに、本実施形態の発光ダイオードランプ４１を製造する際には、第１の実施形態の場合と同様にしてセルフアライメント作用を発現させることにより、発光素子４２の各パッドの位置を実装基板４３の故意にスリットを空けた電極パターン４３ｄ上に正確に位置決めさせる。このようにセルフアライメント作用を利用することによって、発光素子４２を実装基板４３の設計上の目標位置に接合させることができる。特に、本実施形態においては、複数の発光素子４２の実装位置を精密に制御することが可能になり、発光素子４２同士の間隔を０．１ｍｍ±０．０１ｍｍ程度の高密度かつ高精度に設定することができる。

「第５の実施形態」
次に本発明の第５の実施形態について図面を参照して説明する。図１０（Ａ）には本実施形態の発光ダイオードランプの平面模式図を示し、図１０（Ｂ）には図１０（Ａ）の断面模式図を示し、図１０（Ｃ）には発光ダイオードランプの実装基板の平面模式図を示し、図１０（Ｄ）には発光ダイオードランプの要部の断面模式図を示す。
図１０（Ａ）及び図１０（Ｂ）に示すように、本実施形態の発光ダイオードランプ５１は、複数の発光素子５２と、これら発光素子５２が実装された実装基板５３と、カバープレート５４とから概略構成されている。
発光素子５２は、透光性基板と、透光性基板に積層された半導体層と、半導体層の透光性基板側と反対側に形成された正電極及び負電極と、短絡防止用の絶縁膜と、相互に同一の形状である正電極パッド及び負電極パッドとを備えたフリップチップ構造のものがよい。より具体的には、例えば、第１乃至第３の実施形態の発光素子１、２１、３１を用いることができる。

また、実装基板５３は、アルミニウム等からなる金属基板５３ａと、金属基板５３ａの一面上に形成された絶縁樹脂膜５３ｂと、絶縁樹脂膜５３ｂ上に形成された銅箔５３ｃとから概略構成されている。銅箔５３ｃは、図１０（Ｃ）に示すように、所定のパターン形状にパターニングされている。銅箔５３ｃがパターニングされることによって、発光素子５２の正極パッド及び負極パッドに対応する電極パターン５３ｄが設けられる。また、銅箔５３ｃがパターニングされることによって、外部回路に接続するための配線パターン５３ｅ１〜５３ｅ４も設けられる。配線パターン５３ｅ１と５３ｅ２とが一対になって電極パターン５３ｄに接続され、別の配線パターン５３ｅ３と５３ｅ４とが一対になって別の電極パターン５３ｄに接続される。

次に、図１０（Ｂ）に示すように、カバープレート５４は、アルミニウム等からなる金属基板５４ａと、金属基板５４ａの一面全面に形成された絶縁樹脂膜５４ｂとから構成されている。絶縁樹脂膜５４ｂは銅箔５３ｃ側に向けられている。また、カバープレート５４には、電極パターン５３ｄを露出させる貫通孔５４ｃと、配線パターン５３ｅ１〜５３ｅ４をそれぞれ露出させる貫通孔５４ｄ〜５４ｇとが設けられている。貫通孔５４ｃの内部には、発光素子５２が収納されている。また、貫通孔５４ｃには、蛍光体入りの透明樹脂５５が充填されている。更にカバープレート５４には、配線パターン５３ｂの一部を露出させる別の貫通孔５４ｈ、５４ｈが設けられている。この別の貫通孔５４ｈ、５４ｈには静電耐圧のための図示しないツェナーダイオードが取り付けられている。

図１０（Ｄ）は、発光素子５２の周辺部分の拡大断面図である。図１０（Ｄ）及び図１０（Ｂ）に示すように、貫通孔５４ｃから露出する電極パターン５３ｄには、厚み０．５μｍ程度のＮｉ膜と厚み２０ｎｍのＡｇ膜とが順次積層されてなる積層膜５６が形成されている。また、貫通孔５４ｃを開口する金属基板５４ａの端面には、先の積層膜５６と同じ構成の積層膜５７が形成されている。

発光素子５２は、正電極パッド及び負電極パッドを実装基板５３側に向けて横二列、各列３個、合計で６個が実装されており、これにより所謂フリップチップ構造が構成されている。より詳細には、各発光素子５２の正電極パッド及び負電極パッドが電極パターン５３ｄにそれぞれ接合されている。実装基板５３上の発光素子５２同士の間隔は０．１ｍｍ程度に設定されている。

各発光素子５２を実装基板５３上にフリップチップ実装する際には、まず実装基板５３の各電極パターン５３ｄにそれぞれ、フラックスペーストをディスペンサ法または印刷法などにより薄く塗布する。次に、各発光素子５２の正電極パッド及び負電極パッドが電極パターン５３ｄ上に重なるように各発光素子５２を実装基板５３に配置して、フラックスペーストにより仮止めする。次に、発光素子５２と実装基板５３を加熱炉に装入してリフローし、発光素子５２の各パッドを構成する半田膜を溶融させてから凝固させることにより半田層を形成して、各パッドを実装基板５３の電極パターン５３ｄにそれぞれ接合させる。

この場合も、各発光素子５２の正電極パッド及び負電極パッド側に接合用の半田膜を成膜し、実装基板５３の電極パターン５３ｄ側に仮止め用のフラックスペーストを塗布してからリフローを行うことによって、発光素子５２と実装基板５３との接合部分が余分な半田等により汚れる可能性が低くなり、リフロー後に各発光素子５２の電極パッドと電極パターン５３ｄとの間に介在される半田層（接合部分）を綺麗に仕上げることができる。また、各発光素子５２の正電極パッド及び負電極パッド側にフラックスペーストを塗布する必要がなくなるため、低コスト化を実現することができる。
したがって、本実施形態の発光ダイオードランプ５１でも、第１の実施形態の発光素子１と同様な効果が得られる。
なお、本実施形態の発光ダイオードランプ５１において、発光素子５２を実装基板５３に実装する際には、上記（ａ）〜（ｃ）の実装方法を用いてもよい。

上記の発光ダイオードランプ５１によれば、貫通孔５４ｃに蛍光体入りの透明樹脂５５が充填されているので、第４の実施形態における発光ダイオードランプと同様に、光の加色作用を奏することができる。
また、貫通孔５４ｃからそれぞれ露出する配線パターン３３ｄ（パターニングされた銅箔５３ｃ）と金属基板５４ａの端面とに、積層膜５６、５７が備えられており、銅箔５３ｃ及びアルミニウム板（金属基板５４ａ）が被覆された状態になっているので、特に青色光を発光する発光素子４２を用いた場合に、青色光を積層膜５６、５７によって効率よく反射させることができ、発光ダイオードランプ５１の出力を高めることができる。

さらに、本実施形態の発光ダイオードランプ５１を製造する際には、第１の実施形態の場合と同様にしてセルフアライメント作用を発現させることにより、発光素子５２の各パッドの位置を実装基板５３の電極パターン５３ｄ上に正確に位置決めさせる。このようにセルフアライメント作用を利用することによって、発光素子５２を実装基板５３の設計上の目標位置に接合させることができる。特に、本実施形態においては、複数の発光素子５２の実装位置を精密に制御することが可能になり、発光素子５２同士の間隔を０．１ｍｍ±０．０１ｍｍ程度の高密度かつ高精度に設定することができる。

以上、実施形態によって本発明を詳細に説明したが、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば本発明の発光素子は窒化ガリウム系半導体発光素子に限られるものではなく、他の種類の発光素子に適用しても良い。
また、実施形態において説明した発光素子等を構成する構成部材の材質や寸法等はあくまで一例であり、本発明の範囲内において適宜変更することができる。
更に、正電極と負電極の形状及び位置関係は、本実施形態の範囲に限定されるものではなく、適宜変更して良い。例えば、上述した発光素子の正電極パッド及び負電極パッドの平面視形状が相互に同一の形状とされている場合に限らず、発光素子の正電極パッド及び負電極パッドの平面視形状が相互に異なる形状とされている場合においても、本発明を適用することができる。
更にまた、静電極パッド及び負電極パッドの平面視形状は長方形状に限らず、正方形状でも良く、三角形状でも良く、角が曲面にされた矩形状でも良い。

図１は本発明の第１の実施形態であるフリップチップ型半導体発光素子を示す図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のａ−ａ’線に対応する断面模式図であり、（Ｃ）は（Ａ）のｂ−ｂ’線に対応する断面模式図である。 図２は本発明の第１の実施形態であるフリップチップ型半導体発光素子の製造方法を説明するための工程図であって、（Ａ）〜（Ｄ）は図１（Ｂ）に対応する断面工程図である。 図３は本発明の第１の実施形態のフリップチップ型半導体発光素子を備えてなる発光ダイオードランプを示す図であって、（Ａ）は発光ダイオードランプを構成する基板の平面模式図であり、（Ｂ）は発光ダイオードランプの断面模式図である。 図４は本発明の第２の実施形態であるフリップチップ型半導体発光素子を示す図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｃ−ｃ’線に対応する断面模式図である。 図５は本発明の第３の実施形態であるフリップチップ型半導体発光素子を示す図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｄ−ｄ’線に対応する断面模式図であり、（Ｃ）は（Ａ）のｅ−ｅ’線に対応する断面模式図であり、（Ｄ）は（Ａ）のｆ−ｆ’線に対応する断面模式図である。 図６は本発明の第３の実施形態であるフリップチップ型半導体発光素子の製造方法を説明するための工程図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｇ−ｇ’線に対応する断面工程図である。 図７は本発明の第３の実施形態であるフリップチップ型半導体発光素子の製造方法を説明するための工程図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｈ−ｈ’線に対応する断面模式図であり、（Ｃ）は（Ａ）のｉ−ｉ’線に対応する断面模式図であり、（Ｄ）は（Ａ）のｊ−ｊ’線に対応する断面模式図である。 図８は本発明の第３の実施形態であるフリップチップ型半導体発光素子の製造方法を説明するための工程図であって、（Ａ）は図７（Ｂ）に対応する断面模式図であり、（Ｂ）は図７（Ｃ）対応する断面模式図であり、（Ｃ）は図７（Ｄ）に対応する断面模式図である。 図９は本発明の第４の実施形態である発光ダイオードランプを示す図であって、（Ａ）は平面模式図であり、（Ｂ）は断面模式図であり、（Ｃ）は発光ダイオードランプヲ構成する実装基板の平面模式図であり、（Ｄ）は発光ダイオードランプの要部の断面模式図である。 図１０は本発明の第５の実施形態である発光ダイオードランプを示す図であって、（Ａ）は平面模式図であり、（Ｂ）は断面模式図であり、（Ｃ）は発光ダイオードランプヲ構成する実装基板の平面模式図であり、（Ｄ）は発光ダイオードランプの要部の断面模式図である。 図１１は従来のフリップチップ型半導体発光素子を示す図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｋ−ｋ’線に対応する断面模式図である。 図１２は従来の発光ダイオードランプを構成する基板を示す図であって、（Ａ）は平面模式図であり、（Ｂ）は（Ａ）のｌ−ｌ’線に対応する断面模式図である。 図１３は従来の発光ダイオードランプを示す断面模式図である。

符号の説明

１、２１、３１、４２、５２…発光素子（フリップチップ型半導体発光素子）、２、３２…透光性基板、３、３３…半導体層、３ｂ，３３ｂ…ｎ−ＧａＮ層（ｎ型半導体層、ｎ型半導体層の露出部）、３ｃ，３３ｃ…下部クラッド層（ｎ型半導体層）、３ｄ，３３ｄ…活性層（発光層）、３ｅ，３３ｅ…上部クラッド層（ｐ型半導体層）、３ｆ，３３ｆ…コンタクト層（ｐ型半導体層）、３ｇ、３３ｇ…切欠部（凹部）、４、３４…正電極、５、３５…負電極、６、２６、３６…絶縁膜（短絡防止用の絶縁膜）、６ａ…貫通孔（別の開口部）、６ｂ…貫通孔（開口部）、７、３７…正電極パッド、８、３８…負電極パッド、１０、４３、５３…実装基板、１０ｃ、４３ｄ、５３ｄ…電極パターン、２０、４１、５１…発光ダイオードランプ（発光素子の実装構造）、３３Ａ…ｎ型半導体層、３３Ｂ…発光層、３３Ｃ…ｐ型半導体層、３３ｇ…凹部、３６ｂ…切欠部（開口部）、３６ａ…貫通孔（別の開口部）、４４、５４…カバープレート、４６，４７，５６，５７…積層膜、５３ｂ、５４ｂ…絶縁性樹脂膜

Claims (7)

1. 透光性基板と、ｎ型半導体層、発光層及びｐ型半導体層が前記透光性基板上に順次積層されてなる半導体層と、前記半導体層の前記透光性基板側とは反対側に形成されて前記ｎ型半導体層に接合される負電極と、前記半導体層の前記透光性基板側とは反対側に形成されてｐ型半導体層に接合される正電極と、前記正電極及び前記負電極にそれぞれ接続される正電極パッド及び負電極パッドとを具備してなり、前記正電極パッド及び前記負電極パッドにそれぞれ、半田膜が含まれていることを特徴とするフリップチップ型半導体発光素子。
2. 前記正電極パッド及び前記負電極パッドの平面視形状が相互に同一の形状とされていることを特徴とする請求項１に記載のフリップチップ型半導体発光素子。
3. 請求項１又は請求項２に記載のフリップチップ型半導体発光素子の実装方法であって、前記正電極パッド及び前記負電極パッドにそれぞれ対応する電極パターンを備えた実装基板の各電極パターン上にフラックスペーストを塗布し、前記正電極パッド及び前記負電極パッドがそれぞれの前記電極パターンに重なるように前記半導体発光素子を前記実装基板上に配置して前記フラックスペーストにより仮止めした後に、リフローにより前記半田膜を溶融凝固させることによって、前記正電極パッド及び前記負電極パッドをそれぞれの前記電極パターンに接合させることを特徴とするフリップチップ型半導体発光素子の実装方法。
4. 前記各電極パターン上にそれぞれ半田膜を成膜し、この半田膜上に前記フラックスペーストを塗布することを特徴とする請求項３に記載のフリップチップ型半導体発光素子の実装方法。
5. 前記フラックスペースト中に半田粒子が含有されてなることを特徴とする請求項３又は請求項４に記載のフリップチップ型半導体発光素子の実装方法。
6. 請求項１又は請求項２に記載のフリップチップ型半導体発光素子と、前記半導体発光素子の前記正電極パッド及び前記負電極パッドにそれぞれ対応する電極パターンを備えた実装基板とを具備してなり、
   前記正電極パッド及び前記負電極パッドがそれぞれの前記電極パターンに重なるように前記半導体発光素子が前記実装基板上に配置され、前記半田膜が溶融凝固されてなる半田層を介して前記正電極パッド及び前記負電極パッドがそれぞれの前記電極パターンに接合されていることを特徴とするフリップチップ型半導体発光素子の実装構造。
7. 請求項６に記載の実装構造を備えたことを特徴とする発光ダイオードランプ。

Images