TWI525862B - 元件模組 - Google Patents

元件模組 Download PDF

Info

Publication number
TWI525862B
TWI525862B TW101149805A TW101149805A TWI525862B TW I525862 B TWI525862 B TW I525862B TW 101149805 A TW101149805 A TW 101149805A TW 101149805 A TW101149805 A TW 101149805A TW I525862 B TWI525862 B TW I525862B
Authority
TW
Taiwan
Prior art keywords
electrode
pad
width
side wiring
insulating film
Prior art date
Application number
TW101149805A
Other languages
English (en)
Other versions
TW201351730A (zh
Inventor
杉崎吉昭
古山英人
小島章弘
島田美代子
秋元陽介
富澤英之
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47912947&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI525862(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201351730A publication Critical patent/TW201351730A/zh
Application granted granted Critical
Publication of TWI525862B publication Critical patent/TWI525862B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

元件模組
實施形態係關於元件模組。
例如將LED(Light Emitting Diode)等之晶片，藉由迴焊法藉由焊錫而安裝於安裝基板的表面安裝技術乃習知者。該表面安裝技術會有迴焊時之晶片傾斜問題。
本發明之實施形態，係提供可對元件之安裝姿勢進行控制的元件模組。
依據實施形態，元件模組係具備：安裝基板，其具有：安裝面，及設於上述安裝面的複數個焊墊；元件，係具有配列於第1方向的複數個電極面，使上述電極面朝上述安裝面而被安裝於上述安裝基板上；及導電性之接合材，係被設於上述焊墊與上述電極面之間。上述焊墊，係具有：對於上述第1方向呈正交的第2方向之寬度、亦即第1寬度部；及和上述第1寬度部及上述電極面比較，上述第2方向之寬度為較大的第2寬度部。上述電極面中之上述第1方向之一端部，係於上述第1寬度部之上隔著上述接合材而接合於上述焊墊，上述電極面中之上述第1方向之另一端部係於上述第2寬度部之上隔著上述接合材而接合於上述焊墊。
依據實施形態，元件模組中的元件之安裝姿勢可以被控制。
以下，參照圖面說明實施形態。又，各圖面中同一要素被附加同一符號。
(第1實施形態)
圖1A係表示第1實施形態之元件模組50a之模式上面圖。
圖1B係表示圖1A中之A-A’擴大斷面圖。
圖1C係表示圖1A中之B-B’擴大斷面圖。
元件模組50a，係具備：安裝基板70，及安裝於安裝基板70上的元件1。
安裝基板70，係具有例如以樹脂基板或陶瓷基板為基材的基板，設於該基板之一方之面、亦即安裝面71的複數個焊墊72、73，及設於安裝面71，連接於焊墊72、73的配線圖案(未圖示)。
或者，使用具有良好放熱性的金屬板作為安裝基板70之基材基板亦可，此時，於金屬板上設置絕緣膜，於該絕緣膜上形成焊墊72、73及配線圖案。
安裝對象之元件1係晶片狀之電子元件或光學元件。 例如元件1為電阻元件，電容元件，二極體元件，發光元件，受光元件等。
元件1之外形係形成為例如正方體形狀，元件1係具有矩形狀之上面65。於該上面65之相反側之下面形成一對電極面61、62。電極面61、62係於元件1之下面呈露出。
於觀察元件1之上面的圖1A之上面圖，係以元件1之(上面65之)長邊方向作為X方向(第1方向)，以和該X方向呈正交的方向為Y方向(第2方向)。又，於圖1B及C之斷面圖，係以和X方向及Y方向呈正交，對於安裝基板70之安裝面71呈垂直的方向為Z方向(第3方向)。
一對電極面61、62，係並列配列於X方向。一對電極面61、62，係以同一矩形狀或正方形狀，而且以同一面積被形成。一對電極面61、62，係對於元件1之長邊方向之2等分線被形成為線對稱。元件1，係以電極面61、62朝向安裝面71而被安裝於安裝基板70上。
安裝於安裝基板70上的元件1不限定於此1個，可將複數個元件1安裝於安裝基板70上。
於安裝基板70之安裝面71，係對應於元件1之一對電極面61、62，形成有一對焊墊72、73。複數個元件1被安裝於安裝基板70時，複數對之焊墊72、73係被形成於安裝面71。各焊墊72、73之平面形狀，係如圖1A所示形成為梯形狀。
焊墊72，係具有Y方向之寬度不同的部分、亦即第1寬度部72a及第2寬度部72b。第1寬度部72a，係包含焊墊72之梯形狀之平面形狀中之上底及其附近之部分。第2寬度部72b，係於焊墊72之梯形狀之平面形狀，較第1寬度部72a被形成於更下底側的部分。
同樣，另一方之焊墊73，係具有Y方向之寬度呈不同的部分亦即第1寬度部73a及第2寬度部73b。第1寬度部73a，係包含焊墊73之梯形狀之平面形狀中之上底及其附近部分。第2寬度部73b，係於焊墊73之梯形狀之平面形狀，較第1寬度部73a被形成於更下底側的部分。
焊墊72之第1寬度部72a之Y方向之寬度，係和電極面61之Y方向之寬度為同一，或者僅較電極面61之Y方向之寬度稍大。第2寬度部72b之Y方向之寬度，係大於第1寬度部72a之Y方向之寬度。又，第2寬度部72b之Y方向之寬度，係大於電極面61之Y方向之寬度。
焊墊73之第1寬度部73a之Y方向之寬度，係和電極面62之Y方向之寬度為同一，或者僅稍大於電極面62之Y方向之寬度。第2寬度部73b之Y方向之寬度，係大於第1寬度部73a之Y方向之寬度。又，第2寬度部73b之Y方向之寬度，係大於電極面62之Y方向之寬度。
和焊墊72之梯形狀之平面形狀中之上底與下底間之 距離相當的焊墊72之X方向長度，係大於電極面61之X方向長度。和焊墊73之梯形狀之平面形狀中之上底與下底間之距離相當的焊墊73之X方向長度，係大於電極面62之X方向長度。
一對焊墊72、73，係使梯形狀之平面形狀中之相互之上底對準，而於X方向呈線對稱並列。
電極面61、62及焊墊72、73係由金屬材料構成。電極面61，係藉由導電性之接合材接合於焊墊72，電連接於焊墊72。電極面62，亦藉由導電性之接合材接合於焊墊73，電連接於焊墊73。
接合材，係藉由迴焊工程時之加熱可以溶融的例如焊錫83。又，於圖1A係省略焊錫83之圖示。又，和圖1A對應之後述圖2A、圖3A及圖4A亦省略焊錫83之圖示。
電極面61中之X方向之一端部61a，係於焊墊72之第1寬度部72a之上藉由焊錫83被接合於焊墊72。電極面61中之X方向之另一端部61b，係於焊墊72之第2寬度部72b之上藉由焊錫83被接合於焊墊72。
電極面62中之X方向之一端部62a，係於焊墊73之第1寬度部73a之上藉由焊錫83被接合於焊墊73。電極面62中之X方向之另一端部62b，係於焊墊73之第2寬度部73b之上藉由焊錫83被接合於焊墊73。
元件1之搭載前，焊錫83係以例如糊狀被形成於安裝基板70之安裝面71。於該焊錫83之上將元件1予以 搭載，藉由加熱使焊錫83溶融(進行迴焊)。溶融的焊錫83之表面係藉由表面張力而成為帶球狀，之後，焊錫83被冷卻(包含自然冷卻)而硬化。因此，焊錫83之表面具有曲率。
焊錫供給量設為同一進行比較時，相較於狹窄區域之潤濕擴散，寬廣區域之潤濕擴散之焊錫係具有較小之表面曲率，表面之傾斜較緩和。焊墊72、73之Y方向之寬度，於X方向並非均一而是呈連續變化，相較於第1寬度部72a、73a而言在Y方向之寬度較大的第2寬度部72b、73b之上之焊錫83表面，和第1寬度部72a、73a之上之焊錫83表面比較，其之Y方向之傾斜較緩和。
亦即，圖1C所示焊墊72之第2寬度部72b上之焊錫83之表面之曲率，係小於圖1B所示焊墊72之第1寬度部72a上之焊錫83之表面之曲率。以曲率半徑表現時，第2寬度部72b上之焊錫83之表面之曲率半徑，係大於第1寬度部72a上之焊錫83之表面之曲率半徑。
此處之焊錫表面之曲率(曲率半徑)，係表示沿著Y方向的斷面圖之焊錫表面之曲率(曲率半徑)。以下之說明中，焊錫表面之曲率(曲率半徑)，係表示沿著Y方向的斷面圖之焊錫表面之曲率(曲率半徑)。
圖1B及C係表示沿著一方之焊墊72上之Y方向的斷面，關於沿著另一方之焊墊73上之Y方向的斷面，第1寬度部73a上之斷面係和圖1B為同一，第2寬度部73b上之斷面係和圖1C同一。
因此，焊墊73之第2寬度部73b上之焊錫83之表面之曲率，係小於焊墊73之第1寬度部73a上之焊錫83之表面之曲率。以曲率半徑予以表現時，第2寬度部73b上之焊錫83之表面之曲率半徑，係大於第1寬度部73a上之焊錫83之表面之曲率半徑。
圖21A為比較例之元件模組之模式斷面圖。
比較例之元件模組中之焊墊81之平面形狀係形成為正方形或矩形狀，於圖21A，在橫方向及貫穿紙面的方向，焊墊81之寬度係無變化。
迴焊時，焊錫83係藉由表面張力而使表面積成為最小的形狀，即使元件1搭載於焊錫83之每一表面時，焊錫83之表面積亦無變動，於焊錫83之表面形成傾斜面。欲將元件1接合於該傾斜面時，如圖21A所示，元件1之上面對於焊墊81之表面係呈傾斜。特別是元件1為發光元件或受光元件等之光學元件時，光軸會傾斜，對光學特性造成影響。
又，如圖21B所示，減少焊錫83之量時表面之曲率變小，即使元件1偏離焊錫83表面之端側被搭載時，元件1之傾斜亦可縮小。但是，焊錫量減少時會有接合信賴性降低之問題。
相對於此，依據實施形態，第2寬度部72b、73b上之焊錫83表面之曲率，係小於第1寬度部72a、73a上之焊錫83表面之曲率，因此可將電極面61、62之另一端部61b、62b側，搭載於接近平坦面或傾斜較緩和之焊錫83 表面上。
電極面61、62之一端部61a、62a側之姿勢，亦受到電極面61、62之另一端部61b、62b側之姿勢之影響，電極面61、62之一端部61a、62a側之傾斜亦受到限制，元件1全體之傾斜亦受到限制。
亦即，依據實施形態，在接合信賴性上可以確保足夠的焊錫83之量之同時，於電極面61、62之另一端部61b、62b側，在焊錫83之表面可以產生緩和的傾斜面而可以抑制元件1之傾斜。
而且，藉由和電極面61、62之Y方向之寬度同一或僅較其稍大的Y方向寬度之第1寬度部72a、73a，來限制電極面61、62之一端部61a、62a側之Y方向移動。亦即，於電極面61、62之一端部61a、62a側，焊錫83對於Y方向之潤濕擴展區域將受到限制，元件1之Y方向移動將受到規範。於圖1B，橫方向之元件1之移動將受到規範，可以抑制元件1偏向焊錫83表面之較大傾斜部分而呈傾斜。
元件1之X方向之移動，係由一對焊墊72、73以特定間隔並列於X方向來加以規範。亦即，可以對電極面61比起焊墊72之第1寬度部72a側之緣部更朝圖1A之左方移動一事予以規範，對電極面62比起焊墊73之第1寬度部73a側之緣部更朝圖1A右方移動一事予以規範。結果，元件1之X方向之移動被規範。
又，一對焊墊72、73，係以同一形狀而且同一面 積，對於一對焊墊72、73間之中心線(朝Y方向沿伸的線)係呈線對稱而並列於X方向。因此，將焊錫83對個別焊墊72、73之供給量設為同一，則焊錫83對於個別焊墊72、73以同一方式潤濕擴展，個別焊墊72、73上之焊錫83之波峰(peak)高度可以對齊。此意味著可以抑制元件1之X方向(長邊方向)之傾斜。
(第2實施形態)
圖2A係表示第2實施形態之元件模組50b之模式上面圖。
圖2B係表示圖2A中之C-C’擴大斷面圖。
圖2C係表示圖2A中之D-D’擴大斷面圖。
第2實施形態之元件模組50b，係具備：安裝基板70，及安裝於安裝基板70上的元件1。元件1之構成係和第1實施形態同一。
於安裝基板70之安裝面71，係對應於元件1之一對電極面61、62，而使一對焊墊74、75並列形成於X方向。
各焊墊74、75之平面形狀，係如圖2A所示被形成為矩形狀。但是，一方之焊墊74之長邊方向為X方向，另一方之焊墊75之長邊方向為Y方向。
焊墊74之Y方向之寬度，係和電極面61之Y方向之寬度為同一，或者僅稍大於電極面61之Y方向之寬度。焊墊74之X方向之寬度，係大於電極面61之X方 向之寬度。
焊墊75之Y方向之寬度，係大於焊墊74之Y方向之寬度，而且大於電極面62之Y方向之寬度。焊墊75之X方向之寬度，係大於電極面62之X方向之寬度。
焊墊74、75係由金屬材料構成。電極面61，係藉由導電性之接合材例如焊錫83被接合於焊墊74，被電連接於焊墊74。電極面62，亦藉由焊錫83被接合於焊墊75，被電連接於焊墊75。
在Y方向之寬度比起焊墊74大的焊墊75上，相較於焊墊74上，焊錫83更容易朝Y方向潤濕擴展。
因此，如圖2C所示焊墊75上之焊錫83之表面之曲率，係小於如圖2B所示焊墊74上之焊錫83之表面之曲率。以曲率半徑予以表現時，焊墊75上之焊錫83之表面之曲率半徑，係大於焊墊74上之焊錫83之表面之曲率半徑。
依據第2實施形態，焊墊75上之焊錫83表面之曲率，係小於焊墊74上之焊錫83表面之曲率，因此如圖2C所示，電極面62，可以搭載於接近平坦面或者傾斜較緩和的焊錫83表面上。受到該一方之電極面62側之姿勢之約束，另一方之電極面61側之傾斜亦受到規範，元件1全體之傾斜受到規範。
亦即，依據實施形態，可以確保接合信賴性上之充分的焊錫83之量之同時，於電極面62側，可於焊錫83之表面產生緩和的傾斜面而可以抑制元件1之傾斜。
而且，藉由和電極面61之Y方向之寬度為同一或稍大的Y方向寬度之焊墊74，使電極面61側之元件1之Y方向移動受到規範。亦即，於電極面61側，焊錫83朝Y方向潤濕擴展的區域受到限制，元件1之Y方向移動受到規範。於圖2B，橫方向之元件1之移動受到規範，因此可以抑制元件1之偏向焊錫83表面之較大傾斜部分而傾斜。
元件1之X方向之移動，係藉由一對焊墊74、75以特定間隔並列於X方向而予以規範。亦即，電極面61較焊墊74中之焊墊75側之緣部更朝圖2A之左方移動一事可以被規範，電極面62較焊墊75中之焊墊74側之緣部更朝圖2A右方移動一事可以被規範。結果，元件1之X方向之移動可以被規範。
(第3實施形態)
圖3A係表示第3實施形態之元件模組50c之模式上面圖。
圖3B係表示圖3A中之E-E’擴大斷面圖。
圖3C係表示圖3A中之F-F’擴大斷面圖。
第3實施形態之元件模組50c，係具備：安裝基板70，及安裝於安裝基板70上的元件1。元件1之構成係和第1實施形態同一。
於安裝基板70之安裝面71，係對應於元件1之一對電極面61、62，形成有一對焊墊76、77。各焊墊76、77 之平面形狀，如圖3A所示係形成為梯形狀。
焊墊76，係具有Y方向之寬度為不同的部分亦即第1寬度部76a及第2寬度部76b。第1寬度部76a，係包含焊墊76之梯形狀之平面形狀中之上底及其附近的部分。第2寬度部76b，係於焊墊76之梯形狀之平面形狀，被形成於較第1寬度部76a更下底側的部分。
同樣，另一方之焊墊77，亦具有Y方向之寬度為不同的部分亦即第1寬度部77a及第2寬度部77b。第1寬度部77a，係包含焊墊77之梯形狀之平面形狀中之上底及其附近的部分。第2寬度部77b，係於焊墊77之梯形狀之平面形狀，被形成於較第1寬度部77a更下底側的部分。
焊墊76之第1寬度部76a之Y方向之寬度，係和電極面61之Y方向之寬度為同一，或者僅稍大於電極面61之Y方向之寬度。第2寬度部76b之Y方向之寬度，係大於第1寬度部76a之Y方向之寬度。又，第2寬度部76b之Y方向之寬度，係大於電極面61之Y方向之寬度。
焊墊77之第1寬度部77a之Y方向之寬度，係和電極面62之Y方向之寬度同一，或者僅稍大於電極面62之Y方向之寬度。第2寬度部77b之Y方向之寬度，係大於第1寬度部77a之Y方向之寬度。又，第2寬度部77b之Y方向之寬度，係大於電極面62之Y方向之寬度。
和焊墊76之梯形狀之平面形狀中之上底與下底間之距離相當的焊墊76之X方向長度，係大於電極面61之X方向長度。和焊墊77之梯形狀之平面形狀中之上底與下底間之距離相當的焊墊77之X方向長度，係大於電極面62之X方向長度。
一對焊墊76、77，梯形狀之平面形狀中之相互之上底呈面對，而於X方向以線對稱方式被並列。
焊墊76中之第1寬度部76a之Y方向之中心位置C1(於圖3A~C係以1點虛線表示)，與第2寬度部76b之Y方向之中心位置C2(於圖3A及C係以2點虛線表示)係於Y方向呈偏移。
同樣，焊墊77中之第1寬度部77a之Y方向之中心位置C1，與第2寬度部77b之Y方向之中心位置C2係於Y方向呈偏移。
焊墊76、77係由金屬材料構成。電極面61，係隔著焊錫83接合於焊墊76，被電連接於焊墊76。電極面62，係隔著焊錫83接合於焊墊77，被電連接於焊墊77。
電極面61中之X方向之一端部61a，係於焊墊76之第1寬度部76a之上藉由焊錫83被接合於焊墊76。電極面61中之X方向之另一端部61b，係於焊墊76之第2寬度部76b之上藉由焊錫83被接合於焊墊76。
電極面62中之X方向之一端部62a，係於焊墊77之第1寬度部77a之上藉由焊錫83被接合於焊墊77。電極面62中之X方向之另一端部62b，係於焊墊77之第2寬 度部77b之上藉由焊錫83被接合於焊墊77。
焊墊76、77之Y方向之寬度，於X方向並非均一而是呈連續變化，Y方向之寬度較第1寬度部76a、77a為大的第2寬度部76b、77b之上之焊錫83表面，其之Y方向之傾斜係較第1寬度部76a、77a之上之焊錫83表面緩和。
亦即，圖3C所示焊墊76之第2寬度部76b上之焊錫83之表面之曲率，係小於圖3B所示焊墊76之第1寬度部76a上之焊錫83之表面之曲率。以曲率半徑予以表現時，第2寬度部76b上之焊錫83之表面之曲率半徑，係大於第1寬度部76a上之焊錫83之表面之曲率半徑。
圖3B及C，係表示沿著一方焊墊76上之Y方向的斷面，關於沿著另一方焊墊77上之Y方向的斷面，第1寬度部77a上之斷面係和圖3B同一，第2寬度部77b上之斷面係和圖3C同一。
因此，焊墊77之第2寬度部77b上之焊錫83之表面之曲率，係小於焊墊77之第1寬度部77a上之焊錫83之表面之曲率。以曲率半徑予以表現時，第2寬度部77b上之焊錫83之表面之曲率半徑，係大於第1寬度部77a上之焊錫83之表面之曲率半徑。
依據第3實施形態，藉由和電極面61、62之Y方向寬度同一或稍大的Y方向寬度之第1寬度部76a、77a，使電極面61、62之一端部61a、62a側之Y方向移動受到規範。亦即，於電極面61、62之一端部61a、62a側，焊 錫83朝Y方向潤濕擴展之區域會受到限制，元件1之Y方向移動將受到規範。
如上述說明，在元件1之Y方向位置藉由第1寬度部76a、77a予以規範的狀態下，元件1之Y方向之中心位置，相對於第2寬度部76b、77b之Y方向之中心位置C2係呈偏移。
焊墊76之第2寬度部76b上之Y方向的斷面圖係如圖3C所示，元件1係由第2寬度部76b之Y方向之中心位置C2，朝圖3C之左側呈位置偏移。
在沿著焊錫83之Y方向的斷面中，藉由迴焊時之表面張力，而使其表面被形成為在第2寬度部76b之Y方向之中心位置C2附近具有波峰(peak)高度的曲面形狀。因此，當元件1由第2寬度部76b之Y方向之中心位置C2偏移時，相較於焊錫83之頂部，元件1係更偏向而位處於端側之傾斜面上。
另外，電極面61之一端部61a側，係如上述說明，藉由第1寬度部76a時Y方向之移動受到規範，因此於電極面61之另一端部61b側，於圖3C之狀態下元件1之Y方向(橫方向)移動亦受到規範。因此，元件1之傾斜姿勢可以被保持。
關於另一方之焊墊77亦同樣，當元件1由焊墊77之第2寬度部77b之Y方向之中心位置C2偏移時，相較於焊錫83之頂部，元件1係更偏向而位處於端側之傾斜面上。另外，電極面62之一端部62a側係藉由第1寬度部 77a而使Y方向之移動受到規範，因此於電極面62之另一端部62b側，元件1之Y方向移動亦受到規範，元件1之傾斜姿勢被保持。
藉由焊錫83之量或第2寬度部76b、77b之Y方向之寬度，可以控制元件1對於安裝面71之傾斜角。因此，依據第3實施形態，可以提供元件1之(上面65之)傾斜角度被任意控制的元件模組50c。例如為光學元件時，元件1對於安裝面71的光軸之角度可以被控制。
元件1之X方向之移動，係藉由一對焊墊76、77以特定間隔並列於X方向而加以規範。亦即，電極面61比起焊墊76之第1寬度部76a側之緣部更朝圖3A之左方移動可以受到規範，電極面62比起焊墊77之第1寬度部77a側之緣部更朝圖3A之右方移動可以受到規範。結果，元件1之X方向之移動可以受到規範。
又，一對焊墊76、77係以同一形狀而且同一面積被，相對於一對焊墊76、77間之中心線(Y方向沿伸的線)呈線對稱而並列於X方向。因此，焊錫83對個別焊墊76、77之供給量設為同一，焊錫83對個別焊墊76、77之潤濕擴展可設為同一，個別焊墊76、77上之焊錫83之(波峰)高度可以對齊。可以抑制元件1之X方向(長邊方向)之傾斜。
(第4實施形態)
圖4A係表示第4實施形態之元件模組50d之模式上 面圖。
圖4B係表示圖4A中之G-G’擴大斷面圖。
圖4C係表示圖4A中之H-H’擴大斷面圖。
第4實施形態之元件模組50d，係具備：安裝基板70，及安裝於安裝基板70上的元件1。元件1之構成係和第1實施形態同一。
於於安裝基板70之安裝面71，係對應於元件1之一對電極面61、62，形成有一對焊墊78、79。各焊墊78、79之平面形狀，如圖4A所示係形成為梯形狀。
焊墊78，係具有Y方向之寬度為不同的部分亦即第1寬度部78a及第2寬度部78b。第1寬度部78a，係包含焊墊78之梯形狀之平面形狀中之上底及其附近的部分。第2寬度部78，係於焊墊78之梯形狀之平面形狀，被形成於較第1寬度部78a更下底側的部分。
同樣，另一方之焊墊79，亦具有Y方向之寬度為不同的部分亦即第1寬度部79a及第2寬度部79b。第1寬度部79a，係包含焊墊79之梯形狀之平面形狀中之上底及其附近的部分。第2寬度部79b，係於焊墊79之梯形狀之平面形狀，被形成於較第1寬度部79a更下底側的部分。
焊墊78之第1寬度部78a之Y方向之寬度，係和電極面61之Y方向之寬度為同一，或者僅稍大於電極面61之Y方向之寬度。第2寬度部78b之Y方向之寬度，係大於第1寬度部78a之Y方向之寬度。又，第2寬度部 78b之Y方向之寬度，係大於電極面61之Y方向之寬度。
焊墊79之第1寬度部79a之Y方向之寬度，係和電極面62之Y方向之寬度同一，或者僅稍大於電極面62之Y方向之寬度。第2寬度部79b之Y方向之寬度，係大於第1寬度部79a之Y方向之寬度。又，第2寬度部79b之Y方向之寬度，係大於電極面62之Y方向之寬度。
和焊墊78之梯形狀之平面形狀中之上底與下底間之距離相當的焊墊78之X方向長度，係大於電極面61之X方向長度。和焊墊79之梯形狀之平面形狀中之上底與下底間之距離相當的焊墊79之X方向長度，係大於電極面62之X方向長度。
一對焊墊78、79，係和圖1A所示第1實施形態之焊墊72、73不同，使梯形狀之平面形狀中之相互之下底呈面對，而於X方向以線對稱方式被並列。
焊墊78、79係由金屬材料構成。電極面61，係隔著焊錫83接合於焊墊78，被電連接於焊墊78。電極面62，係隔著焊錫83接合於焊墊79，被電連接於焊墊79。
電極面61中之X方向之一端部61a，係於焊墊78之第2寬度部78b之上藉由焊錫83被接合於焊墊78。電極面61中之X方向之另一端部61b，係於焊墊78之第1寬度部78a之上藉由焊錫83被接合於焊墊78。
電極面62中之X方向之一端部62a，係於焊墊79之 第2寬度部79b之上藉由焊錫83被接合於焊墊79。電極面62中之X方向之另一端部62b，係於焊墊79之第1寬度部79a之上藉由焊錫83被接合於焊墊79。
焊墊78、79之Y方向之寬度，於X方向並非均一而是呈連續變化，Y方向之寬度較第1寬度部78a、79a為大的第2寬度部78b、79b之上之焊錫83表面，其之Y方向之傾斜係較第1寬度部78a、79a之上之焊錫83表面緩和。
亦即，圖4C所示焊墊78之第2寬度部78b上之焊錫83之表面之曲率，係小於圖4B所示焊墊78之第1寬度部78a上之焊錫83之表面之曲率。以曲率半徑予以表現時，第2寬度部78b上之焊錫83之表面之曲率半徑，係大於第1寬度部78a上之焊錫83之表面之曲率半徑。
圖4B及C，係表示沿著一方焊墊78上之Y方向的斷面，關於沿著另一方焊墊79上之Y方向的斷面，第1寬度部79a上之斷面係和圖4B同一，第2寬度部79b上之斷面係和圖4C同一。
因此，焊墊79之第2寬度部79b上之焊錫83之表面之曲率，係小於焊墊79之第1寬度部79a上之焊錫83之表面之曲率。以曲率半徑予以表現時，第2寬度部79b上之焊錫83之表面之曲率半徑，係大於第1寬度部79a上之焊錫83之表面之曲率半徑。
依據第4實施形態，第2寬度部78b、79b上之焊錫83表面之曲率，係小於第1寬度部78a、79a上之焊錫83 表面之曲率，因此可使電極面61、62之一端部61a、62a側搭載於接近平坦面，或傾斜較緩和的焊錫83表面上。電極面61、62之另一端部61b、62b側之姿勢，亦受到電極面61、62之一端部61a、62a側之姿勢約束，電極面61、62之另一端部61b、62b側之傾斜受到規範，元件1全體之傾斜會受到規範。
亦即，依據第4實施形態，可以確保充分接合信賴性必要的焊錫83之量之同時，於電極面61、62之一端部61a、62a側，可於焊錫83之表面產生傾斜較緩和的面，可以抑制元件1之傾斜。
另外，藉由和電極面61、62之Y方向寬度同一或較其稍大的Y方向寬度之第1寬度部78a、79a，使電極面61、62之另一端部61b、62b側之Y方向移動受到規範。亦即，於電極面61、62之另一端部61b、62b側，焊錫83朝Y方向潤濕擴展之區域會受到限制，元件1之Y方向移動將受到規範。於圖4B，橫方向之元件1之移動受到規範，因此可以抑制元件1朝焊錫83表面之較大傾斜部分之傾斜。
元件1之X方向之移動，係藉由一對焊墊78、79以特定間隔被並列於X方向而加以規範。亦即，針對電極面61比起焊墊78之第1寬度部78a側之緣部更朝圖4A之右方移動可以加以規範，針對電極面62比起焊墊79之第1寬度部79a側之緣部更朝圖4A之左方移動可以加以規範。結果，元件1之X方向之移動受到規範。
又，一對焊墊78、79，係以同一形狀而且同一面積，對於一對焊墊78、79間之中心線(Y方向沿伸的線)係呈線對稱被並列於X方向。因此，將焊錫83對於個別焊墊78、79之供給量設為同一，則焊錫83對於個別焊墊78、79可以同一方式進行潤濕擴展，個別焊墊78、79上之焊錫83之(波峰)高度可以對齊。可以抑制元件1之X方向(長邊方向)之傾斜。
以下說明以半導體發光元件之例作為安裝對象元件之實施形態。
(第5實施形態)
圖5係表示作為第5實施形態之元件的半導體發光元件1a之模式斷面圖。
半導體發光元件1a，係具有包含發光層13的半導體層15。又，半導體層15，係具有第1面15a，及其相反側之第2面。於第2面側設置電極及配線部，光主要由未設置電極及配線部之第1面15a放射至外部。
半導體層15，係具有第1半導體層11與第2半導體層12。第1半導體層11及第2半導體層12，係包含例如氮化鎵。第1半導體層11，係包含例如底層緩衝層，n型GaN層等。第2半導體層12，係包含p型GaN層，發光層(活性層)13等。發光層13可使用發出藍，紫，藍紫，紫外光等發光材料。
半導體層15之第2面係加工成為凹凸形狀，凸部係 包含發光層13。於該凸部之表面、亦即第2半導體層12之表面，設有p側電極16。亦即，p側電極16係設於具有發光層13的區域中之第2面。
於半導體層15之第2面，係於凸部之橫向，設置不含發光層13的區域，於該區域之第1半導體層11之表面設置n側電極17。亦即，n側電極17，係設於不含發光層13的區域中之第2面。
如觀察半導體層15之第2面的圖12B所示，設於包含發光層13的區域的p側電極16之面積，係大於設於不含發光層13的區域之n側電極17之面積。如此則，可得寬廣的發光區域。又，如圖12B所示p側電極16及n側電極17之佈局僅為一例，並不限定於此。
於半導體層15之第2面側設有第1絕緣膜(以下簡單稱為絕緣膜)18。絕緣膜18，係覆蓋半導體層15、p側電極16及n側電極17。又，絕緣膜18，係覆蓋發光層13及第2半導體層12之側面予以。
又，於絕緣膜18與半導體層15之間亦有可能亦有可能設置其他絕緣膜(例如矽氧化膜)。絕緣膜18，S係例如具有極佳微細開口之圖案化特性的聚醯亞胺等之樹脂。或者絕緣膜18亦可使用矽氧化膜或矽氮化膜等之無機膜。
絕緣膜18未設置於半導體層15之第1面15a上。絕緣膜18，係將和半導體層15中之第1面15a相接的側面15c覆蓋予以保護。
於絕緣膜18中之對於半導體層15之第2面的相反側之面上，p側配線層21與n側配線層22係呈相互分離而設置。
於絕緣膜18係形成到達p側電極16的複數個第1開口18a，係經由設於該第1開口18a內的第1貫穿孔21a，使p側配線層21電連接於p側電極16。
又，於絕緣膜18係形成到達n側電極17的第1開口18b，係經由設於該第1開口18b內的第2貫穿孔22a，使n側配線層22電連接於n側電極17。
於p側配線層21係於p側電極16之相反側之面設置p側金屬柱部23。p側配線層21，p側金屬柱部23，及作為後述種層使用的金屬膜19，係構成本實施形態中之p側配線部。
於n側配線層22係於n側電極17的相反側之面，設置n側金屬柱部24。n側配線層22，n側金屬柱部24，及作為後述種層使用的金屬膜19，係構成本實施形態中之n側配線部。
於絕緣膜18被積層著第2絕緣膜之例如樹脂層25。樹脂層25，係覆蓋p側配線部之周圍及n側配線部之周圍。又，樹脂層25係填充於p側金屬柱部23與n側金屬柱部24之間。
p側金屬柱部23之側面及n側金屬柱部24之側面係被樹脂層25覆蓋。p側金屬柱部23中之於p側配線層21的相反側之面，係由樹脂層25露出，作為p側電極面 23a之機能。n側金屬柱部24中之和n側配線層22呈相反側之面，係由樹脂層25露出，而作為n側電極面24a之機能。
p側電極面23a及n側電極面24a之各個，如圖8A所示，係經由形成於安裝基板70的焊墊72、73被接合於焊錫83。
由樹脂層25中之同一面(圖5中之下面)露出的p側電極面23a與n側電極面24a之間之距離，係大於絕緣膜18上之p側配線層21與n側配線層22之間之距離。p側電極面23a與n側電極面24a，對安裝基板70之安裝時係隔開避免因焊錫83而造成相互短路的距離而被分離。
p側配線層21，就製程上之界限而言儘可能接近n側配線層22，可以增大p側配線層21之面積。結果，可以增大p側配線層21與p側電極16之接觸面積，可以提升電流分布及放熱性。
p側配線層21通過複數個第1貫穿孔21a相接於p側電極16的面積，係大於n側配線層22通過第2貫穿孔22a而相接於n側電極17的面積。因此，發光層13之電流分布可以提升，而且發光層13之熱放熱性可以提升。
絕緣膜18上被擴大的n側配線層22之面積，係大於n側配線層22相接於n側電極17的面積。
依據第5實施形態，藉由比起n側電極17被形成為更寬廣區域的發光層13可以獲得高的光輸出。又，而 且，設於較含有發光層13之區域為更狹窄區域的n側電極17，係作為面積更大的n側配線層22被引出至電極面24a側。
第1半導體層11，係經由n側電極17、金屬膜19及n側配線層22，而電連接於具有n側電極面24a的n側金屬柱部24。含有發光層13的第2半導體層12，係經由p側電極16、金屬膜19及p側配線層21，而電連接於具有p側電極面23a的p側金屬柱部23。
p側金屬柱部23係較p側配線層21為厚，n側金屬柱部24係較n側配線層22厚。p側金屬柱部23、n側金屬柱部24及樹脂層25之厚度，係分別較半導體層15為厚。又，此處之「厚度」，係表示圖5之上下方向之厚度。
又，p側金屬柱部23及n側金屬柱部24之個別厚度，係大於包含半導體層15、p側電極16、n側電極17及絕緣膜18的積層體之厚度。又，各金屬柱部23、24之深寬比(厚度對平面尺寸之比)不限定於1以上，該比亦可以小於1。亦即，金屬柱部23、24之厚度可以小於該平面尺寸。
依據第5實施形態，即使為了形成半導體層15而使用的後述基板10被除去，亦可藉由包含p側金屬柱部23、n側金屬柱部24及樹脂層25的支撐體，穩定支撐半導體層15，可以提升半導體發光元件1a之機械強度。
p側配線層21、n側配線層22、p側金屬柱部23及n 側金屬柱部24之材料，可使用銅、金、鎳、銀等。彼等之中使用銅可獲得良好的熱傳導性、高的電子遷移(migration)抗拒性及與絕緣材料間之的密接性。
樹脂層25係補強p側金屬柱部23及n側金屬柱部24。樹脂層25較好是使用和安裝基板具有同一或接近之熱膨脹係數者。樹脂層25可為例如環氧樹脂，矽酮樹脂，氟樹脂等。
又，在隔著p側電極面23a及n側電極面24a而將半導體發光元件1a安裝於安裝基板70之狀態，通過焊錫83而施加於半導體層15的應力，可以被p側金屬柱部23與n側金屬柱部24吸收而予以緩和。
包含p側配線層21及p側金屬柱部23的p側配線部，係通過相互分斷的複數個第1貫穿孔21a被連接於p側電極16。因此，藉由p側配線部可獲得高的應力緩和效果。
或者如圖6A所示，藉由設於1個較大的第1開口18a內，通過平面尺寸較貫穿孔21a大的貫穿孔21c，使p側配線層21連接於p側電極16亦可，此時，均為藉由金屬p側電極16、p側配線層21及p側金屬柱部23，而達成發光層13之放熱性之提升。
如後述，半導體層15之形成時使用的基板10係由第1面15a上被除去。因此，可實現半導體發光元件1a之低背化(Low-back type)。
於半導體層15之第1面15a形成微小之凹凸。第1 面15a，藉由使用例如鹼性類溶液進行濕蝕刻(霧面(frost)處理)，而形成凹凸。藉由在發光層13之發光光之主要取出面、亦即第1面15a設置凹凸，則由各種角度射入第1面15a的光不會產生全反射，可以取出至第1面15a之外側。
於第1面15a上設置螢光體層30。螢光體層30，係具有透明媒體之透明樹脂31，及分散於透明樹脂31中的複數個粒子狀之螢光體32。
透明樹脂31，係對發光層13之發光光(激發光)及螢光體32之螢光具有透過性，可使用例如矽酮樹脂、丙烯樹脂、酚醛樹脂等。
螢光體32，係可吸收發光層13之激發光而發出波長轉換光。因此，半導體發光元件1a，可發出發光層13之激發光與螢光體32之波長轉換光之混合光。
例如螢光體32為發出黃色光的黃色螢光體時，作為GaN系材料的發光層13之藍色光，與螢光體32中之波長轉換光、亦即黃色光之混合色，而可獲得白色或燈泡色等。又，螢光體層30，亦可包含複數種之螢光體(例如發出紅色光的紅色螢光體，及發出綠色光的綠色螢光體)之構成。
圖8A係表示第5實施形態之半導體發光元件1a被安裝於安裝基板70上的發光元件模組之模式斷面圖。
於安裝基板70之安裝面71，被形成例如前述第1實施形態之焊墊72、73，p側電極面23a係經由焊錫83被 接合於焊墊72，n側電極面24a係經由焊錫83被接合於焊墊73。
在安裝面71朝下之姿勢，半導體發光元件1a之第1面15a係面向安裝面71之上方，光主要由安裝面71之上方被放射。亦即，半導體發光元件1a之光軸係和安裝面71呈垂直。
於該發光元件模組，係藉由具有Y方向之寬度為不同的第1寬度部及第2寬度部之焊墊72、73，和前述第1實施形態同樣，可以抑制半導體發光元件1a之(光軸之)傾斜。因此，可以提供具有所要光學特性的發光元件模組。
又，半導體發光元件1a，亦可以安裝於第2實施形態之焊墊74、75或第4實施形態之焊墊78、79。此時，亦可以抑制半導體發光元件1a之光軸之傾斜。
或者如第3實施形態將半導體發光元件1a安裝於焊墊76、77亦可。此時，半導體發光元件1a之光軸對於安裝面71可以任意之角度傾斜而進行半導體發光元件1a之安裝。
接著，參照圖9A~圖20B說明第5實施形態之半導體發光元件1a之製造方法。圖9A~圖20B係表示晶圓狀態中之一部分之區域。
圖9A係表示於基板10之主面(圖9A中之下面)，形成有第1半導體層11及第2半導體層12的積層體。圖9B係對應於圖9A中之下面圖。
於基板10之主面上形成第1半導體層11，於其上形成包含發光層13的第2半導體層12。包含氮化鎵的第1半導體層11及第2半導體層12，例如可於藍寶石基板上藉由MOCVD(metal organic chemical vapor deposition)法結晶成長。或者亦可使用矽基板作為基板10。
第1半導體層11中之相接於基板10之面，係半導體層15之第1面15a，第2半導體層12之表面為半導體層15之第2面15b。
接著，藉由使用未圖示的阻劑之例如RIE(Reactive Ion Etching)法，如圖10A及其下面圖之圖10B所示，形成貫穿半導體層15而到達基板10的溝80。溝80，係於晶圓狀態之基板10上形成為例如格子狀，將半導體層15於基板10上分離為複數個晶片。
又，將半導體層15分離為複數的工程，可於後述第2半導體層12之選擇性除去後，或電極之形成後進行。
接著，使用未圖示的阻劑之例如RIE法，如圖11A及其下面圖之圖11B所示，除去第2半導體層12之一部分，露出第1半導體層11之一部分。露出第1半導體層11的區域，係不包含發光層13。
接著，如圖12A及其下面圖之圖12B所示，於半導體層15之第2面形成p側電極16與n側電極17。p側電極16，係形成於第2半導體層12之表面。n側電極17，係形成於第1半導體層11之露出面。
p側電極16及n側電極17，係藉由例如濺鍍法、蒸 鍍法等形成。p側電極16與n側電極17不論何者先形成均可，亦可藉由同一材料同時形成。
p側電極16，係對發光層13之激發光具有反射性，係包含例如銀，銀合金，鋁，鋁合金等。又，為防止p側電極16之硫化、氧化，可為包含金屬保護膜(阻障金屬)之構成。
又，藉由CVD(chemical vapor deposition)法於p側電極16與n側電極17之間或發光層13之端面(側面)，形成例如矽氮化膜或矽氧化膜作為鈍化膜亦可。又，必要時可實施活性化退火等以取得各電極與半導體層之歐姆接觸。
接著，藉由圖13A所示絕緣膜18覆蓋基板10之主面上之露出部分之全部之後，例如藉由濕蝕刻實施絕緣膜18之圖案化，於絕緣膜18選擇性形成第1開口18a與第2開口18b。第1開口18a係形成有複數，各個之第1開口18a係到達p側電極16。第2開口18b係到達n側電極17。
絕緣膜18可使用例如感光性聚醯亞胺、苯并環丁稀(Benzocyclobutene)等之有機材料。此時，可以不使用阻劑，直接對絕緣膜18進行露光及顯像。
或者亦可使用矽氮化膜或矽氧化膜等之無機膜作為絕緣膜18。絕緣膜18為無機膜時，對形成於絕緣膜18上的阻劑實施圖案化後，藉由蝕刻形成第1開口18a及第2開口18b。
接著，於絕緣膜18之表面、第1開口18a之內壁(側壁及底部)及第2開口18b之內壁(側壁及底部)，如圖13B所示形成金屬膜19。金屬膜19，係作為後述鍍敷之種金屬使用。
金屬膜19，係藉由例如濺鍍法所形成。金屬膜19，例如係包含由絕緣膜18側起依序積層的鈦(Ti)與銅(Cu)之積層膜。或者取代鈦膜改用鋁膜亦可。
接著，如圖13C所示，於金屬膜19上選擇性形成阻劑91，對金屬膜19實施Cu電解電鍍使成為電流經路。
如此則，如圖14A及其下面圖之圖14B所示，於金屬膜19上選擇性形成p側配線層21與n側配線層22。p側配線層21及n側配線層22係由鍍敷法同時形成的例如銅材料構成。
p側配線層21亦形成於第1開口18a內，係經由金屬膜19電連接於p側電極16。n側配線層22，亦形成於第2開口18b內，係經由金屬膜19電連接於n側電極17。
p側配線層21及n側配線層22之鍍敷使用的阻劑91，可使用溶劑或氧電漿予以除去。
接著，如圖15A及其下面圖之圖15B所示，形成金屬柱部形成用之阻劑92。阻劑92，係較前述之阻劑91厚。又，於前一工程不除去阻劑91而殘留，於該阻劑91重疊形成阻劑92亦可。於阻劑92形成第1開口92a與第2開口92b。
以阻劑92作為遮罩，對金屬膜19實施Cu電解電鍍使成為電流經路。如此則，如圖16A及其下面圖之圖16B所示，形成p側金屬柱部23與n側金屬柱部24。
p側金屬柱部23，係在形成於阻劑92的第1開口92a內，在p側配線層21之表面上被形成。n側金屬柱部24，係在形成於阻劑92的第2開口92b內，在n側配線層22之表面上被形成。p側金屬柱部23及n側金屬柱部24，係由係藉由鍍敷法同時形成的例如銅材料構成。
阻劑92，係如圖17A所示，使用例如溶劑或氧電漿予以除去。之後，以金屬柱部23、n側金屬柱部24、p側配線層21及n側配線層22作為遮罩，進行金屬膜19之露出部分之濕蝕刻而予以除去。如此則，如圖17B所示，經由p側配線層21與n側配線層22之金屬膜19的電連接會被分斷。
接著，如圖18A所示，對絕緣膜18積層樹脂層25。樹脂層25，係覆蓋p側配線層21、n側配線層22、p側金屬柱部23及n側金屬柱部24。
樹脂層25，係具有絕緣性。又，樹脂層25，係例如含有碳黑，亦可賦予對發光層13之發光光之遮光性。
接著，如圖18B所示，將基板10除去。基板10為藍寶石基板時，可藉由例如雷射剝離法將基板10除去。具體言之為，由基板10之背面側朝第1半導體層11進行雷射光照射。雷射光係對於基板10具有透過性，具有對第1半導體層11成為吸收區域之波長。
雷射光到達基板10與第1半導體層11之界面後，該界面附近之第1半導體層11會將雷射光之能量吸收並分解。第1半導體層11係分解為鎵(Ga)與氮氣體。藉由該分解反應，於基板10與第1半導體層11之間形成微小間隙，使基板10與第1半導體層11被分離。
雷射光之照射，係對應於設定的每一區域分為複數次對晶圓全體進行照射，而將基板10除去。
基板10為矽基板時，可藉由蝕刻將基板10除去。
形成於基板10之主面上的前述積層體，係藉由厚度較半導體層15厚的p側金屬柱部23、n側金屬柱部24及樹脂層25進行補強，因此即使無基板10亦可保持晶圓狀態。
又，樹脂層25或者構成p側金屬柱部23及n側金屬柱部24的金屬，比起半導體層15均為柔軟的材料。半導體層15係被支撐於該柔軟的支撐體。因此，於基板10上進行半導體層15之磊晶成長時產生的大的內部應力，即使基板10之剝離時被一氣開放，亦可迴避半導體層15之被破壞。
基板10被除去後的半導體層15之第1面15a係被洗淨。例如藉由稀氟酸等將附著於第1面15a的鎵(Ga)予以除去。
之後，例如藉由KOH(氫氧化鉀)水溶液或TMAH(氫氧化四甲銨)等進行第1面15a之濕蝕刻。如此則，藉由結晶面方位引起的蝕刻速度之差異而如圖19A所示 於第1面15a形成凹凸。或者藉由阻劑實施圖案化後進行蝕刻，而於第1面15a形成凹凸亦可。藉由第1面15a之凹凸之形成可以提升光取出效率。
接著，如圖19B所示，於第1面15a上形成螢光體層30。螢光體層30，亦形成於鄰接的半導體層15間之絕緣膜18上。
螢光體32係將分散的液狀之透明樹脂31，藉由例如印刷、注滴(potting)、鑄模(mould)、壓縮成形等之方法供給至第1面15a上之後實施熱硬化。
接著，研磨樹脂層25之表面(圖19B中之下面)，如圖20A及其下面圖之圖20B所示，使p側電極面23a及n側電極面24a露出。
之後，於前述溝80之位置，切斷螢光體層30、絕緣膜18及樹脂層25，切片成為複數個半導體發光元件1a。例如使用切刃進行切斷。或者藉由雷射照射進行切斷亦可。
切割時基板10已被除去。另外，於溝80不存在半導體層15，因此切割時可以迴避半導體層15承受之損傷。又，無須切片化後之追加工程，可獲得半導體層15之端部(側面)被絕緣膜18覆蓋、保護的構造。
又，切片化的半導體發光元件1a，可為包含1個半導體層15的單晶片構造，或包含複數個半導體層15的多晶片構造。
切割前為止之前述各工程，係於晶圓狀態統合進行， 因此無須對應於切片化後的各個裝置進行配線及封裝，可實現大幅的生產成本之減低。亦即，於切片化狀態下已完成配線及封裝。因此，可以提升生產性，結果，容易實現價格之減低。
於第1面15a上，如圖7A~C之半導體發光元件1b所示可設置透鏡36。透鏡36不限定於凹形狀，可為凸形狀。
(第6實施形態)
圖7A係表示第6實施形態之半導體發光元件1b之模式斜視圖。圖7B為圖7A中之A-A斷面圖。圖7C為圖7A中之B-B斷面圖。
如圖7A及C所示，p側金屬柱部23之一部分之側面，係於半導體層15之和第1面15a及第2面不同的面方位之第3面25b，由樹脂層25呈露出。該露出面係作為在安裝基板70進行安裝用的p側電極面23b之機能。
第3面25b，相對於半導體層15之第1面15a及第2面係呈略垂直的面。樹脂層25，係具有例如矩形狀之4個側面，其中之1個側面成為第3面25b。
於該同一之第3面25b，n側金屬柱部24之一部分之側面係由樹脂層25呈露出。該露出面，係作為安裝基板70之進行安裝的n側電極面24b之機能。
又，如圖7A所示，p側配線層21之一部分之側面21b，亦於第3面25b由樹脂層25露出，而作為p側電極 面之機能。同樣，n側配線層22之一部分之側面22b，亦於第3面25b由樹脂層25露出，而作為n側電極面之機能。
於p側金屬柱部23，除了在第3面25b呈露出的p側電極面23b以外之部分，係被樹脂層25覆蓋。又，於n側金屬柱部24，除了於第3面25b呈露出的n側電極面24b以外之部分，係被樹脂層25覆蓋。
又，於p側配線層21，除了於第3面25b呈露出的側面21b以外之部分，係被樹脂層25覆蓋。另外，於n側配線層22，除了於第3面25b呈露出側面22b以外之部分，係被樹脂層25覆蓋。
圖8B係表示將第6實施形態之半導體發光元件1b安裝於安裝基板70的發光元件模組之模式斷面圖。
半導體發光元件1b，係使第3面25b朝安裝基板70之安裝面71的姿勢被安裝。於第3面25b呈露出的p側電極面23b及n側電極面24b，係個別藉由焊錫83接合於被安裝於安裝面71的焊墊72、73。
p側電極面23b及n側電極面24b，係可為接合於第2實施形態之焊墊74、75，第3實施形態之焊墊76、77或第4實施形態之焊墊78、79的構成。
使半導體發光元件1b朝上，安裝面71朝下之姿勢下，第1面15a係朝朝向橫方向。亦即，半導體發光元件1b之光軸相對於安裝面71呈平行，光可朝橫方向放射。亦即，半導體發光元件1b為所謂的側面發光型(side- view-type)之發光元件。
將該側面發光型之半導體發光元件1b安裝於前述第1、第2或第4實施形態之焊墊時，可使光軸對於安裝面呈平行。
或者將半導體發光元件1b安裝於第3實施形態之焊墊時，可以提供於圖8B所示YZ面使光軸對於安裝面71呈上方傾斜或下方傾斜的傾斜狀態之發光元件模組。
(第7實施形態)
圖6B係表示第7實施形態之半導體發光元件1c之模式斷面圖。
於第7實施形態之半導體發光元件1c，係於p側電極16之表面及側面設置將p側電極16予以覆蓋的p側焊墊51。p側電極16，係含有可形成包含於半導體層15之鎵(Ga)及合金的例如鎳(Ni)、金(Au)及銠(Rh)之其中之至少1個。比起p側電極16，p側焊墊51對於發光層13之發光光的反射率係較高，主成分可包含例如銀(Ag)。又，p側焊墊51，可保護p側電極16免於氧化或腐蝕。
又，於n側電極17之表面及側面，係設置有覆蓋n側電極17的n側焊墊52。n側電極17，係含有可形成包含於半導體層15之鎵(Ga)及合金的例如鎳(Ni)、金(Au)及銠(Rh)之其中之至少1個。比起n側電極17，n側焊墊52對於發光層13之發光光具有較高反射 率，主成分可包含例如銀(Ag)。又，n側焊墊52可保護n側電極17免於氧化或腐蝕。
於半導體層15之第2面中之p側電極16之周圍及n側電極17之周圍，設置例如矽氧化膜、矽氮化膜等之絕緣膜53。絕緣膜53，係設於p側電極16與n側電極17之間，及p側焊墊51與n側焊墊52之間。
於絕緣膜53上、p側焊墊51上及n側焊墊52上，設置例如矽氧化膜、矽氮化膜等之絕緣膜54。又，絕緣膜54，亦設於半導體層15之側面15c，係覆蓋側面15c。
於絕緣膜54上設置p側配線層21與n側配線層22。於絕緣膜54形成複數個第1開口54a，係經由設於該第1開口54a內的第1貫穿孔21a，使p側配線層21電連接於p側焊墊51。
於絕緣膜54形成第2開口54b，係經由設於該第2開口54b內的第2貫穿孔22a，使n側配線層22電連接於n側焊墊52。
於該該構造，p側配線層21，係如圖所示經由複數個貫穿孔21a連接於p側焊墊51亦可，或者經由平面尺寸大於貫穿孔21a的1個之貫穿孔連接於p側焊墊51亦可。
於p側配線層21上設置較p側配線層21厚的p側金屬柱部23。於n側配線層22上設置較n側配線層22厚的n側金屬柱部24。
樹脂層25係對絕緣膜54進行積層。樹脂層25，係將包含p側配線層21及p側金屬柱部23的p側配線部，及包含n側配線層22及n側金屬柱部24的n側配線部予以覆蓋。
但是，p側金屬柱部23中之和p側配線層21呈相反側之面(圖下面)係由樹脂層25露出，作為p側電極面23a之機能。同樣，n側金屬柱部24中之對於n側配線層22的相反側之面(圖下面)係由樹脂層25露出，作為n側電極面24a之機能。
或者，使p側金屬柱部23之側面及n側金屬柱部24之側面露出，而可以設為側面發光型之半導體發光元件。
樹脂層25，係於基板10上將半導體層15分離成為複數個的前述溝80內，隔著絕緣膜54被填充。因此，半導體層15之側面15c，係被無機膜之絕緣膜54及樹脂層25覆蓋、保護。
該半導體發光元件1c，亦被安裝於具有Y方向之寬度不同的第1寬度部及第2寬度部之焊墊，或者被安裝於具有Y方向之寬度不同的一對焊墊，而和前述實施形態同樣，可以抑制半導體發光元件1c之(光軸之)傾斜而予以安裝。
或者如第3實施形態般，將半導體發光元件1c安裝焊墊76、77亦可。此時，半導體發光元件1c之光軸對於安裝面71係呈任意之角度傾斜，可實施半導體發光元件1c之安裝。
於上述實施形態之半導體發光元件，不設置p側金屬柱部23及n側金屬柱部24，而以p側配線層21及n側配線層22作為電極面之機能，對安裝基板之焊墊進行接合亦可。
又，p側配線層21與p側金屬柱部23不限定於獨立之個體，亦可將p側配線層21與p側金屬柱部23藉由同一工程設為一體而構成p側配線部。同樣，n側配線層22與n側金屬柱部24不限定於獨立之個體，亦可將n側配線層22與n側金屬柱部24藉由同一工程設為一體而構成n側配線部。
以上說明本發明之幾個實施形態，但是彼等實施形態僅為一例，並非用來限定本發明。彼等新規之實施形態可以其他各種形態實施，在不脫離發明要旨之範圍內可進行各種省略、取代或變更。彼等實施形態或其變形亦包含於發明之範圍或要旨之同時，亦包含於申請專利範圍記載之發明及其之等效範圍。
50a‧‧‧元件模組
70‧‧‧安裝基板
1‧‧‧元件
71‧‧‧安裝面
72、73‧‧‧焊墊
65‧‧‧上面
61、62‧‧‧電極面
72a、73a‧‧‧第1寬度部
72b、73b‧‧‧第2寬度部
83‧‧‧焊錫
61a、62a‧‧‧一端部
61b、62b‧‧‧另一端部
圖1A~C係表示第1實施形態之元件模組之模式圖。
圖2A~C係表示第2實施形態之元件模組之模式圖。
圖3A~C係表示第3實施形態之元件模組之模式圖。
圖4A~C係表示第4實施形態之元件模組之模式圖。
圖5係表示第5實施形態之元件之模式斷面圖。
圖6A係表示第5實施形態之元件之變形例之模式斷面圖，圖6B係表示第7實施形態之元件之模式斷面圖。
圖7A~C係表示第6實施形態之元件之模式圖。
圖8A係表示第5實施形態之安裝有元件的元件模組之模式斷面圖，圖8B係表示第6實施形態之安裝有元件的元件模組之模式斷面圖。
圖9A~圖20B係表示第5實施形態之元件之製造方法之模式圖。
圖21A及B係表示比較例之元件模組之模式斷面圖。
50a‧‧‧元件模組
70‧‧‧安裝基板
1‧‧‧元件
71‧‧‧安裝面
72、73‧‧‧焊墊
65‧‧‧上面
61、62‧‧‧電極面
72a、73a‧‧‧第1寬度部
72b、73b‧‧‧第2寬度部
83‧‧‧焊錫
61a、62a‧‧‧一端部
61b、62b‧‧‧另一端部

Claims (23)

  1. 一種元件模組，係具備：安裝基板，其具有：安裝面，及設於上述安裝面的複數個焊墊，上述複數個焊墊具有第1寬度部和第2寬度部；元件，係具有配列於第1方向的複數個電極面，使上述複數個電極面朝上述安裝面而被安裝於上述安裝基板上，上述複數個電極面在正交於上述第1方向的第2方向中具有第3寬度部；及接合材，係被設於上述焊墊與上述電極面之間，該接合材是導電性的，其中上述第1寬度部具有在第2方向中的寬度，且上述第2寬度部在上述第2方向中比上述第1寬度部和上述第3寬度部還寬，其中，經由上述接合材，上述複數個電極面在上述第1方向中的一端部被接合至上述複數個焊墊的上述第1寬度部，且上述複數個電極面在上述第1方向中的另一端部經由上述接合材被接合至上述複數個焊墊的上述第2寬度部，及其中，在上述第1方向中上述複數個焊墊之間的距離，小於在上述第1方向中上述複數個電極面之間的距離。
  2. 如申請專利範圍第1項之元件模組，其中，上述複數個焊墊，係包含呈線對稱而並列於上述第1 方向的一對焊墊。
  3. 如申請專利範圍第1項之元件模組，其中，上述第1寬度部之於上述第2方向之中心位置，與上述第2寬度部之於上述第2方向之中心位置，係於上述第2方向呈偏移。
  4. 如申請專利範圍第3項之元件模組，其中，上述電極面，係對上述焊墊之表面呈傾斜。
  5. 如申請專利範圍第1項之元件模組，其中，上述接合材之表面係具有曲率，上述第2寬度部上之上述接合材之表面之曲率，係較上述第1寬度部上之上述接合材之表面之曲率為小。
  6. 如申請專利範圍第1項之元件模組，其中，上述元件，係具有：半導體層，其具有：第1面，其之相反側之第2面，及發光層；p側電極，係設於包含上述發光層的區域中之上述第2面；n側電極，係設於不包含上述發光層的區域中之上述第2面；第1絕緣膜，係覆蓋上述p側電極及上述n側電極；p側配線部，係設於上述第1絕緣膜上的p側配線部，係經由貫穿上述第1絕緣膜的第1貫穿孔被電連接於上述p側電極，而且被接合於上述接合材；及n側配線部，係設於上述第1絕緣膜上的n側配線 部，係經由貫穿上述第1絕緣膜的第2貫穿孔被電連接於上述n側電極，而且被接合於上述接合材。
  7. 如申請專利範圍第6項之元件模組，其中，上述第1絕緣膜，係覆蓋接續於上述半導體層之上述第1面的側面。
  8. 如申請專利範圍第6項之元件模組，其中，上述元件，係另外具有：設於上述p側配線部與上述n側配線部之間的第2絕緣膜。
  9. 如申請專利範圍第8項之元件模組，其中，上述第2絕緣膜，係連續覆蓋著上述p側配線部之周圍及上述n側配線部之周圍。
  10. 如申請專利範圍第6項之元件模組，其中，上述p側配線部，係具有：設於上述第1絕緣膜上的p側配線層；及設於上述p側配線層上，較上述p側配線層厚的p側金屬柱部；上述n側配線部，係具有：設於上述第1絕緣膜上的n側配線層；及設於上述n側配線層上，較上述n側配線層厚的n側金屬柱部。
  11. 如申請專利範圍第6項之元件模組，其中，上述元件，係另外具有：設於上述第1面上的螢光體層。
  12. 如申請專利範圍第1項之元件模組，其中， 上述接合材為藉由加熱而熔融的焊錫。
  13. 一種元件模組，係具有：安裝基板，係具有安裝面，及設於上述安裝面的第1焊墊與第2焊墊，上述第1焊墊具有在其面向上述第2焊墊之側邊緣的第1寬度部，且上述第2焊墊具有在其面向上述第1焊墊之側邊緣的第2寬度部；元件，係具有：配列於第1方向的第1電極面及第2電極面，係使上述第1電極面及上述第2電極面朝上述安裝面而被安裝於上述安裝基板上，上述第1和第2電極面在正交於上述第1方向的第2方向中具有第3寬度部；及接合材，係設於上述第1電極面與上述第1焊墊之間，及上述第2電極面與上述第2焊墊之間，上述接合材是導電性的；其中，上述第1電極面，係經由上述接合材被接合於上述第1焊墊，且上述第2電極面，係經由上述接合材被接合於上述第2焊墊，及其中，在上述第2方向中，上述第2寬度部比上述第一寬度部和上述第三寬度部還寬。
  14. 如申請專利範圍第13項之元件模組，其中，上述元件，係具有：半導體層，其具有：第1面，其之相反側之第2面，及發光層；p側電極，係設於包含上述發光層的區域中之上述第2面； n側電極，係設於不包含上述發光層的區域中之上述第2面；第1絕緣膜，係覆蓋上述第p側電極及上述n側電極；p側配線部，係設於上述第1絕緣膜上的p側配線部，係經由貫穿上述第1絕緣膜的第1貫穿孔被電連接於上述p側電極，而且被接合於上述接合材；及n側配線部，係設於上述第1絕緣膜上的n側配線部，係經由貫穿上述第1絕緣膜的第2貫穿孔被電連接於上述n側電極，而且被接合於上述接合材。
  15. 如申請專利範圍第14項之元件模組，其中，上述第1絕緣膜，係覆蓋接續於上述半導體層之上述第1面的側面。
  16. 如申請專利範圍第14項之元件模組，其中，上述元件，係另外具有：設於上述p側配線部與上述n側配線部之間的第2絕緣膜。
  17. 如申請專利範圍第16項之元件模組，其中，上述第2絕緣膜，係連續覆蓋著上述p側配線部之周圍及上述n側配線部之周圍。
  18. 如申請專利範圍第14項之元件模組，其中，上述p側配線部，係具有：設於上述第1絕緣膜上的p側配線層；及設於上述p側配線層上，較上述p側配線層厚的p側金屬柱部； 上述n側配線部，係具有：設於上述第1絕緣膜上的n側配線層；及設於上述n側配線層上，較上述n側配線層厚的n側金屬柱部。
  19. 如申請專利範圍第14項之元件模組，其中，上述元件，係另外具有：設於上述第1面上的螢光體層。
  20. 如申請專利範圍第13項之元件模組，其中，上述接合材為藉由加熱而熔融的焊錫。
  21. 如申請專利範圍第1項之元件模組，其中，上述複數個電極面具有平行於上述第1方向的側面。
  22. 如申請專利範圍第13項之元件模組，其中，上述第1和第2電極面具有平行於上述第1方向的側面。
  23. 如申請專利範圍第1項之元件模組，其中，上述複數個焊墊之每一者具有上述第1寬度部和上述第2寬度部。
TW101149805A 2012-06-04 2012-12-25 元件模組 TWI525862B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012127102A JP2013251493A (ja) 2012-06-04 2012-06-04 素子モジュール

Publications (2)

Publication Number Publication Date
TW201351730A TW201351730A (zh) 2013-12-16
TWI525862B true TWI525862B (zh) 2016-03-11

Family

ID=47912947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149805A TWI525862B (zh) 2012-06-04 2012-12-25 元件模組

Country Status (4)

Country Link
US (1) US9029892B2 (zh)
EP (1) EP2672790A3 (zh)
JP (1) JP2013251493A (zh)
TW (1) TWI525862B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204300A (ja) * 2014-04-10 2015-11-16 スタンレー電気株式会社 発光装置及びその製造方法
US20160260660A1 (en) * 2015-03-04 2016-09-08 Delta Electronics, Inc. Electronic device and electronic package thereof
JP6246759B2 (ja) * 2015-04-30 2017-12-13 ミネベアミツミ株式会社 面状照明装置
JP6619373B2 (ja) * 2016-12-13 2019-12-11 ミネベアミツミ株式会社 面状照明装置および面状照明装置の製造方法
US10627568B2 (en) * 2016-12-13 2020-04-21 Minebea Mitsumi Inc. Planar illumination device and method of manufacturing planar illumination device
JP6881874B2 (ja) * 2018-03-29 2021-06-02 Hoya株式会社 光照射モジュール、及びｌｅｄ素子用配線基板
WO2021019867A1 (ja) * 2019-07-30 2021-02-04 三菱電機株式会社 チップ部品、チップ部品の製造方法、および電子機器の製造方法
TWI740438B (zh) * 2020-03-31 2021-09-21 聚積科技股份有限公司 微型發光二極體的轉移方法
CN114631052B (zh) * 2020-09-25 2023-10-20 京东方科技集团股份有限公司 一种柔性线路板、灯条、背光模组及液晶显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265293A (ja) * 1988-08-31 1990-03-05 Toyo Commun Equip Co Ltd 表面実装用プリント板のパターン
JPH02127064U (zh) * 1989-03-29 1990-10-19
JPH09199841A (ja) * 1996-01-19 1997-07-31 Fuji Xerox Co Ltd プリント配線板
EP1026927A3 (en) 1999-02-08 2001-05-02 Ford Motor Company Special bond pad configurations for printed circuit boards
JP2003234567A (ja) 2002-02-12 2003-08-22 Sanyo Electric Co Ltd ソルダランド、プリント基板、ソルダランド形成方法
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP2005117020A (ja) * 2003-09-16 2005-04-28 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体素子とその製造方法
WO2007072967A1 (en) * 2005-12-19 2007-06-28 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp
US9095066B2 (en) * 2008-06-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Printed board
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP2011199193A (ja) 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法

Also Published As

Publication number Publication date
US20130320371A1 (en) 2013-12-05
EP2672790A3 (en) 2014-08-06
TW201351730A (zh) 2013-12-16
US9029892B2 (en) 2015-05-12
EP2672790A2 (en) 2013-12-11
JP2013251493A (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
TWI525862B (zh) 元件模組
JP5816127B2 (ja) 半導体発光装置およびその製造方法
JP5989420B2 (ja) 半導体発光装置
TWI478392B (zh) 半導體發光裝置及其製造方法
US8907357B2 (en) Light emitting module
JP5537446B2 (ja) 発光装置、発光モジュール、発光装置の製造方法
TWI489658B (zh) 半導體發光裝置及光源單元
JP5603793B2 (ja) 半導体発光装置
US20140231842A1 (en) Semiconductor light emitting device and light emitting device
JP5982179B2 (ja) 半導体発光装置およびその製造方法
JP2013232478A (ja) 半導体発光装置及びその製造方法
TWI493758B (zh) 半導體發光裝置及發光模組
JP2014157991A (ja) 半導体発光装置及びその製造方法
TWI500186B (zh) 波長變換體及半導體發光裝置
JP2016001750A (ja) 半導体発光装置
JPWO2017154975A1 (ja) 半導体発光装置
WO2008041770A1 (fr) DISPOSITIF D'ÉMISSION DE LUMIÈRE UTILISANT UNE PUCE DE LED AU GaN
JP2007266338A (ja) 半導体発光素子及び半導体発光装置
KR102071036B1 (ko) 발광 다이오드 및 그것을 채택하는 조명 장치
JP2015216401A (ja) 半導体発光装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees