JP2007173269A - フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ - Google Patents
フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ Download PDFInfo
- Publication number
- JP2007173269A JP2007173269A JP2005364388A JP2005364388A JP2007173269A JP 2007173269 A JP2007173269 A JP 2007173269A JP 2005364388 A JP2005364388 A JP 2005364388A JP 2005364388 A JP2005364388 A JP 2005364388A JP 2007173269 A JP2007173269 A JP 2007173269A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- positive electrode
- semiconductor layer
- type semiconductor
- negative electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】正電極及び負電極の電極面積を同程度とし、セルフアライメント作用を利用して発光ダイオードランプ製造時の発光素子の位置ズレを防止することを可能とするフリップチップ型半導体発光素子を提供する。
【解決手段】透光性基板2と、n型半導体層、発光層及びp型半導体層が透光性基板2上に順次積層されてなる半導体層3と、半導体層3の透光性基板2側とは反対側に形成されてn型半導体層に接合される負電極5と、半導体層3の透光性基板2側とは反対側に形成されてp型半導体層に接合され、かつ負電極5よりも電極面積が大きな正電極4と、正電極4及び負電極5にそれぞれ接続される正電極パッド7及び負電極パッド8とを具備してなり、各電極パッド7、8は、平面視形状が相互に同一の形状とされていることを特徴とするフリップチップ型半導体発光素子1を採用する。
【選択図】図1
【解決手段】透光性基板2と、n型半導体層、発光層及びp型半導体層が透光性基板2上に順次積層されてなる半導体層3と、半導体層3の透光性基板2側とは反対側に形成されてn型半導体層に接合される負電極5と、半導体層3の透光性基板2側とは反対側に形成されてp型半導体層に接合され、かつ負電極5よりも電極面積が大きな正電極4と、正電極4及び負電極5にそれぞれ接続される正電極パッド7及び負電極パッド8とを具備してなり、各電極パッド7、8は、平面視形状が相互に同一の形状とされていることを特徴とするフリップチップ型半導体発光素子1を採用する。
【選択図】図1
Description
本発明は、フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプに関するものであり、特に、フリップチップ型半導体発光素子を基板に実装する際の位置ズレの防止を目的とする技術に関するものである。
半田ボールまたは金(Au)ボールを介してIC等の電子部品を基板上の配線パターンに接合するフリップチップ構造は、フェイスアップ構造に比べて、導通を取るためのワイヤが不要であり、また比較的簡単な工程で小型の電子部品を搭載できることから注目されており(例えば特許文献1)、半導体発光素子を備えた発光ダイオードランプへの適用が検討されている。
図11(A)には、従来のフリップチップ型半導体発光素子の底面図を示し、図11(B)には図11(A)のk−k’線に対応する断面模式図を示す。図11(B)に示すように、従来のフリップチップ型半導体発光素子101(以下、発光素子101という)は、サファイア製の基板102と、基板102に積層された半導体層103と、半導体層103の上に備えられた正電極104と、半導体層103の一部をエッチングして除去した箇所に形成された負電極105とから概略構成されている。
基板102上に形成された半導体層103は、窒化アルミニウムからなるバッファ層103aと、n−GaN層103bと、n−GaNからなる下部クラッド層103cと、単一量子井戸構造の井戸層となる活性層(発光層)103dと、p−AlGaNからなる上部クラッド層103eと、p−GaNからなるコンタクト層103fとが順次積層されて構成されている。この半導体層103の一部には、n−GaN層103bが露出するまで下部クラッド層103c、活性層(発光層)103d、上部クラッド層103e及びコンタクト層103fが削り取られることにより、負電極取付け用の凹部103gが形成されている。
基板102上に形成された半導体層103は、窒化アルミニウムからなるバッファ層103aと、n−GaN層103bと、n−GaNからなる下部クラッド層103cと、単一量子井戸構造の井戸層となる活性層(発光層)103dと、p−AlGaNからなる上部クラッド層103eと、p−GaNからなるコンタクト層103fとが順次積層されて構成されている。この半導体層103の一部には、n−GaN層103bが露出するまで下部クラッド層103c、活性層(発光層)103d、上部クラッド層103e及びコンタクト層103fが削り取られることにより、負電極取付け用の凹部103gが形成されている。
正電極104は、Pt膜(厚み2nm)とANC膜(厚み60nm)とRh膜(厚み30nm)とが順次積層されてなる第1電極層104aと、Pt膜(厚み2nm)とRh膜(厚み120nm)とが順次積層されてなる第2電極層104bと、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる第3電極層104cとから構成されている。そして、第1電極層104aと半導体層103(コンタクト層103f)との間でオーミック接合が形成されている。
また負電極105は、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる電極層105aから構成されている。この負電極105は、前述したように負電極取付け用の凹部103gに配置されている。そして電極層105aと半導体層103(n−GaN層103b)との間でオーミック接合が形成されている。
そして、この従来の発光素子101においては、活性層(発光層)103dからの光を主に基板102側に放射するようになっている。図11(A)に示すように、正電極104が半導体層103のほぼ全面に形成されている。これは、発光層103dからの光を正電極104によって効率よく反射して基板102側に放射させるように、また比較的導電率の低いp型半導体層(上部クラッド層103e及びコンタクト層103f)に効率よく電流を流せるようにするためである。
一方、図11(A)に示すように、負電極104の電極面積は、正電極104の電極面積に対して十分の一程度とされている。これは、負電極105が、比較的導電率の高いn型半導体層(n−GaN層103b)に接合されており、負電極105の形成領域が小さくても効率よく電流を流せるためである。
この発光素子101は、基板102側を上にして実装基板に取付けられて発光ダイオードランプとして利用される。図12には、発光ダイオードランプを構成する実装基板の平面模式図を示す。図12に示す実装基板110は、アルミニウム基板110aと、アルミニウム基板110a上に積層された樹脂層からなる絶縁層110bと、絶縁層110b上に形成されたCu箔からなる正電極用の電極111及び負電極用の電極112とから概略構成されている。正電極用及び負電極用の電極111、112はそれぞれ、発光素子101の正電極104及び負電極105の平面視形状にそれぞれ対応した形状となっている。また、各電極111,112には、配線パターン111a、112bが設けられている。
図13には、発光素子101が実装基板110に実装されてなる発光ダイオードランプ120を示す。図13に示すように、発光素子101は、正電極104及び負電極105が実装基板110に対面する形で配置されている。正電極104と実装基板110の電極111との間には接合用のAuSnからなる半田層121が介在されている。また、負電極105と電極112との間にも接合用のAuSnからなる半田層122が介在されている。このようにして、発光素子101が実装基板110に半田付けされることでフリップチップ構造が形成されている。図13に示す発光ダイオードランプ120においては、実装基板110を構成するアルミニウム基板110aが放熱性に優れているため、発光素子101の作動に伴って発生する熱を、実装基板110を介して効率よく放熱できるようになっている。
この発光ダイオードランプ120を組み立てるには、まず発光素子101の正電極104及び負電極105にそれぞれ、AuSn合金粒子が含有されてなる半田ペーストを塗布し、各電極104、105が実装基板110の電極111、112上に重なるように配置して仮止めする。次に、発光素子101と実装基板110とを加熱炉に装入してリフローし、AuSn合金粒子を溶融させてから凝固させることにより、半田層121、122を形成して各電極104、105を実装基板110の電極111、112にそれぞれ接合させる。このようにして発光ダイオードランプ120が製造される。
特開平3−255640号公報
図13に示す発光ダイオードランプの製造に際しては、リフロー時にAuSn合金(共晶半田)が溶融して液状となり、この液状の共晶半田の上に発光素子101が浮いた状態になる。このとき、発光素子101の正電極104の面積が負電極105の面積よりも大きいことから、溶融した共晶半田の表面張力の関係で、発光素子が浮いたままの状態で正電極用の電極111側に引き寄せられる。この後、共晶半田が凝固すると、発光素子101は正電極用の電極111側に片寄った状態で実装基板110上に接合されてしまう。
このように、発光素子101の各電極104、105の面積の違いによって、発光素子101が実装基板110の設計上の目標位置から外れて接合されてしまい、場合によっては面積の小さな負電極105と負電極用の電極112との接合が不可能になるおそれがあった。
このように、発光素子101の各電極104、105の面積の違いによって、発光素子101が実装基板110の設計上の目標位置から外れて接合されてしまい、場合によっては面積の小さな負電極105と負電極用の電極112との接合が不可能になるおそれがあった。
本発明は、上記事情に鑑みてなされたものであって、フリップチップ型の発光素子における実装用のパッドの電極面積を同程度とし、セルフアライメント作用を利用して発光ダイオードランプ製造時の発光素子の位置ズレを防止することを可能とするフリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプを提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
(1) 透光性基板と、n型半導体層、発光層及びp型半導体層が前記透光性基板上に順次積層されてなる半導体層と、前記半導体層の前記透光性基板側とは反対側に形成されて前記n型半導体層に接合される負電極と、前記半導体層の前記透光性基板側とは反対側に形成されてp型半導体層に接合され、かつ前記負電極よりも電極面積が大きな正電極と、前記正電極及び前記負電極にそれぞれ接続される正電極パッド及び負電極パッドとを具備してなり、前記の各電極パッドの平面視形状が相互に同一の形状とされていることを特徴とするフリップチップ型半導体発光素子。
(2) 前記負電極パッドが前記負電極の形成領域から前記正電極の形成領域の一部に渡って形成され、前記負電極パッドと前記正電極の間には短絡防止用の絶縁膜が備えられていることを特徴とする前項1に記載のフリップチップ型半導体発光素子。
(3) 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が設けられ、露出された前記n型半導体層に前記負電極が接合されるとともに、前記p型半導体層に前記正電極が接合されており、前記正電極パッドが前記正電極の形成領域の残部に形成されていることを特徴とする前項2に記載のフリップチップ型半導体発光素子。
(4) 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が複数箇所に設けられ、各凹部から露出される前記n型半導体層に複数の前記負電極がそれぞれ接合され、各凹部に隣接する前記p型半導体層には複数の前記正電極が接合されており、前記各電極パッドがそれぞれ、複数の負電極の形成領域上と、複数の正電極の形成領域とにまたがって形成され、正電極パッドと負電極の間、及び負電極パッドと正電極との間にそれぞれ、短絡防止用の絶縁膜が備えられていることを特徴とする前項1に記載のフリップチップ型半導体発光素子。
(5) 前記短絡防止用の絶縁膜が、前記正電極、前記負電極及び前記半導体層の全部に形成され、前記絶縁膜には、前記負電極と前記負電極パッドとを接続するための開口部が設けられるとともに、前記正電極と前記正電極パッドとを接続するための別の開口部が設けられていることを特徴とする前項2乃至前項4のいずれかに記載のフリップチップ型半導体発光素子。
(6) 前記正電極パッド及び前記負電極パッドにそれぞれ、半田粒子を含む半田ペーストが塗布されていることを特徴とする前項1ないし前項5のいずれかに記載のフリップチップ型半導体発光素子。
(7) 前記正電極パッド及び前記負電極パッドにそれぞれ、半田層が含まれていることを特徴とする前項1ないし前項6のいずれかに記載のフリップチップ型半導体発光素子。
(8) 透光性基板と、n型半導体層、発光層及びp型半導体層が前記透光性基板上に順次積層されてなる半導体層と、前記半導体層の前記透光性基板側とは反対側に形成されて前記n型半導体層に接合される負電極と、前記半導体層の前記透光性基板側とは反対側に形成されてp型半導体層に接合され、かつ前記負電極よりも電極面積が大きな正電極とが備えられてなる半導体発光素子に対し、少なくとも前記正電極の形成領域の一部上に短絡防止用の絶縁膜を形成し、負電極パッドを、前記負電極の形成領域から前記絶縁膜の形成領域に渡って形成するとともに前記負電極パッドを前記負電極に接続し、前記負電極パッドと同一形状の正電極パッドを、前記正電極に接続して形成することを特徴とするフリップチップ型半導体発光素子の製造方法。
(9) 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が設けられ、露出された前記n型半導体層に前記負電極が接合されるとともに、前記p型半導体層に前記正電極が接合されており、前記正電極パッドを、前記正電極の形成領域の残部上に形成することを特徴とする前項8に記載のフリップチップ型半導体発光素子の製造方法。
(10) 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が複数箇所に設けられ、各凹部から露出される前記n型半導体層に複数の前記負電極がそれぞれ接合され、各凹部に隣接する前記p型半導体層には複数の前記正電極が接合されており、前記半導体層、前記複数の正電極及び前記複数の負電極上に短絡防止用の前記絶縁膜を形成し、前記絶縁膜に複数の開口部を設けて、前記複数の負電極の一部及び前記複数の正電極の一部をそれぞれ露出させ、前記正電極パッド及び前記負電極パッドをそれぞれ、複数の負電極の形成領域上と複数の正電極の形成領域とにまたがって形成し、前記正電極パッド及び前記正電極と、前記負電極及び前記正電極とをそれぞれ、前記開口部を介して接続し、正電極パッドと負電極の間、及び負電極パッドと正電極との間をそれぞれ、前記絶縁膜によって絶縁することを特徴とする前項8に記載のフリップチップ型半導体発光素子の製造方法。
(11) 前項1ないし前項7のいずれかに記載のフリップチップ型半導体発光素子と、前記フリップチップ型半導体発光素子の前記正電極パッド及び前記負電極パッドにそれぞれ対応する電極パターンを備えた実装基板とを具備してなり、前記正電極パッド及び前記負電極パッドが前記各電極パターンに接続されていることを特徴とするフリップチップ型半導体発光素子の実装構造。
(12) 複数の前記フリップチップ型半導体発光素子が直列に接続されていることを特徴とする前項11に記載のフリップチップ型半導体発光素子の実装構造。
(13) 前項11または前項12に記載の実装構造を備えたことを特徴とする発光ダイオードランプ。
(1) 透光性基板と、n型半導体層、発光層及びp型半導体層が前記透光性基板上に順次積層されてなる半導体層と、前記半導体層の前記透光性基板側とは反対側に形成されて前記n型半導体層に接合される負電極と、前記半導体層の前記透光性基板側とは反対側に形成されてp型半導体層に接合され、かつ前記負電極よりも電極面積が大きな正電極と、前記正電極及び前記負電極にそれぞれ接続される正電極パッド及び負電極パッドとを具備してなり、前記の各電極パッドの平面視形状が相互に同一の形状とされていることを特徴とするフリップチップ型半導体発光素子。
(2) 前記負電極パッドが前記負電極の形成領域から前記正電極の形成領域の一部に渡って形成され、前記負電極パッドと前記正電極の間には短絡防止用の絶縁膜が備えられていることを特徴とする前項1に記載のフリップチップ型半導体発光素子。
(3) 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が設けられ、露出された前記n型半導体層に前記負電極が接合されるとともに、前記p型半導体層に前記正電極が接合されており、前記正電極パッドが前記正電極の形成領域の残部に形成されていることを特徴とする前項2に記載のフリップチップ型半導体発光素子。
(4) 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が複数箇所に設けられ、各凹部から露出される前記n型半導体層に複数の前記負電極がそれぞれ接合され、各凹部に隣接する前記p型半導体層には複数の前記正電極が接合されており、前記各電極パッドがそれぞれ、複数の負電極の形成領域上と、複数の正電極の形成領域とにまたがって形成され、正電極パッドと負電極の間、及び負電極パッドと正電極との間にそれぞれ、短絡防止用の絶縁膜が備えられていることを特徴とする前項1に記載のフリップチップ型半導体発光素子。
(5) 前記短絡防止用の絶縁膜が、前記正電極、前記負電極及び前記半導体層の全部に形成され、前記絶縁膜には、前記負電極と前記負電極パッドとを接続するための開口部が設けられるとともに、前記正電極と前記正電極パッドとを接続するための別の開口部が設けられていることを特徴とする前項2乃至前項4のいずれかに記載のフリップチップ型半導体発光素子。
(6) 前記正電極パッド及び前記負電極パッドにそれぞれ、半田粒子を含む半田ペーストが塗布されていることを特徴とする前項1ないし前項5のいずれかに記載のフリップチップ型半導体発光素子。
(7) 前記正電極パッド及び前記負電極パッドにそれぞれ、半田層が含まれていることを特徴とする前項1ないし前項6のいずれかに記載のフリップチップ型半導体発光素子。
(8) 透光性基板と、n型半導体層、発光層及びp型半導体層が前記透光性基板上に順次積層されてなる半導体層と、前記半導体層の前記透光性基板側とは反対側に形成されて前記n型半導体層に接合される負電極と、前記半導体層の前記透光性基板側とは反対側に形成されてp型半導体層に接合され、かつ前記負電極よりも電極面積が大きな正電極とが備えられてなる半導体発光素子に対し、少なくとも前記正電極の形成領域の一部上に短絡防止用の絶縁膜を形成し、負電極パッドを、前記負電極の形成領域から前記絶縁膜の形成領域に渡って形成するとともに前記負電極パッドを前記負電極に接続し、前記負電極パッドと同一形状の正電極パッドを、前記正電極に接続して形成することを特徴とするフリップチップ型半導体発光素子の製造方法。
(9) 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が設けられ、露出された前記n型半導体層に前記負電極が接合されるとともに、前記p型半導体層に前記正電極が接合されており、前記正電極パッドを、前記正電極の形成領域の残部上に形成することを特徴とする前項8に記載のフリップチップ型半導体発光素子の製造方法。
(10) 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が複数箇所に設けられ、各凹部から露出される前記n型半導体層に複数の前記負電極がそれぞれ接合され、各凹部に隣接する前記p型半導体層には複数の前記正電極が接合されており、前記半導体層、前記複数の正電極及び前記複数の負電極上に短絡防止用の前記絶縁膜を形成し、前記絶縁膜に複数の開口部を設けて、前記複数の負電極の一部及び前記複数の正電極の一部をそれぞれ露出させ、前記正電極パッド及び前記負電極パッドをそれぞれ、複数の負電極の形成領域上と複数の正電極の形成領域とにまたがって形成し、前記正電極パッド及び前記正電極と、前記負電極及び前記正電極とをそれぞれ、前記開口部を介して接続し、正電極パッドと負電極の間、及び負電極パッドと正電極との間をそれぞれ、前記絶縁膜によって絶縁することを特徴とする前項8に記載のフリップチップ型半導体発光素子の製造方法。
(11) 前項1ないし前項7のいずれかに記載のフリップチップ型半導体発光素子と、前記フリップチップ型半導体発光素子の前記正電極パッド及び前記負電極パッドにそれぞれ対応する電極パターンを備えた実装基板とを具備してなり、前記正電極パッド及び前記負電極パッドが前記各電極パターンに接続されていることを特徴とするフリップチップ型半導体発光素子の実装構造。
(12) 複数の前記フリップチップ型半導体発光素子が直列に接続されていることを特徴とする前項11に記載のフリップチップ型半導体発光素子の実装構造。
(13) 前項11または前項12に記載の実装構造を備えたことを特徴とする発光ダイオードランプ。
本発明のフリップチップ型半導体発光素子(発光素子)によれば、正電極及び負電極に取付けられる各電極パッドが同一の形状とされているので、発光素子を実装基板に実装する際のリフロー工程において、液状の半田の上に発光素子が浮いた状態になっても、発光素子が浮いたままの状態で一方のボンディングパッド側に引き寄せられるおそれがなく、発光素子を実装基板の設計上の目標位置に精度よく接合させることができる。すなわち、各電極パッドが同一の形状とされているために、フリップチップ接続の際にセルフアライメント作用が奏され、発光素子を目標位置に精度よく接合できる。
また、本発明の発光素子の製造方法によれば、正電極及び負電極に取付けられる各電極パッドの形状を同一形状とすることができ、フリップチップ接続の際にセルフアライメント作用を発揮させることが可能となる発光素子を容易に製造することができる。
更に、本発明の発光素子の実装構造によれば、発光素子に備えられた各電極パッドが相互に同一形状とされ、更に実装基板側の電極の形状が各電極パッドの形状に対応しているので、フリップチップ接続の際にセルフアライメント作用を発揮させることができ、これにより発光素子が目標位置に精度よく接合された実装構造を実現することができる。
更に、本発明の発光素子の実装構造によれば、発光素子に備えられた各電極パッドが相互に同一形状とされ、更に実装基板側の電極の形状が各電極パッドの形状に対応しているので、フリップチップ接続の際にセルフアライメント作用を発揮させることができ、これにより発光素子が目標位置に精度よく接合された実装構造を実現することができる。
以下、本発明の実施の形態を図面を参照して説明する。尚、以下の説明において参照する図面はいずれも、フリップチップ型半導体発光素子及びその製造方法と、フリップチップ型半導体発光素子の実装構造並びに発光ダイオードランプの構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のフリップチップ型半導体発光素子等の寸法関係と異なる場合がある。
「第1の実施形態」
図1(A)には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図1(B)には図1(A)のa−a’線に対応する断面模式図を示し、図1(C)には図1(A)のb−b’線に対応する断面模式図を示す。
図1(A)乃至図1(C)に示すように、本実施形態のフリップチップ型半導体発光素子1(以下、発光素子1と表記する)は、平面視で略矩形状を示す窒化ガリウム系半導体発光素子と呼ばれるものであり、平面視略矩形状の透光性基板2と、透光性基板2に積層された平面視略矩形状の半導体層3と、半導体層3の透光性基板2側と反対側に形成された正電極4及び負電極5と、短絡防止用の絶縁膜6と、正電極4に接続される正電極パッド7と、負電極5に接続される負電極パッド8とから概略構成されている。
図1(A)には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図1(B)には図1(A)のa−a’線に対応する断面模式図を示し、図1(C)には図1(A)のb−b’線に対応する断面模式図を示す。
図1(A)乃至図1(C)に示すように、本実施形態のフリップチップ型半導体発光素子1(以下、発光素子1と表記する)は、平面視で略矩形状を示す窒化ガリウム系半導体発光素子と呼ばれるものであり、平面視略矩形状の透光性基板2と、透光性基板2に積層された平面視略矩形状の半導体層3と、半導体層3の透光性基板2側と反対側に形成された正電極4及び負電極5と、短絡防止用の絶縁膜6と、正電極4に接続される正電極パッド7と、負電極5に接続される負電極パッド8とから概略構成されている。
透光性基板2は、一辺の長さが例えば150μm乃至1000μm程度かつ厚みが50μm乃至100μm程度の板状の部材であり、その材質は窒化ガリウム系半導体発光素子では通常サファイアとされる。なお、透光性基板2の材質はサファイアに限らず、発光素子の種類に応じて適宜最適な材質を採用すれば良い。
半導体層3は、透光性基板2の上に積層された複数の層から構成されており、大別してp型半導体層、発光層及びn型半導体層に分けられる。具体的な構成を述べると、この半導体層3は、基板2側から順に、窒化アルミニウムからなるバッファ層3aと、n−GaN層3b(n型半導体層)と、n−GaNからなる下部クラッド層3c(n型半導体層)と、単一量子井戸構造の井戸層となる活性層(発光層)3dと、p−AlGaNからなる上部クラッド層3e(p型半導体層)と、p−GaNからなるコンタクト層3f(p型半導体層)とが順次積層されて構成されている。
また、半導体層3の透光性基板2側と反対側には、コンタクト層3f、上部クラッド層3e(いずれもp型半導体層)及び活性層3d(発光層)の各一部が削り取られる(貫通される)ことによってn−GaN層3b(n型半導体層)が露出された切欠部3g(凹部)が設けられている。この切欠部3gは、図1(A)に示すように、平面視略矩形の半導体層3の4つの角部のうちの1つの角部の近傍に設けられており、その平面視したときの面積は、半導体層3を平面視したときの全体面積の数分の1から十数分の1程度の大きさとされている。
次に、正電極4は、図1(B)及び図1(C)に示すように、半導体層3の透光性基板2側と反対側にあるコンタクト層3f上に形成されている。また正電極4は、図1(A)に示すように切欠部3gの形成領域以外の部分に形成されている。
この正電極4は、Pt膜(厚み2nm)とAgNdCu膜(厚み60nm)とRh膜(厚み30nm)とが順次積層されてなる第1電極層4aと、Pt膜(厚み2nm)とRh膜(厚み120nm)とが順次積層されてなる第2電極層4bと、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる第3電極層4cとから構成されている。そして、第1電極層4aと半導体層3(コンタクト層3f)との間でオーミック接合が形成されている。
この正電極4は、Pt膜(厚み2nm)とAgNdCu膜(厚み60nm)とRh膜(厚み30nm)とが順次積層されてなる第1電極層4aと、Pt膜(厚み2nm)とRh膜(厚み120nm)とが順次積層されてなる第2電極層4bと、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる第3電極層4cとから構成されている。そして、第1電極層4aと半導体層3(コンタクト層3f)との間でオーミック接合が形成されている。
次に、負電極5は、図1(B)及び図1(C)に示すように、切欠部3gによって露出されたn−GaN層3b上に形成されている。また負電極5は、図1(A)に示すように切欠部3gの形成領域内に形成されている。
この負電極5は、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる電極層5aから構成されている。そして電極層5aと半導体層103(n−GaN層103b)との間でオーミック接合が形成されている。
この負電極5は、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる電極層5aから構成されている。そして電極層5aと半導体層103(n−GaN層103b)との間でオーミック接合が形成されている。
図1(A)に示すように、負電極5の電極面積は、正電極4の電極面積の数分の1から十数分の1程度の大きさとされている。このように正電極4の電極面積を大きくするのは、発光層3dからの光を正電極4によって効率よく反射して基板2側に放射させるように、また比較的導電率の低いp型半導体層(上部クラッド層3e及びコンタクト層3f)に効率よく電流を流せるようにするためである。一方、負電極5が小さくて良い理由は、負電極5が比較的導電率の高いn型半導体層(n−GaN層3b)に接合されており、負電極5の形成領域が小さくても効率よく電流を流せるためである。
次に、半導体層3の透光性基板2側と反対側には、短絡防止用の絶縁膜6が形成されている。この絶縁膜6は、コンタクト層3fと、切欠部3gから露出するn−GaN層3bと、正電極4及び負電極5の各一部とを覆うように形成されている。更に絶縁膜6は、切欠面3hをも覆うように形成されている。切欠面3hは、切欠部3gを区画する面であって、透明基板2の基板面方向と交差する面である。一方、この絶縁膜6には、正電極4の一部を露出させるための略矩形状の貫通孔6a(開口部)が設けられるとともに、負電極5の一部を露出させるための略円形の貫通孔6b(開口部)が設けられている。
絶縁膜6は、例えばSiO2膜により構成されており、その厚みは50nm乃至300nm程度とされている。
絶縁膜6は、例えばSiO2膜により構成されており、その厚みは50nm乃至300nm程度とされている。
次に、絶縁膜6の貫通孔6aには正電極パッド7が形成されている。この正電極パッド7は、その一部が貫通孔6aの内部に挿入された形となっており、貫通孔6aによって露出された正電極4に接合されている。貫通孔6aの大きさと正電極パッド7の大きさはほぼ同じであり、これにより貫通孔6aと正電極パッド7との境界において、絶縁膜6によって正電極4がほぼ完全に覆われた状態になっている。また、正電極パッド7は、図1(A)に示すように正電極4の形成領域上に形成されている。なお、正電極4の形成領域とは、正電極4を透光性基板1の反対側(図1(A)に図示した側)から見たときに、正電極が形成されている領域をいう。
正電極パッド7は、正電極4に形成された厚み20nm程度のバリア層としての第1金属膜7aと、第1金属膜7a上に形成された厚み1μm程度の半田層7bと、半田層7b上に形成された厚み20nm程度の半田酸化防止層としての第2金属膜7cとにより構成されている。第1金属膜7aは例えばNiから構成され、半田層7bは400℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばAuSn合金から構成されている。第2金属膜7cは例えばAuから構成されている。
正電極パッド7は、正電極4に形成された厚み20nm程度のバリア層としての第1金属膜7aと、第1金属膜7a上に形成された厚み1μm程度の半田層7bと、半田層7b上に形成された厚み20nm程度の半田酸化防止層としての第2金属膜7cとにより構成されている。第1金属膜7aは例えばNiから構成され、半田層7bは400℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばAuSn合金から構成されている。第2金属膜7cは例えばAuから構成されている。
一方、絶縁膜6の貫通孔6bには負電極パッド8が形成されている。この負電極パッド8は、その一部が貫通孔6bの内部に挿入された形となっており、貫通孔6bによって露出された負電極5に接合されている。また、負電極パッド8は図1(A)に示すように、少なくとも負電極5の形成領域上と正電極4の形成領域上とに渡って形成されており、かつ負電極5よりも大きく形成されている。図1(C)に示すように負電極パッド8と正電極4とが重なる部分には絶縁膜6が配置されており、この絶縁膜6によって負電極パッド8と正電極4とが絶縁されている。なお、負電極5の形成領域とは、負電極5を透光性基板1の反対側(図1(A)に図示した側)から見たときに、負電極が形成されている領域をいう。
負電極パッド8は、負電極5上に形成された厚み20nm程度のバリア層としての第1金属膜8aと、第1金属膜8a及び絶縁膜6上に形成された厚み3μm程度の半田層8bと、半田層8b上に形成された厚み20nm程度の半田酸化防止層としての第2金属膜8cとにより構成されている。第1金属膜8aは例えばNiから構成され、半田層8bは400℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばAuSn合金から構成されている。第2金属膜8cは例えばAuから構成されている。
負電極パッド8は、負電極5上に形成された厚み20nm程度のバリア層としての第1金属膜8aと、第1金属膜8a及び絶縁膜6上に形成された厚み3μm程度の半田層8bと、半田層8b上に形成された厚み20nm程度の半田酸化防止層としての第2金属膜8cとにより構成されている。第1金属膜8aは例えばNiから構成され、半田層8bは400℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばAuSn合金から構成されている。第2金属膜8cは例えばAuから構成されている。
また、図1(A)に示すように、正電極パッド7と負電極パッド8の平面視形状は、略矩形状(長方形状)とされており、かつ相互に同一形状とされている。また、発光素子1を透光性基板2の反対側から見たときに、正電極パッド7と負電極パッド8の各位置が対称となるように位置決めされている。また、正電極パッド7及び負電極パッド8は、相互に所定の間隔を空けて配置されており、また各パッド7、8の長辺部分同士が向き合うように配置されている。更に、各電極パッド7、8の位置関係を正電極4及び負電極5の形成領域から見ると、負電極5の形成領域のほぼ全部と正電極の4の形成領域の一部とに負電極パッド8が形成され、正電極4の形成領域の残部に正電極パッド7が形成される関係になっている。
また、これら正電極パッド7及び負電極パッド8には、フラックスペースト中に半田粒子が含まれてなる半田ペーストが塗布されていてもよい。この半田粒子は、400℃以下の溶融温度を示す単体金属または半田合金から構成されることが好ましく、より具体的には例えばAuSn合金から構成されることが好ましい。
また、これら正電極パッド7及び負電極パッド8には、フラックスペースト中に半田粒子が含まれてなる半田ペーストが塗布されていてもよい。この半田粒子は、400℃以下の溶融温度を示す単体金属または半田合金から構成されることが好ましく、より具体的には例えばAuSn合金から構成されることが好ましい。
図2には本実施形態の発光素子1の製造方法を示す。
まず図2(A)に示すように、透光性基板1上にバッファ層3aからコンタクト層3fを順次積層して半導体層3を形成し、半導体層3の一部をエッチングして切欠部3gを設け、更に切欠部3gから露出したn−GaN層3b上に負電極5を形成するとともに、コンタクト層3f上に正電極4を形成する。
まず図2(A)に示すように、透光性基板1上にバッファ層3aからコンタクト層3fを順次積層して半導体層3を形成し、半導体層3の一部をエッチングして切欠部3gを設け、更に切欠部3gから露出したn−GaN層3b上に負電極5を形成するとともに、コンタクト層3f上に正電極4を形成する。
次に図2(B)に示すように、半導体層3及び正電極4並びに負電極5を覆うように短絡防止用のSiO2からなる絶縁膜6を形成する。絶縁膜6の形成は、例えばスパッタ法やあるいはプラズマCVD法を用いれば良い。
次に図2(C)に示すように、絶縁膜6に貫通孔6a、6bを設ける。貫通孔6aは正電極4の一部を露出させるべく正電極4上に設ける。また貫通孔6bは負電極5の一部を露出させるべく負電極5上に設ける。
次に図2(C)に示すように、絶縁膜6に貫通孔6a、6bを設ける。貫通孔6aは正電極4の一部を露出させるべく正電極4上に設ける。また貫通孔6bは負電極5の一部を露出させるべく負電極5上に設ける。
そして図2(D)に示すように、貫通孔6aから露出する正電極4上に、第1金属膜7a、半田層7b及び第2金属膜7cを順次積層して正電極パッド7を形成する。また、貫通孔6bから露出する負電極5上には、第1金属膜8a、半田層8b及び第2金属膜8cを順次積層して負電極パッド8を形成する。負電極パッド8は、負電極5の形成領域から正電極4の形成領域に渡って形成する。正電極4上には絶縁膜6が積層されているので、負電極パッド8と正電極4との短絡が防止される。
本実施形態の発光素子1においては、正電極4に実装用の正電極パッド7を接続させ、負電極5には実装用の負電極パッド8を接続させ、負電極パッド8と正電極4との間には短絡防止用の絶縁膜6を配置することで、負電極5よりも大きな負電極パッド8を形成するとともに、負電極パッド8の平面視形状を正電極パッド7の平面視形状に一致させることができる。これにより、発光素子1を実装する際にセルフアライメント作用を発現させることが可能になる。
また本実施形態の発光素子1によれば、負電極パッド8と正電極4との間に短絡防止用の絶縁膜6を配置することによって、負電極パッド8と正電極4との短絡を防止できるとともに、負電極パッド8を正電極4の形成領域上にまで広げることができ、負電極パッド8及び正電極パッド7の形状の自由度を高めることができる。
また、本実施形態の発光素子1によれば、半導体層3の一部に切欠部3gを設けることによって、負電極5及び負電極パッド8を透光性基板2側と反対側に配置させ、同時に正電極パッド7をも透光性基板2側と反対側に配置させることができ、これにより発光素子1を実装基板等に実装する際に正電極パッド7及び負電極パッド8を実装基板側に向けて実装することが可能となり、フリップチップ構造を採ることが可能になる。
次に、図3(A)には、本実施形態の発光素子1を実装するための実装基板の平面模式図を示し、図3(B)には本実施形態の発光素子1を備えた発光ダイオードランプの断面模式図を示す。
図3(A)及び図3(B)に示すように、実装基板10は、アルミニウム等からなる金属基板10aと、金属基板10a上に積層された樹脂層からなる絶縁層10bと、絶縁層10b上に形成されたCu箔からなる電極パターン10c、10cとから概略構成されている。
図3(A)及び図3(B)に示すように、実装基板10は、アルミニウム等からなる金属基板10aと、金属基板10a上に積層された樹脂層からなる絶縁層10bと、絶縁層10b上に形成されたCu箔からなる電極パターン10c、10cとから概略構成されている。
電極パターン10cは、発光素子1の正電極パッド7及び負電極パッド8の平面視形状にそれぞれ対応するように、各パッド7、8と同様の平面視略矩形状となっている。また、電極パターン10c、10cは、発光素子1の正電極パッド7及び負電極パッド8の形成位置にそれぞれ対応するように、各パッド7、8と同様に所定の間隔を空けて矩形の長辺部分同士が向き合うように配置されている。更に、各電極パターン10c、10cには配線パターン10dが連続して形成されている。この配線パターン10dは電極パターン10c、10cと同様にCu箔から形成されている。
また、実装基板10上には、金属製の反射部材14が配置されている。反射部材14と実装基板の配線パターン13との間には別の絶縁膜10eが形成されている。
この反射部材14には、貫通孔14aが設けられており、実装基板10上の電極パターン10c、10cがこの貫通孔14aの内部に配置されている。貫通孔14aの側壁面はテーパー面14bとされている。このテーパー面14bによって例えば、発光素子1を実装した際に発光素子1からの光を効率よく反射させることができる。また、貫通孔14aには蛍光体入りの透明樹脂16が充填されている。透明樹脂16は発光素子1を完全に埋めるように充填されている。蛍光体入りの透明樹脂16を貫通孔14aに充填することで、光の加色作用を奏することができる。例えば青色の光を発する発光素子に対して黄色の蛍光体を含む透明樹脂16を貫通孔14aに充填することで、白色光を発する発光ダイオードランプを構成できる。
この反射部材14には、貫通孔14aが設けられており、実装基板10上の電極パターン10c、10cがこの貫通孔14aの内部に配置されている。貫通孔14aの側壁面はテーパー面14bとされている。このテーパー面14bによって例えば、発光素子1を実装した際に発光素子1からの光を効率よく反射させることができる。また、貫通孔14aには蛍光体入りの透明樹脂16が充填されている。透明樹脂16は発光素子1を完全に埋めるように充填されている。蛍光体入りの透明樹脂16を貫通孔14aに充填することで、光の加色作用を奏することができる。例えば青色の光を発する発光素子に対して黄色の蛍光体を含む透明樹脂16を貫通孔14aに充填することで、白色光を発する発光ダイオードランプを構成できる。
この実装基板10に本実施形態の発光素子1を実装するには、まず実装基板10の電極パターン10c、10cにそれぞれ、フラックスペースト(フラックスのみからなるペースト、以下同じ)をディスペンサ法または印刷法などにより薄く塗布する。次に、各パッド7、8が電極パターン10c、10c上に重なるように発光素子1を実装基板10に配置して、フラックスペーストにより仮止めする。次に、発光素子1と実装基板10を加熱炉に装入してリフローし、発光素子1の各パッド7、8を構成する半田層7b、8bを溶融させてから凝固させることにより、各パッド7、8を実装基板10の電極パターン10c、10cにそれぞれ接合させる。この後、封止樹脂を充填硬化して発光ダイオードランプ20が得られる。
図3(B)に示す発光ダイオードランプ20を製造する際には、リフロー時に半田層7b、8bが溶融して液状となり、この液状の半田の上で発光素子1が浮いた状態になる。このとき、発光素子1の正電極パッド7及び負電極パッド8が同一形状であって面積がほぼ同じであることから、溶融した半田の表面張力の関係で、発光素子1の各パッド7、8が実装基板の電極11、12の上の正確に位置決めされる。このようにセルフアライメント作用を発現させることによって、発光素子1を実装基板10の設計上の目標位置に合わせて接合させることができる。なお、発光素子1を実装基板10上に載置する際の精度は、実装組み立て装置の精度に依存し、その精度は±10μm程度であるが、本実施形態のようにセルフアライメント作用を発現させることで発光素子1を接合させた後の位置精度を±1μm程度にすることができ、発光素子1の実装位置の精度を格段に高めることができる。
また、電極パターン10c、10cに半田フラックスペーストを塗布してからリフローすることで、発光素子1と実装基板10との接合部分が余分な半田等によって汚れる可能性が低くなり、接合部分を綺麗に仕上げることができる。
なお、実装基板10に本実施形態の発光素子1を実装する手段としては、上記の他に次の(a)の手段を用いても良い。
(a) まず実装基板10の電極パターン10c、10cにそれぞれ、半田粒子が含有されてなる半田フラックスペーストをディスペンサ法または印刷法などにより薄く塗布する。次に、各パッド7、8が電極パターン10c、10c上に重なるように発光素子1を実装基板10に配置して仮止めする。次に、発光素子1と実装基板10を加熱炉に装入してリフローし、半田ペースト中の半田粒子及び各パッド7、8を構成する半田層7b、8bをそれぞれ溶融させてから凝固させることにより、各パッド7、8を実装基板10の電極パターン10c、10cにそれぞれ接合させる。
この方法によれば、実装基板10と発光素子1との接合を確実に行うことができる。
(a) まず実装基板10の電極パターン10c、10cにそれぞれ、半田粒子が含有されてなる半田フラックスペーストをディスペンサ法または印刷法などにより薄く塗布する。次に、各パッド7、8が電極パターン10c、10c上に重なるように発光素子1を実装基板10に配置して仮止めする。次に、発光素子1と実装基板10を加熱炉に装入してリフローし、半田ペースト中の半田粒子及び各パッド7、8を構成する半田層7b、8bをそれぞれ溶融させてから凝固させることにより、各パッド7、8を実装基板10の電極パターン10c、10cにそれぞれ接合させる。
この方法によれば、実装基板10と発光素子1との接合を確実に行うことができる。
また、実装基板10に本実施形態の発光素子1を実装する手段として、下記の(b)〜(d)の手段を用いても良い。
(b) まず実装基板10の電極パターン10c、10cにそれぞれ、半田膜を蒸着法で形成し、次いで半田膜上にフラックスペーストをディスペンサ法または印刷法により薄く塗布する。次に、各パッド7、8が電極パターン10c、10c上に重なるように発光素子1を実装基板10に配置して仮止めする。次に、発光素子1と実装基板10を加熱炉に装入してリフローし、半田膜及び各パッド7、8を構成する半田層7b、8bをそれぞれ溶融させてから凝固させることにより、各パッド7、8を実装基板10の電極パターン10c、10cにそれぞれ接合させる。
この方法によれば、上記(a)と同様に実装基板10と発光素子1との接合を確実に行うことができる。
(b) まず実装基板10の電極パターン10c、10cにそれぞれ、半田膜を蒸着法で形成し、次いで半田膜上にフラックスペーストをディスペンサ法または印刷法により薄く塗布する。次に、各パッド7、8が電極パターン10c、10c上に重なるように発光素子1を実装基板10に配置して仮止めする。次に、発光素子1と実装基板10を加熱炉に装入してリフローし、半田膜及び各パッド7、8を構成する半田層7b、8bをそれぞれ溶融させてから凝固させることにより、各パッド7、8を実装基板10の電極パターン10c、10cにそれぞれ接合させる。
この方法によれば、上記(a)と同様に実装基板10と発光素子1との接合を確実に行うことができる。
(c) まず、発光素子1の正電極パッド及び負電極パッドをそれぞれ、金属層(例えばAu層)のみで形成する。一方、実装基板10の電極パターン10c、10cにはそれぞれ、半田粒子が含有されてなる半田フラックスペーストをディスペンサ法または印刷法により薄く塗布する。次に、発光素子1の各パッドが電極パターン10c、10c上に重なるように発光素子1を実装基板10に配置して仮止めする。次に、発光素子1と実装基板10を加熱炉に装入してリフローし、半田フラックスペースト中の半田粒子を溶融させてから凝固させることにより、各パッド7、8を実装基板10の電極パターン10c、10cにそれぞれ接合させる。
この方法によれば、電極パターン側に塗布した半田フラックスペースト中の半田粒子が溶融し、この溶融状態の半田の上に発光素子が浮いた形となり、上記の場合と同様にセルフアライメント作用が発現され、発光素子1を実装基板10の設計上の目標位置に合わせて接合させることができる。
この方法によれば、電極パターン側に塗布した半田フラックスペースト中の半田粒子が溶融し、この溶融状態の半田の上に発光素子が浮いた形となり、上記の場合と同様にセルフアライメント作用が発現され、発光素子1を実装基板10の設計上の目標位置に合わせて接合させることができる。
(d) まず、発光素子1の正電極パッド及び負電極パッドをそれぞれ、金属層(例えばAu層)のみで形成する。次いで、各パッドにそれぞれ、フラックスペーストを薄く塗布する。一方、実装基板10の電極パターン10c、10cにはそれぞれ、半田膜を蒸着法により形成する。次に、発光素子1の各パッドが電極パターン10c、10c上に重なるように発光素子1を実装基板10に配置して仮止めする。次に、発光素子1と実装基板10を加熱炉に装入してリフローし、電極パターンに形成した半田膜を溶融させてから凝固させることにより、各パッド7、8を実装基板10の電極パターン10c、10cにそれぞれ接合させる。
この方法によれば、電極パターン側に形成した半田膜が溶融し、この溶融状態の半田の上に発光素子が浮いた形となり、上記の場合と同様にセルフアライメント作用が発現され、発光素子1を実装基板10の設計上の目標位置に合わせて接合させることができる。
この方法によれば、電極パターン側に形成した半田膜が溶融し、この溶融状態の半田の上に発光素子が浮いた形となり、上記の場合と同様にセルフアライメント作用が発現され、発光素子1を実装基板10の設計上の目標位置に合わせて接合させることができる。
「第2の実施形態」
次に、本発明の第2の実施形態であるフリップチップ型半導体発光素子について図面を参照して説明する。図4(A)には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図4(B)には図4(A)のc−c’線に対応する断面模式図を示す。なお、図4に示す発光素子の構成要素のうち、図1に示す第1の実施形態の発光素子1の構成要素と同一の構成要素には、図1における符号と同一の符号を付してその説明を省略、若しくは簡単に説明する。
次に、本発明の第2の実施形態であるフリップチップ型半導体発光素子について図面を参照して説明する。図4(A)には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図4(B)には図4(A)のc−c’線に対応する断面模式図を示す。なお、図4に示す発光素子の構成要素のうち、図1に示す第1の実施形態の発光素子1の構成要素と同一の構成要素には、図1における符号と同一の符号を付してその説明を省略、若しくは簡単に説明する。
本実施形態の発光素子と、図1に示した第1の実施形態の発光素子1との相違点は、短絡防止用の絶縁膜の形成領域が異なっている点である。
すなわち図4に示すように、本実施形態の発光素子21は、透光性基板2と半導体層3と正電極4及び負電極5と、短絡防止用の絶縁膜26と、正電極パッド7及び負電極パッド8を具備して構成されている。
絶縁膜26は、半導体層3の透光性基板2側と反対側に形成されている。また図4(A)に示すように絶縁膜6は、正電極4の一部と切欠部3gの切欠面3hとを覆うように形成されている。絶縁膜26は、例えばSiO2膜により構成されており、その厚みは50nm乃至300nm程度とされている。
すなわち図4に示すように、本実施形態の発光素子21は、透光性基板2と半導体層3と正電極4及び負電極5と、短絡防止用の絶縁膜26と、正電極パッド7及び負電極パッド8を具備して構成されている。
絶縁膜26は、半導体層3の透光性基板2側と反対側に形成されている。また図4(A)に示すように絶縁膜6は、正電極4の一部と切欠部3gの切欠面3hとを覆うように形成されている。絶縁膜26は、例えばSiO2膜により構成されており、その厚みは50nm乃至300nm程度とされている。
また、正電極4の絶縁膜26によって覆われていない部分(正電極の残部)には正電極パッド7が形成されている。
更に、負電極5の形成領域から、正電極4の絶縁膜26によって覆われた部分(正電極の一部)には負電極パッド8が形成されている。負電極パッド8と正電極4とが重なる部分には絶縁膜26が配置されており、この絶縁膜26によって負電極パッド8と正電極4とが絶縁されている。
更に、負電極5の形成領域から、正電極4の絶縁膜26によって覆われた部分(正電極の一部)には負電極パッド8が形成されている。負電極パッド8と正電極4とが重なる部分には絶縁膜26が配置されており、この絶縁膜26によって負電極パッド8と正電極4とが絶縁されている。
また、第1の実施形態と同様に、正電極パッド7と負電極パッド8の平面視形状は、図4(A)に示すように略矩形状(長方形状)とされており、かつ相互に同一形状とされている。また、発光素子21を透光性基板2の反対側から見たときに、正電極パッド7と負電極パッド8の各位置が対称となるように位置決めされている。また、正電極パッド7及び負電極パッド8は、相互に所定の間隔を空けて配置されており、また各パッド7、8の長辺部分同士が向き合うように配置されている。
また、第1の実施形態と同様に、正電極パッド7及び負電極パッド8には、半田粒子を含む半田ペーストが塗布されていてもよい。
また、第1の実施形態と同様に、正電極パッド7及び負電極パッド8には、半田粒子を含む半田ペーストが塗布されていてもよい。
本実施形態の発光素子21を製造するには、絶縁膜26を正電極4の一部と切欠部3gの切欠面3hを覆うように形成する以外は第1の実施形態と同様にすれば良い。
本実施形態の発光素子21によれば、第1の実施形態の発光素子1と同様な効果が得られる。
「第3の実施形態」
次に本発明の第3の実施形態を図面を参照して説明する。図5(A)には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図5(B)には図5(A)のd−d’線に対応する断面模式図を示し、図5(C)には図5(A)のe−e’線に対応する断面模式図を示し、図5(D)には図5(A)のf−f’線に対応する断面模式図を示す。
次に本発明の第3の実施形態を図面を参照して説明する。図5(A)には本実施形態のフリップチップ型半導体発光素子の底面図を示し、図5(B)には図5(A)のd−d’線に対応する断面模式図を示し、図5(C)には図5(A)のe−e’線に対応する断面模式図を示し、図5(D)には図5(A)のf−f’線に対応する断面模式図を示す。
図5(A)乃至図5(D)に示すように、本実施形態のフリップチップ型半導体発光素子31(以下、発光素子31と表記する)は、平面視で略矩形状を示す窒化ガリウム系半導体発光素子と呼ばれるものであり、平面視略矩形状の透光性基板32と、透光性基板32に積層された平面視略矩形状の半導体層33と、半導体層33の透光性基板32側と反対側に形成された複数の正電極34及び複数の負電極35と、短絡防止用の絶縁膜36と、各正電極34に接続される正電極パッド37と、各負電極35に接続される負電極パッド38とから概略構成されている。
透光性基板32は、一辺の長さが例えば500μm乃至2000μm程度かつ厚みが50μm乃至100μm程度の板状の部材であり、その材質は窒化ガリウム系半導体発光素子では通常サファイアとされる。なお、透光性基板32の材質はサファイアに限らず、発光素子の種類に応じて適宜最適な材質を採用すれば良い。
半導体層33は、透光性基板2の上に積層された複数の層から構成されており、図5(B)乃至図5(D)に示すように大別してn型半導体層33A、発光層33B及びp型半導体層33Cに分けられる。図5(B)乃至図5(D)において、一点鎖線で示す層が発光層33Bであり、発光層33Bと透光性基板32との間にある層がn型半導体層33Aであり、発光層33Bの図中上側に積層された層がp型半導体層33Cである。各層の具体的な構成を述べると、n型半導体層33Aは、n−GaN層と、n−GaNからなる下部クラッド層とが順次積層されて構成されている。そして、下部クラッド層上に、単一量子井戸構造の井戸層となる活性層(発光層)33Bが積層されている。また、p型半導体層33Cは、活性層33B上に形成されたp−AlGaNからなる上部クラッド層と、p−GaNからなるコンタクト層とが順次積層されて構成されている。また、基板32とn型半導体層33Aの間には、図示しない窒化アルミニウムからなるバッファ層が形成されている。
また、半導体層33の透光性基板32側と反対側には、p型半導体層33C及び発光層33Bを貫通してn型半導体層33Aのn−GaN層を露出させる凹部33gが複数箇所に設けられている。各凹部33gの平面視形状は、図5(A)に示すように細長い長方形状とされており、相互に間隔を空けて同じ向きに配置されている。この各凹部33gを平面視したときの合計面積は、半導体層33を平面視したときの全体面積の数分の1から十数分の1程度の大きさとされている。
次に、正電極34は、図5(A)乃至図5(D)に示すように、半導体層33の透光性基板32側と反対側にあるp型半導体層33C上に形成されている。また正電極34は、凹部33gに対してその両側に形成されている。正電極34の平面視形状は、その長辺が凹部33gの長手方向に沿う平面視略矩形状とされている。
この正電極34は、Pt膜(厚み2nm)とAgNdCu膜(厚み60nm)とRh膜(厚み30nm)とが順次積層されてなる第1電極層34aと、Pt膜(厚み2nm)とRh膜(厚み120nm)とが順次積層されてなる第2電極層34bと、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる第3電極層34cとから構成されている。そして、第1電極層34aとp型半導体層33Cとの間でオーミック接合が形成されている。
この正電極34は、Pt膜(厚み2nm)とAgNdCu膜(厚み60nm)とRh膜(厚み30nm)とが順次積層されてなる第1電極層34aと、Pt膜(厚み2nm)とRh膜(厚み120nm)とが順次積層されてなる第2電極層34bと、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる第3電極層34cとから構成されている。そして、第1電極層34aとp型半導体層33Cとの間でオーミック接合が形成されている。
次に、負電極35は、図5(A)乃至図5(D)に示すように、凹部33gの形成に伴って露出されたn型半導体層33A(n−GaN層)上に形成されている。この負電極35の平面視形状は、凹部33gの輪郭に対応する平面視略矩形状とされている。
この負電極35は、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる電極層35aから構成されている。そして電極層35aとn型半導体層33A(n−GaN層)との間でオーミック接合が形成されている。
この負電極35は、Cr膜(厚み40nm)とTi膜(厚み100nm)とAu膜(厚み200nm)が順次積層されてなる電極層35aから構成されている。そして電極層35aとn型半導体層33A(n−GaN層)との間でオーミック接合が形成されている。
図5(A)に示すように、負電極35全体の電極面積は、正電極34全体の電極面積の数分の1から十数分の1程度の大きさとされている。このように正電極34全体の電極面積を大きくするのは、発光層33Bからの光を正電極34によって効率よく反射して基板32側に放射させるように、また比較的導電率の低いp型半導体層33Cに効率よく電流を流せるようにするためである。一方、負電極35が小さくて良い理由は、負電極35が比較的導電率の高いn型半導体層33Aに接合されており、負電極35の形成領域が小さくても効率よく電流を流せるためである。
次に、半導体層33の透光性基板32側と反対側には、短絡防止用の絶縁膜36が形成されている。この絶縁膜36は、半導体層33、正電極34及び負電極35を覆うように形成されている。絶縁膜36は、切欠面33hをも覆うように形成されている。切欠面33hは、凹部33gを区画する側壁面であり、透光性基板32の基板面と交差する面である。
この絶縁膜36には、各正電極34の一部をそれぞれ露出させるための略矩形状の複数の貫通孔36a(開口部)が設けられるとともに、各負電極35の一部を露出させるための略半楕円形の切欠部36b(開口部)が設けられている。正電極34を露出させるための貫通孔36aは、正電極34の長手方向の一端側に設けられている。また、負電極35を露出させるための切欠部36bは、貫通孔36aの形成位置と反対側にあって、負電極35の長手方向の他端側に設けられている。
この絶縁膜36は、例えばSiO2膜により構成されており、その厚みは50nm乃至300nm程度とされている。
この絶縁膜36には、各正電極34の一部をそれぞれ露出させるための略矩形状の複数の貫通孔36a(開口部)が設けられるとともに、各負電極35の一部を露出させるための略半楕円形の切欠部36b(開口部)が設けられている。正電極34を露出させるための貫通孔36aは、正電極34の長手方向の一端側に設けられている。また、負電極35を露出させるための切欠部36bは、貫通孔36aの形成位置と反対側にあって、負電極35の長手方向の他端側に設けられている。
この絶縁膜36は、例えばSiO2膜により構成されており、その厚みは50nm乃至300nm程度とされている。
次に、図5(A)及び図5(B)に示すように、絶縁膜36上に平面視略矩形状の正電極パッド37が形成されている。この正電極パッド37は、その長手方向が正電極34または負電極35の長手方向と交差する方向に向けられている。これにより、正電極パッド37は正電極34及び負電極35の各形成領域にまたがって形成される形となる。
また、正電極パッド37と正電極34とは、絶縁膜36の貫通孔36aを介して相互に接続されており、一方、正電極パッド37と負電極35とは絶縁膜36によって絶縁されている。
正電極パッド37は、バリア層として厚み20nm程度のNi層37aと、最大厚が10μm程度の半田層37bと、厚み20nm程度の半田酸化防止層としてのAu層37cとが順次積層されて構成されている。半田層37bは400℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばAuSn合金から構成されている。
また、正電極パッド37と正電極34とは、絶縁膜36の貫通孔36aを介して相互に接続されており、一方、正電極パッド37と負電極35とは絶縁膜36によって絶縁されている。
正電極パッド37は、バリア層として厚み20nm程度のNi層37aと、最大厚が10μm程度の半田層37bと、厚み20nm程度の半田酸化防止層としてのAu層37cとが順次積層されて構成されている。半田層37bは400℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばAuSn合金から構成されている。
次に、図5(A)及び図5(D)に示すように、絶縁膜36上には平面視略矩形状の負電極パッド38が形成されている。この負電極パッド38は正電極パッド37と同様に、その長手方向が正電極34または負電極35の長手方向と交差する方向に向けられている。これにより、負電極パッド38は正電極34及び負電極35の各形成領域にまたがって形成される形となる。また、負電極パッド38と負電極35とは、絶縁膜36の切欠部36bを介して相互に接続されており、一方、負電極パッド38と正電極34とは、絶縁膜36によって絶縁されている。
負電極パッド38は、バリア層として厚み20nm程度のNi層38aと、最大厚が10μm程度の半田層38bと、厚み20nm程度の半田酸化防止層としてのAu層38cとが順次積層されて構成されている。半田層38bは400℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばAuSn合金から構成されている。
負電極パッド38は、バリア層として厚み20nm程度のNi層38aと、最大厚が10μm程度の半田層38bと、厚み20nm程度の半田酸化防止層としてのAu層38cとが順次積層されて構成されている。半田層38bは400℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばAuSn合金から構成されている。
また、図5(A)に示すように、正電極パッド37と負電極パッド38の平面視形状は相互に同一形状とされている。また、発光素子31を透光性基板32の反対側から見たときに、正電極パッド37と負電極パッド38の各位置が対称となるように位置決めされている。また、正電極パッド37及び負電極パッド38は、相互に所定の間隔を空けて配置されており、また各パッド37、38の長辺部分同士が向き合うように配置されている。
また、これら正電極パッド37及び負電極パッド38には、フラックスペーストに半田粒子が含まれてなる半田ペーストが塗布されていてもよい。
また、これら正電極パッド37及び負電極パッド38には、フラックスペーストに半田粒子が含まれてなる半田ペーストが塗布されていてもよい。
図6乃至図8には本実施形態の発光素子31の製造方法を示す。図6は本実施形態の発光素子31の製造方法を説明するための工程図であって、(A)は底面図であり、(B)は(A)のg−g’線に対応する断面工程図である。また図7は発光素子31の製造方法を説明するための工程図であって、(A)は底面図であり、(B)は(A)のh−h’線に対応する断面模式図であり、(C)は(A)のi−i’線に対応する断面模式図であり、(D)は(A)のj−j’線に対応する断面模式図である。更に図8は発光素子31の製造方法を説明するための工程図であって、(A)は図7(B)に対応する断面模式図であり、(B)は図7(C)対応する断面模式図であり、(C)は図7(D)に対応する断面模式図である。
まず図6に示すように、透光性基板32上にバッファ層からコンタクト層を順次積層して半導体層33を形成し、半導体層33の一部をエッチングして複数の凹部33gを設け、更に各凹部33gから露出するn型半導体層33A上に負電極35を形成するとともに、p型半導体層33C上に正電極34を形成する。
そして、図6に示すように、半導体層33及び正電極34並びに負電極35を覆うように短絡防止用のSiO2からなる絶縁膜36を形成する。絶縁膜36の形成は、例えばスパッタ法やあるいはプラズマCVD法を用いれば良い。
そして、図6に示すように、半導体層33及び正電極34並びに負電極35を覆うように短絡防止用のSiO2からなる絶縁膜36を形成する。絶縁膜36の形成は、例えばスパッタ法やあるいはプラズマCVD法を用いれば良い。
次に図7に示すように、絶縁膜36に貫通孔36a及び切欠部36bを設ける。貫通孔36aは各正電極34の一部を露出させるように各正電極34上に設ける。同様に、切欠部36bは負電極35の一部を露出させるように負電極35上に設ける。
そして図8に示すように、絶縁膜36上に、バリア層37a、半田層37b及び半田酸化防止層37cを順次積層して正電極パッド37を形成する。正電極パッド37は、貫通孔36aに沿って正電極34及び負電極35の形成領域をまたがるように形成する。このとき、正電極パッド37と正電極34とが貫通孔36aを介して相互に接続される。一方、負電極35上には絶縁膜36が積層されており、正電極パッド37と負電極35との短絡が防止される。
同様に、絶縁膜36上に、バリア層38a、半田層38b及び半田酸化防止層38cを順次積層して負電極パッド38を形成する。負電極パッド38は、切欠部36bに沿って正電極34及び負電極35の形成領域をまたがるように形成する。このとき、負電極パッド38と負電極35とが切欠部36bを介して相互に接続される。一方、正電極34上には絶縁膜36が積層されており、負電極パッド38と正電極34との短絡が防止される。
以上のように、本実施形態の発光素子31においては、正電極34に実装用の正電極パッド37を接続させ、負電極35には実装用の負電極パッド38を接続させ、負電極パッド38と正電極34との間に短絡防止用の絶縁膜36を配置し、正電極パッド37と負電極35との間にも絶縁膜36を配置することで、正電極パッド37及び負電極パッド38の形状の自由度が高まり、負電極パッド38の平面視形状と正電極パッド37の平面視形状とを一致させることができる。これにより、発光素子31を実装する際にセルフアライメント作用を発現させることが可能になる。
また、本実施形態の発光素子31によれば、半導体層33の一部に凹部33gを設けることによって、負電極35及び負電極パッド38を透光性基板32側と反対側に配置させ、同時に正電極パッド37をも透光性基板32側と反対側に配置させることで、発光素子31を実装基板等に実装する際に正電極パッド37及び負電極パッド38を実装基板側に向けて実装することが可能となり、これによりフリップチップ構造を採ることが可能になる。
「第4の実施形態」
次に本発明の第4の実施形態について図面を参照して説明する。図9(A)には本実施形態の発光ダイオードランプの平面模式図を示し、図9(B)には図9(A)の断面模式図を示し、図9(C)には発光ダイオードランプの実装基板の平面模式図を示し、図9(D)には発光ダイオードランプの要部の断面模式図を示す。
図9(A)及び図9(B)に示すように、本実施形態の発光ダイオードランプ41は、複数の発光素子42と、これら発光素子42が実装された実装基板43と、カバープレート44とから概略構成されている。
発光素子42は、透光性基板と、透光性基板に積層された半導体層と、半導体層の透光性基板側と反対側に形成された正電極及び負電極と、短絡防止用の絶縁膜と、相互に同一の形状である正電極パッド及び負電極パッドとを備えたフリップチップ構造のものがよい。より具体的には、例えば、第1乃至第3の実施形態の発光素子1、21、31を用いることができる。
次に本発明の第4の実施形態について図面を参照して説明する。図9(A)には本実施形態の発光ダイオードランプの平面模式図を示し、図9(B)には図9(A)の断面模式図を示し、図9(C)には発光ダイオードランプの実装基板の平面模式図を示し、図9(D)には発光ダイオードランプの要部の断面模式図を示す。
図9(A)及び図9(B)に示すように、本実施形態の発光ダイオードランプ41は、複数の発光素子42と、これら発光素子42が実装された実装基板43と、カバープレート44とから概略構成されている。
発光素子42は、透光性基板と、透光性基板に積層された半導体層と、半導体層の透光性基板側と反対側に形成された正電極及び負電極と、短絡防止用の絶縁膜と、相互に同一の形状である正電極パッド及び負電極パッドとを備えたフリップチップ構造のものがよい。より具体的には、例えば、第1乃至第3の実施形態の発光素子1、21、31を用いることができる。
また、実装基板43は、酸化アルミニウム等からなる絶縁基板43aと、絶縁基板43aの両面に形成された銅箔43b、43cとから概略構成されている。絶縁基板43aの一面側に形成された銅箔43bは、図9(C)に示すように、所定のパターン形状にパターニングされている。銅箔43bがパターニングされることによって、発光素子42の正極パッド及び負極パッドに対応する電極パターン43dが設けられる。銅箔43bがパターニングされることによって、外部回路に接続するための配線パターン43e1〜43e4も設けられる。配線パターン43e1と43e2とが一対になって電極パターン43dに接続され、別の配線パターン43e3と43e4とが一対になって別の電極パターン43dに接続される。一方、絶縁基板43aの他面側に形成された銅箔43cは、図9(B)に示すように、絶縁基板の他面全面に形成されている。
次に、図9(B)に示すように、カバープレート44は、酸化アルミニウム等からなる絶縁基板44aと、絶縁基板44aの一面全面に形成された銅箔44bとから構成されている。また、カバープレート44には、電極パターン43dを露出させる貫通孔44cと、配線パターン43e1〜43e4をそれぞれ露出させる貫通孔44d〜44gとが設けられている。貫通孔44cの内部には、発光素子42が収納されている。また、貫通孔44cには、蛍光体入りの透明樹脂45が充填されている。更にカバープレート44には、配線パターン43bの一部を露出させる別の貫通孔44h、44hが設けられている。この別の貫通孔44h、44hには静電耐圧のための図示しないツェナーダイオードが取り付けられている。
図9(D)は、発光素子42の周辺部分の拡大断面図である。図9(D)及び図9(B)に示すように、貫通孔44cから露出する電極パターン43dには、厚み0.5μm程度のNi膜と厚み20nmのAg膜とが順次積層されてなる積層膜46が形成されている。また、貫通孔44cを開口する銅箔44bの端面には、先の積層膜46と同じ構成の積層膜47が形成されている。
発光素子42は、正電極パッド及び負電極パッドを実装基板43側に向けて横一列に12個が実装されており、これにより所謂フリップチップ構造が構成されている。より詳細には、各発光素子の正電極パッド及び負電極パッドが電極パターン43dにそれぞれ接合され、6個づつの直列配列となっている。実装基板43上の発光素子42同士の間隔は0.1mm程度に設定されている。
上記の発光ダイオードランプ41によれば、貫通孔44cに蛍光体入りの透明樹脂45が充填されているので、第1の実施形態における発光ダイオードランプと同様に、光の加色作用によって、例えば青色光を発光する発光素子を用いて、白色光を発する発光ダイオードランプを構成できる。
また、貫通孔44cからそれぞれ露出する配線パターン43d(パターニングされた銅箔43b)と銅箔44bの端面とに、Ni膜及びAg膜からなる積層膜46、47が備えられており、銅箔43b、44bが被覆された状態になっているので、特に青色光を発光する発光素子42を用いた場合に、青色光を積層膜46、47によって効率よく反射させることができ、発光ダイオードランプ41の出力を高めることができる。
また、貫通孔44cからそれぞれ露出する配線パターン43d(パターニングされた銅箔43b)と銅箔44bの端面とに、Ni膜及びAg膜からなる積層膜46、47が備えられており、銅箔43b、44bが被覆された状態になっているので、特に青色光を発光する発光素子42を用いた場合に、青色光を積層膜46、47によって効率よく反射させることができ、発光ダイオードランプ41の出力を高めることができる。
本実施形態の発光ダイオードランプ41を製造する際には、第1の実施形態の場合と同様にしてセルフアライメント作用を発現させることにより、発光素子42の各パッドの位置を実装基板43の故意にスリットを空けた電極パターン43d上に正確に位置決めさせる。このようにセルフアライメント作用を利用することによって、発光素子42を実装基板43の設計上の目標位置に接合させることができる。特に、本実施形態においては、複数の発光素子42の実装位置を精密に制御することが可能になり、発光素子42同士の間隔を0.1mm±0.01mm程度の高密度かつ高精度に設定することができる。
「第5の実施形態」
次に本発明の第5の実施形態について図面を参照して説明する。図10(A)には本実施形態の発光ダイオードランプの平面模式図を示し、図10(B)には図10(A)の断面模式図を示し、図10(C)には発光ダイオードランプの実装基板の平面模式図を示し、図10(D)には発光ダイオードランプの要部の断面模式図を示す。
図10(A)及び図10(B)に示すように、本実施形態の発光ダイオードランプ51は、複数の発光素子52と、これら発光素子52が実装された実装基板53と、カバープレート54とから概略構成されている。
発光素子52は、透光性基板と、透光性基板に積層された半導体層と、半導体層の透光性基板側と反対側に形成された正電極及び負電極と、短絡防止用の絶縁膜と、相互に同一の形状である正電極パッド及び負電極パッドとを備えたフリップチップ構造のものがよい。より具体的には、例えば、第1乃至第3の実施形態の発光素子1、21、31を用いることができる。
次に本発明の第5の実施形態について図面を参照して説明する。図10(A)には本実施形態の発光ダイオードランプの平面模式図を示し、図10(B)には図10(A)の断面模式図を示し、図10(C)には発光ダイオードランプの実装基板の平面模式図を示し、図10(D)には発光ダイオードランプの要部の断面模式図を示す。
図10(A)及び図10(B)に示すように、本実施形態の発光ダイオードランプ51は、複数の発光素子52と、これら発光素子52が実装された実装基板53と、カバープレート54とから概略構成されている。
発光素子52は、透光性基板と、透光性基板に積層された半導体層と、半導体層の透光性基板側と反対側に形成された正電極及び負電極と、短絡防止用の絶縁膜と、相互に同一の形状である正電極パッド及び負電極パッドとを備えたフリップチップ構造のものがよい。より具体的には、例えば、第1乃至第3の実施形態の発光素子1、21、31を用いることができる。
また、実装基板53は、アルミニウム等からなる金属基板53aと、金属基板53aの一面上に形成された絶縁樹脂膜53bと、絶縁樹脂膜53b上に形成された銅箔53cとから概略構成されている。銅箔53cは、図10(C)に示すように、所定のパターン形状にパターニングされている。銅箔53cがパターニングされることによって、発光素子52の正極パッド及び負極パッドに対応する電極パターン53dが設けられる。また、銅箔53cがパターニングされることによって、外部回路に接続するための配線パターン53e1〜53e4も設けられる。配線パターン53e1と53e2とが一対になって電極パターン53dに接続され、別の配線パターン53e3と53e4とが一対になって別の電極パターン53dに接続される。
次に、図10(B)に示すように、カバープレート54は、アルミニウム等からなる金属基板54aと、金属基板54aの一面全面に形成された絶縁樹脂膜54bとから構成されている。絶縁樹脂膜54bは銅箔53c側に向けられている。また、カバープレート54には、電極パターン53dを露出させる貫通孔54cと、配線パターン53e1〜53e4をそれぞれ露出させる貫通孔54d〜54gとが設けられている。貫通孔54cの内部には、発光素子52が収納されている。また、貫通孔54cには、蛍光体入りの透明樹脂55が充填されている。更にカバープレート54には、配線パターン53bの一部を露出させる別の貫通孔54h、54hが設けられている。この別の貫通孔54h、54hには静電耐圧のための図示しないツェナーダイオードが取り付けられている。
図10(D)は、発光素子52の周辺部分の拡大断面図である。図10(D)及び図10(B)に示すように、貫通孔54cから露出する電極パターン53dには、厚み0.5μm程度のNi膜と厚み20nmのAg膜とが順次積層されてなる積層膜56が形成されている。また、貫通孔54cを開口する金属基板54aの端面には、先の積層膜56と同じ構成の積層膜57が形成されている。
発光素子52は、正電極パッド及び負電極パッドを実装基板53側に向けて横二列、各列3個、合計で6個が実装されており、これにより所謂フリップチップ構造が構成されている。より詳細には、各発光素子の正電極パッド及び負電極パッドが電極パターン53dにそれぞれ接合されている。実装基板53上の発光素子52同士の間隔は0.1mm程度に設定されている。
上記の発光ダイオードランプ51によれば、貫通孔54cに蛍光体入りの透明樹脂55が充填されているので、第4の実施形態における発光ダイオードランプと同様に、光の加色作用を奏することができる。
また、貫通孔54cからそれぞれ露出する配線パターン33d(パターニングされた銅箔53c)と金属基板54aの端面とに、積層膜56、57が備えられており、銅箔53c及びアルミニウム板(金属基板54a)が被覆された状態になっているので、特に青色光を発光する発光素子42を用いた場合に、青色光を積層膜56、57によって効率よく反射させることができ、発光ダイオードランプ51の出力を高めることができる。
また、貫通孔54cからそれぞれ露出する配線パターン33d(パターニングされた銅箔53c)と金属基板54aの端面とに、積層膜56、57が備えられており、銅箔53c及びアルミニウム板(金属基板54a)が被覆された状態になっているので、特に青色光を発光する発光素子42を用いた場合に、青色光を積層膜56、57によって効率よく反射させることができ、発光ダイオードランプ51の出力を高めることができる。
本実施形態の発光ダイオードランプ41を製造する際には、第1の実施形態の場合と同様にしてセルフアライメント作用を発現させることにより、発光素子42の各パッドの位置を実装基板43の電極パターン43d上に正確に位置決めさせる。このようにセルフアライメント作用を利用することによって、発光素子42を実装基板43の設計上の目標位置に接合させることができる。特に、本実施形態においては、複数の発光素子42の実装位置を精密に制御することが可能になり、発光素子42同士の間隔を0.1mm±0.01mm程度の高密度かつ高精度に設定することができる。
以上、実施形態によって本発明を詳細に説明したが、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば本発明の発光素子は窒化ガリウム系半導体発光素子に限られるものではなく、他の種類の発光素子に適用しても良い。また、実施形態において説明した発光素子等を構成する構成部材の材質や寸法等はあくまで一例であり、本発明の範囲内において適宜変更することができる。更に、正電極と負電極の形状及び位置関係は、本実施形態の範囲に限定されるものではなく、適宜変更して良い。更にまた、静電極パッド及び負電極パッドの平面視形状は長方形状に限らず、正方形状でも良く、三角形状でも良く、角が曲面にされた矩形状でも良い。
例えば本発明の発光素子は窒化ガリウム系半導体発光素子に限られるものではなく、他の種類の発光素子に適用しても良い。また、実施形態において説明した発光素子等を構成する構成部材の材質や寸法等はあくまで一例であり、本発明の範囲内において適宜変更することができる。更に、正電極と負電極の形状及び位置関係は、本実施形態の範囲に限定されるものではなく、適宜変更して良い。更にまた、静電極パッド及び負電極パッドの平面視形状は長方形状に限らず、正方形状でも良く、三角形状でも良く、角が曲面にされた矩形状でも良い。
1、21、31、42、52…発光素子(フリップチップ型半導体発光素子)、2、32…透光性基板、3、33…半導体層、3b,33b…n−GaN層(n型半導体層、n型半導体層の露出部)、3c,33c…下部クラッド層(n型半導体層)、3d,33d…活性層(発光層)、3e,33e…上部クラッド層(p型半導体層)、3f,33f…コンタクト層(p型半導体層)、3g、33g…切欠部(凹部)、4、34…正電極、5、35…負電極、6、26、36…絶縁膜(短絡防止用の絶縁膜)、6a…貫通孔(別の開口部)、6b…貫通孔(開口部)、7、37…正電極パッド、8、38…負電極パッド、10、43、53…実装基板、10c、43d、53d…電極パターン、20、41、51…発光ダイオードランプ(発光素子の実装構造)、33A…n型半導体層、33B…発光層、33C…p型半導体層、33g…凹部、36b…切欠部(開口部)、36a…貫通孔(別の開口部)、44、54…カバープレート、46,47,56,57…積層膜、53b、54b…絶縁性樹脂膜
Claims (13)
- 透光性基板と、n型半導体層、発光層及びp型半導体層が前記透光性基板上に順次積層されてなる半導体層と、前記半導体層の前記透光性基板側とは反対側に形成されて前記n型半導体層に接合される負電極と、前記半導体層の前記透光性基板側とは反対側に形成されてp型半導体層に接合され、かつ前記負電極よりも電極面積が大きな正電極と、前記正電極及び前記負電極にそれぞれ接続される正電極パッド及び負電極パッドとを具備してなり、前記の各電極パッドの平面視形状が相互に同一の形状とされていることを特徴とするフリップチップ型半導体発光素子。
- 前記負電極パッドが前記負電極の形成領域から前記正電極の形成領域の一部に渡って形成され、前記負電極パッドと前記正電極の間には短絡防止用の絶縁膜が備えられていることを特徴とする請求項1に記載のフリップチップ型半導体発光素子。
- 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が設けられ、露出された前記n型半導体層に前記負電極が接合されるとともに、前記p型半導体層に前記正電極が接合されており、前記正電極パッドが前記正電極の形成領域の残部に形成されていることを特徴とする請求項2に記載のフリップチップ型半導体発光素子。
- 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が複数箇所に設けられ、各凹部から露出される前記n型半導体層に複数の前記負電極がそれぞれ接合され、各凹部に隣接する前記p型半導体層には複数の前記正電極が接合されており、
前記各電極パッドがそれぞれ、複数の負電極の形成領域上と、複数の正電極の形成領域とにまたがって形成され、正電極パッドと負電極の間、及び負電極パッドと正電極との間にそれぞれ、短絡防止用の絶縁膜が備えられていることを特徴とする請求項1に記載のフリップチップ型半導体発光素子。 - 前記短絡防止用の絶縁膜が、前記正電極、前記負電極及び前記半導体層の全部に形成され、前記絶縁膜には、前記負電極と前記負電極パッドとを接続するための開口部が設けられるとともに、前記正電極と前記正電極パッドとを接続するための別の開口部が設けられていることを特徴とする請求項2乃至請求項4のいずれかに記載のフリップチップ型半導体発光素子。
- 前記正電極パッド及び前記負電極パッドにそれぞれ、半田粒子を含む半田ペーストが塗布されていることを特徴とする請求項1ないし請求項5のいずれかに記載のフリップチップ型半導体発光素子。
- 前記正電極パッド及び前記負電極パッドにそれぞれ、半田層が含まれていることを特徴とする請求項1ないし請求項6のいずれかに記載のフリップチップ型半導体発光素子。
- 透光性基板と、n型半導体層、発光層及びp型半導体層が前記透光性基板上に順次積層されてなる半導体層と、前記半導体層の前記透光性基板側とは反対側に形成されて前記n型半導体層に接合される負電極と、前記半導体層の前記透光性基板側とは反対側に形成されてp型半導体層に接合され、かつ前記負電極よりも電極面積が大きな正電極とが備えられてなる半導体発光素子に対し、少なくとも前記正電極の形成領域の一部上に短絡防止用の絶縁膜を形成し、
負電極パッドを、前記負電極の形成領域から前記絶縁膜の形成領域に渡って形成するとともに前記負電極パッドを前記負電極に接続し、
前記負電極パッドと同一形状の正電極パッドを、前記正電極に接続して形成することを特徴とするフリップチップ型半導体発光素子の製造方法。 - 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が設けられ、露出された前記n型半導体層に前記負電極が接合されるとともに、前記p型半導体層に前記正電極が接合されており、
前記正電極パッドを、前記正電極の形成領域の残部上に形成することを特徴とする請求項8に記載のフリップチップ型半導体発光素子の製造方法。 - 前記半導体層の前記透光性基板側の反対側には前記発光層及び前記p型半導体層を貫通して前記n型半導体層の一部を露出させる凹部が複数箇所に設けられ、各凹部から露出される前記n型半導体層に複数の前記負電極がそれぞれ接合され、各凹部に隣接する前記p型半導体層には複数の前記正電極が接合されており、
前記半導体層、前記複数の正電極及び前記複数の負電極上に短絡防止用の前記絶縁膜を形成し、
前記絶縁膜に複数の開口部を設けて、前記複数の負電極の一部及び前記複数の正電極の一部をそれぞれ露出させ、
前記正電極パッド及び前記負電極パッドをそれぞれ、複数の負電極の形成領域上と複数の正電極の形成領域とにまたがって形成し、前記正電極パッド及び前記正電極と、前記負電極及び前記正電極とをそれぞれ、前記開口部を介して接続し、正電極パッドと負電極の間、及び負電極パッドと正電極との間をそれぞれ、前記絶縁膜によって絶縁することを特徴とする請求項8に記載のフリップチップ型半導体発光素子の製造方法。 - 請求項1ないし請求項7のいずれかに記載のフリップチップ型半導体発光素子と、前記フリップチップ型半導体発光素子の前記正電極パッド及び前記負電極パッドにそれぞれ対応する電極パターンを備えた実装基板とを具備してなり、前記正電極パッド及び前記負電極パッドが前記各電極パターンに接続されていることを特徴とするフリップチップ型半導体発光素子の実装構造。
- 複数の前記フリップチップ型半導体発光素子が直列に接続されていることを特徴とする請求項11に記載のフリップチップ型半導体発光素子の実装構造。
- 請求項11または請求項12に記載の実装構造を備えたことを特徴とする発光ダイオードランプ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005364388A JP2007173269A (ja) | 2005-12-19 | 2005-12-19 | フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ |
EP06835144A EP1966833A1 (en) | 2005-12-19 | 2006-12-19 | Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp |
CN200680047570XA CN101331622B (zh) | 2005-12-19 | 2006-12-19 | 倒装芯片型半导体发光器件及其制造方法 |
PCT/JP2006/325689 WO2007072967A1 (en) | 2005-12-19 | 2006-12-19 | Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp |
TW095147709A TWI336140B (en) | 2005-12-19 | 2006-12-19 | Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semicondu |
US12/095,480 US8022419B2 (en) | 2005-12-19 | 2006-12-19 | Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device, and light-emitting diode lamp |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005364388A JP2007173269A (ja) | 2005-12-19 | 2005-12-19 | フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173269A true JP2007173269A (ja) | 2007-07-05 |
Family
ID=38299475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005364388A Pending JP2007173269A (ja) | 2005-12-19 | 2005-12-19 | フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2007173269A (ja) |
CN (1) | CN101331622B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043934A (ja) * | 2007-08-08 | 2009-02-26 | Toyoda Gosei Co Ltd | フリップチップ型発光素子 |
JP2011138913A (ja) * | 2009-12-28 | 2011-07-14 | Citizen Holdings Co Ltd | 半導体発光素子とその製造方法 |
US8492785B2 (en) | 2011-02-09 | 2013-07-23 | Toyoda Gosei Co., Ltd. | Semiconductor light-emitting element and semiconductor light-emitting device |
JP2014179586A (ja) * | 2013-02-12 | 2014-09-25 | Nichia Chem Ind Ltd | 発光装置 |
JP2016219503A (ja) * | 2015-05-15 | 2016-12-22 | 株式会社アルバック | 半導体装置及びその製造方法、並びに実装デバイス |
CN108336640A (zh) * | 2017-01-20 | 2018-07-27 | 山东华光光电子股份有限公司 | 一种高功率半导体激光器及其制备方法 |
CN113644176A (zh) * | 2021-07-29 | 2021-11-12 | 厦门三安光电有限公司 | 一种led芯片 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101859837B (zh) * | 2009-04-07 | 2014-05-07 | 江苏璨扬光电有限公司 | 氮化物系半导体发光组件 |
KR20120045919A (ko) * | 2010-11-01 | 2012-05-09 | 삼성엘이디 주식회사 | 반도체 발광소자 |
US8785952B2 (en) * | 2011-10-10 | 2014-07-22 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package including the same |
TWI572068B (zh) | 2012-12-07 | 2017-02-21 | 晶元光電股份有限公司 | 發光元件 |
WO2015046326A1 (ja) * | 2013-09-26 | 2015-04-02 | デクセリアルズ株式会社 | 発光装置、異方性導電接着剤、発光装置製造方法 |
CN105428494A (zh) * | 2014-09-02 | 2016-03-23 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
CN114222423A (zh) * | 2021-11-09 | 2022-03-22 | 联宝(合肥)电子科技有限公司 | 一种表面贴装器件及其加工方法 |
CN116774190A (zh) * | 2023-08-17 | 2023-09-19 | 深圳市速腾聚创科技有限公司 | 发射模组、激光发射模块和激光雷达设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282945A (ja) * | 2002-03-26 | 2003-10-03 | Sanyo Electric Co Ltd | 半導体発光素子 |
JP2004266296A (ja) * | 2004-06-08 | 2004-09-24 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体素子 |
JP2005019939A (ja) * | 2003-06-23 | 2005-01-20 | Samsung Electro Mech Co Ltd | フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法 |
JP2005209733A (ja) * | 2004-01-20 | 2005-08-04 | Nichia Chem Ind Ltd | 半導体発光素子 |
JP2005217331A (ja) * | 2004-01-30 | 2005-08-11 | Nichia Chem Ind Ltd | 半導体発光素子 |
JP2005268431A (ja) * | 2004-03-17 | 2005-09-29 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
-
2005
- 2005-12-19 JP JP2005364388A patent/JP2007173269A/ja active Pending
-
2006
- 2006-12-19 CN CN200680047570XA patent/CN101331622B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282945A (ja) * | 2002-03-26 | 2003-10-03 | Sanyo Electric Co Ltd | 半導体発光素子 |
JP2005019939A (ja) * | 2003-06-23 | 2005-01-20 | Samsung Electro Mech Co Ltd | フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法 |
JP2005209733A (ja) * | 2004-01-20 | 2005-08-04 | Nichia Chem Ind Ltd | 半導体発光素子 |
JP2005217331A (ja) * | 2004-01-30 | 2005-08-11 | Nichia Chem Ind Ltd | 半導体発光素子 |
JP2005268431A (ja) * | 2004-03-17 | 2005-09-29 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
JP2004266296A (ja) * | 2004-06-08 | 2004-09-24 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体素子 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043934A (ja) * | 2007-08-08 | 2009-02-26 | Toyoda Gosei Co Ltd | フリップチップ型発光素子 |
JP2011138913A (ja) * | 2009-12-28 | 2011-07-14 | Citizen Holdings Co Ltd | 半導体発光素子とその製造方法 |
US8492785B2 (en) | 2011-02-09 | 2013-07-23 | Toyoda Gosei Co., Ltd. | Semiconductor light-emitting element and semiconductor light-emitting device |
JP2014179586A (ja) * | 2013-02-12 | 2014-09-25 | Nichia Chem Ind Ltd | 発光装置 |
JP2016219503A (ja) * | 2015-05-15 | 2016-12-22 | 株式会社アルバック | 半導体装置及びその製造方法、並びに実装デバイス |
CN108336640A (zh) * | 2017-01-20 | 2018-07-27 | 山东华光光电子股份有限公司 | 一种高功率半导体激光器及其制备方法 |
CN108336640B (zh) * | 2017-01-20 | 2024-02-09 | 山东华光光电子股份有限公司 | 一种高功率半导体激光器及其制备方法 |
CN113644176A (zh) * | 2021-07-29 | 2021-11-12 | 厦门三安光电有限公司 | 一种led芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN101331622B (zh) | 2010-11-17 |
CN101331622A (zh) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007173269A (ja) | フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の製造方法、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ | |
US9831403B2 (en) | Semiconductor light-emitting device | |
KR101546929B1 (ko) | 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈 | |
US8022419B2 (en) | Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device, and light-emitting diode lamp | |
JP6265208B2 (ja) | リードフレーム及び半導体装置 | |
JP6564206B2 (ja) | 発光装置 | |
JP6413460B2 (ja) | 発光装置及び発光装置の製造方法 | |
JP5698633B2 (ja) | 半導体発光装置、発光モジュール、および半導体発光装置の製造方法 | |
JP2007288097A (ja) | フリップチップ型半導体発光素子用の実装基板、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ | |
CN110178232B (zh) | 发光二极管、发光二极管模块以及具有其的显示装置 | |
JP2018018918A (ja) | 発光装置 | |
CN107768499B (zh) | 制造发光二极管模块的方法 | |
JP2007266396A (ja) | フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造、発光ダイオードランプ | |
WO2014208495A1 (ja) | Led装置 | |
JP2015050303A (ja) | 発光装置 | |
TW201409779A (zh) | 配線基板、發光裝置及配線基板的製造方法 | |
JP5950257B2 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
JP4255015B2 (ja) | 光半導体パッケージ | |
JP5183965B2 (ja) | 照明装置の製造方法 | |
TWI336140B (en) | Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semicondu | |
JP5286641B2 (ja) | 半導体発光素子及び半導体発光装置 | |
WO2022250092A1 (ja) | 光源モジュール | |
JP7368696B2 (ja) | 発光装置 | |
JP6543391B2 (ja) | 半導体装置 | |
KR20230111840A (ko) | Led 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |