JP2007288097A - フリップチップ型半導体発光素子用の実装基板、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプ - Google Patents

Abstract

【課題】セルフアライメント作用を利用して発光ダイオードランプ製造時の発光素子の位置ズレを防止することを可能とするフリップチップ型半導体発光素子用の実装基板を提供する。
【解決手段】透光性基板と、前記透光性基板上に積層された半導体層と、前記半導体層の前記透光性基板側とは反対側に形成された負電極パッド及び正電極パッドとが備えられ、前記の各電極パッドの平面視形状が相互に同一の形状とされたフリップチップ型半導体発光素子が実装される実装基板１０であって、実装の際に前記の各電極パッドが接続される一対の電極パターン１０ｃ、１０ｃと、電極パターン１０ｃに接続された配線パターン１０ｄとを具備してなり、一対の電極パターン１０ｃの平面視形状が相互に同一の形状とされていることを特徴とするフリップチップ型半導体発光素子用の実装基板１０を採用する。
【選択図】図２

Description

本発明は、フリップチップ型半導体発光素子用の実装基板、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプに関するものであり、特に、フリップチップ型半導体発光素子を実装基板に実装する際の位置ズレの防止を目的とする技術に関するものである。

半田ボールまたは金（Ａｕ）ボールを介してＩＣ等の電子部品を基板上の配線パターンに接合するフリップチップ構造は、フェイスアップ構造に比べて、導通を取るためのワイヤが不要であり、また比較的簡単な工程で小型の電子部品を搭載できることから注目されており（例えば特許文献１）、半導体発光素子を備えた発光ダイオードランプへの適用が検討されている。

図１１（Ａ）には、従来のフリップチップ型半導体発光素子の底面図を示し、図１１（Ｂ）には図１１（Ａ）のｋ−ｋ’線に対応する断面模式図を示す。図１１（Ｂ）に示すように、従来のフリップチップ型半導体発光素子１０１（以下、発光素子１０１という）は、サファイア製の基板１０２と、基板１０２に積層された半導体層１０３と、半導体層１０３の上に備えられた正電極１０４と、半導体層１０３の一部をエッチングして除去した箇所に形成された負電極１０５とから概略構成されている。
基板１０２上に形成された半導体層１０３は、窒化アルミニウムからなるバッファ層１０３ａと、ｎ−ＧａＮ層１０３ｂと、ｎ−ＧａＮからなる下部クラッド層１０３ｃと、多重量子井戸構造の井戸層となる活性層（発光層）１０３ｄと、ｐ−ＡｌＧａＮからなる上部クラッド層１０３ｅと、ｐ−ＧａＮからなるコンタクト層１０３ｆとが順次積層されて構成されている。この半導体層１０３の一部には、ｎ−ＧａＮ層１０３ｂが露出するまで下部クラッド層１０３ｃ、活性層（発光層）１０３ｄ、上部クラッド層１０３ｅ及びコンタクト層１０３ｆが削り取られることにより、負電極取付け用の凹部１０３ｇが形成されている。

正電極１０４は、Ｐｔ膜（厚み２ｎｍ）とＡＮＣ膜（厚み６０ｎｍ）とＲｈ膜（厚み３０ｎｍ）とが順次積層されてなる第１電極層１０４ａと、Ｐｔ膜（厚み２ｎｍ）とＲｈ膜（厚み１２０ｎｍ）とが順次積層されてなる第２電極層１０４ｂと、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる第３電極層１０４ｃとから構成されている。そして、第１電極層１０４ａと半導体層１０３（コンタクト層１０３ｆ）との間でオーミック接合が形成されている。

また負電極１０５は、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる電極層１０５ａから構成されている。この負電極１０５は、前述したように負電極取付け用の凹部１０３ｇに配置されている。そして電極層１０５ａと半導体層１０３（ｎ−ＧａＮ層１０３ｂ）との間でオーミック接合が形成されている。

そして、この従来の発光素子１０１においては、活性層（発光層）１０３ｄからの光を主に基板１０２側に放射するようになっている。図１１（Ａ）に示すように、正電極１０４が半導体層１０３のほぼ全面に形成されている。これは、発光層１０３ｄからの光を正電極１０４によって効率よく反射して基板１０２側に放射させるように、また比較的導電率の低いｐ型半導体層（上部クラッド層１０３ｅ及びコンタクト層１０３ｆ）に効率よく電流を流せるようにするためである。

一方、図１１（Ａ）に示すように、負電極１０４の電極面積は、正電極１０４の電極面積に対して十分の一程度とされている。これは、負電極１０５が、比較的導電率の高いｎ型半導体層（ｎ−ＧａＮ層１０３ｂ）に接合されており、負電極１０５の形成領域が小さくても効率よく電流を流せるためである。

この発光素子１０１は、基板１０２側を上にして実装基板に取付けられて発光ダイオードランプとして利用される。図１２には、発光ダイオードランプを構成する実装基板の平面模式図を示す。図１２に示す実装基板１１０は、アルミニウム基板１１０ａと、アルミニウム基板１１０ａ上に積層された樹脂層からなる絶縁層１１０ｂと、絶縁層１１０ｂ上に形成されたＣｕ箔からなる正電極用の電極パターン１１１及び負電極用の電極パターン１１２とから概略構成されている。各電極パターン１１１、１１２はそれぞれ、発光素子１０１の正電極１０４及び負電極１０５の平面視形状にそれぞれ対応した形状となっている。即ち、一方の電極パターン１１１の面積が、他方の電極パターンの面積よりも大きくなっている。これら各電極パターン１１１，１１２には配線パターン１１１ａ、１１２ｂが接続されている。

図１３には、発光素子１０１が実装基板１１０に実装されてなる発光ダイオードランプ１２０を示す。図１３に示すように、発光素子１０１は、正電極１０４及び負電極１０５が実装基板１１０に対面する形で配置されている。正電極１０４と実装基板１１０の電極パターン１１１との間には接合用のＡｕＳｎからなる半田層１２１が介在されている。また、負電極１０５と電極パターン１１２との間にも接合用のＡｕＳｎからなる半田層１２２が介在されている。このようにして、発光素子１０１が実装基板１１０に半田付けされることでフリップチップ構造が形成されている。図１３に示す発光ダイオードランプ１２０においては、実装基板１１０を構成するアルミニウム基板１１０ａが放熱性に優れているため、発光素子１０１の作動に伴って発生する熱を、実装基板１１０を介して効率よく放熱できるようになっている。

この発光ダイオードランプ１２０を組み立てるには、まず実装基板１１０の電極パターン１１１及び１１２にそれぞれ、ＡｕＳｎ合金粒子が含有されてなる半田ペーストを塗布し、発光素子１０１の正電極１０４、負電極１０５が実装基板１１０の電極パターン１１１、１１２上に重なるように配置して仮止めする。次に、発光素子１０１と実装基板１１０とを加熱炉に装入してリフローし、ＡｕＳｎ合金粒子を溶融させてから凝固させることにより、半田層１２１、１２２を形成して各電極１０４、１０５を実装基板１１０の電極パターン１１１、１１２にそれぞれ接合させる。このようにして発光ダイオードランプ１２０が製造される。
特開平３−２５５６４０号公報

図１３に示す発光ダイオードランプの製造に際しては、リフロー時にＡｕＳｎ合金（共晶半田）が溶融して液状となり、この液状の共晶半田の上に発光素子１０１が浮いた状態になる。このとき、実装基板１１０の一方の電極パターン１１１の面積が他方の電極パターンの面積よりも大きいことから、溶融した共晶半田の表面張力の関係で、発光素子が浮いたままの状態で正電極用の電極パターン１１１側に引き寄せられる。この後、共晶半田が凝固すると、発光素子１０１は正電極用の電極パターン１１１側に片寄った状態で実装基板１１０上に接合されてしまう。
このように、実装基板１１０の電極パターン１１１，１１２及び発光素子１０１の各電極１０４、１０５の面積の違いによって、発光素子１０１が実装基板１１０の設計上の目標位置から外れて接合されてしまい、場合によっては面積の小さな負電極１０５と、負電極用の電極パターン１１２との接合が不可能になるおそれがあった。

本発明は、上記事情に鑑みてなされたものであって、セルフアライメント作用を利用して発光ダイオードランプ製造時の発光素子の位置ズレを防止することを可能とするフリップチップ型半導体発光素子用の実装基板、フリップチップ型半導体発光素子の実装構造及び発光ダイオードランプを提供することを目的とする。

上記の目的を達成するために、本発明は以下の構成を採用した。
（１） 透光性基板と、前記透光性基板上に積層された半導体層と、前記半導体層の前記透光性基板側とは反対側に形成された負電極パッド及び正電極パッドとが備えられ、前記の各電極パッドの平面視形状が相互に同一の形状とされたフリップチップ型半導体発光素子が実装される実装基板であって、実装の際に前記の各電極パッドが接続される一対の電極パターンと、前記電極パターンに接続された配線パターンとを具備してなり、前記一対の電極パターンの平面視形状が相互に同一の形状とされていることを特徴とするフリップチップ型半導体発光素子用の実装基板。
（２） 一の前記電極パターン対して複数の配線パターンが接続され、前記電極パターンと前記配線パターンとの接続部に前記配線パターンの端面を露出させる段差部が設けられていることを特徴とする前項１に記載のフリップチップ型半導体発光素子用の実装基板。
（３） 前記複数の配線パターンが略線状に形成されると共に、前記一対の電極パターンから引き出される各配線パターンの引出し方向が相互に異なる方向とされていることを特徴とする前項２に記載のフリップチップ型半導体発光素子用の実装基板。
（４） 前記配線パターンが略線状に形成されると共に、前記配線パターンの線幅が５００μｍ以下であることを特徴とする前項１ないし前項３のいずれかに記載のフリップチップ型半導体発光素子用の実装基板。
（５） 前項１ないし前項４のいずれかに記載のフリップチップ型半導体発光素子が実装される実装基板と、透光性基板と、前記透光性基板上に積層された半導体層と、前記半導体層の前記透光性基板側とは反対側に形成された負電極パッド及び正電極パッドとが備えられ、前記の各電極パッドの平面視形状が相互に同一の形状とされたフリップチップ型半導体発光素子とを具備してなり、前記正電極パッド及び前記負電極パッドが前記実装基板の各電極パターンに接続されていることを特徴とするフリップチップ型半導体発光素子の実装構造。
（６） 前項５に記載の実装構造を備えたことを特徴とする発光ダイオードランプ。

本発明のフリップチップ型半導体発光素子用の実装基板によれば、実装の際にフリップチップ型半導体発光素子（以下、発光素子という）の各電極パッドに接続される一対の電極パターンが、相互に同一形状とされているので、発光素子を実装基板に実装する際のリフロー工程において、液状の半田の上に発光素子が浮いた状態になっても、発光素子が浮いたままの状態で一方の電極パターン側に引き寄せられるおそれがなく、発光素子を実装基板の設計上の目標位置に精度よく接合させることができる。すなわち、各電極パターンが同一形状とされているために、フリップチップ接続の際にセルフアライメント作用が奏され、発光素子を目標位置に精度よく接合できる。

また、本発明の発光素子の実装構造によれば、実装基板に備えられた各電極パターンが相互に同一形状とされ、更に発光素子側の電極パッドの形状も相互に同一形状とされているので、フリップチップ接続の際にセルフアライメント作用を発揮させることができ、これにより発光素子が目標位置に精度よく接合された実装構造を実現することができる。

以下、本発明の実施の形態を図面を参照して説明する。尚、以下の説明において参照する図面はいずれも、フリップチップ型半導体発光素子用の実装基板と、フリップチップ型半導体発光素子の実装構造並びに発光ダイオードランプの構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の実装基板等の寸法関係と異なる場合がある。

「第１の実施形態」
本実施形態のフリップチップ型半導体発光素子用の実装基板（以下、実装基板という）は、例えば、図１（Ａ）乃至図１（Ｃ）に示すフリップチップ型半導体発光素子（以下、発光素子という）が実装される基板である。そこでまず最初に、発光素子の構成について説明する。

図１（Ａ）には、本発明に係る実装基板に実装される発光素子の底面図を示し、図１（Ｂ）には図１（Ａ）のａ−ａ’線に対応する断面模式図を示し、図１（Ｃ）には図１（Ａ）のｂ−ｂ’線に対応する断面模式図を示す。
図１（Ａ）乃至図１（Ｃ）に示す発光素子１は、平面視で略矩形状を示す窒化ガリウム系半導体発光素子と呼ばれるものであり、平面視略矩形状の透光性基板２と、透光性基板２に積層された平面視略矩形状の半導体層３と、半導体層３の透光性基板２側と反対側に形成された正電極４及び負電極５と、短絡防止用の絶縁膜６と、正電極４に接続される正電極パッド７と、負電極５に接続される負電極パッド８とから概略構成されている。

透光性基板２は、一辺の長さが例えば１５０μｍ乃至１０００μｍ程度かつ厚みが５０μｍ乃至１００μｍ程度の板状の部材であり、その材質は窒化ガリウム系半導体発光素子では通常サファイアとされる。なお、透光性基板２の材質はサファイアに限らず、発光素子の種類に応じて適宜最適な材質を採用すれば良い。

半導体層３は、透光性基板２の上に積層された複数の層から構成されており、大別してｐ型半導体層、発光層及びｎ型半導体層に分けられる。具体的な構成を述べると、この半導体層３は、基板２側から順に、窒化アルミニウムからなるバッファ層３ａと、ｎ−ＧａＮ層３ｂ（ｎ型半導体層）と、ｎ−ＧａＮからなる下部クラッド層３ｃ（ｎ型半導体層）と、単一量子井戸構造の井戸層となる活性層（発光層）３ｄと、ｐ−ＡｌＧａＮからなる上部クラッド層３ｅ（ｐ型半導体層）と、ｐ−ＧａＮからなるコンタクト層３ｆ（ｐ型半導体層）とが順次積層されて構成されている。

また、半導体層３の透光性基板２側と反対側には、コンタクト層３ｆ、上部クラッド層３ｅ（いずれもｐ型半導体層）及び活性層３ｄ（発光層）の各一部が削り取られる（貫通される）ことによってｎ−ＧａＮ層３ｂ（ｎ型半導体層）が露出された切欠部３ｇ（凹部）が設けられている。この切欠部３ｇは、図１（Ａ）に示すように、平面視略矩形の半導体層３の４つの角部のうちの１つの角部の近傍に設けられており、その平面視したときの面積は、半導体層３を平面視したときの全体面積の数分の１から十数分の１程度の大きさとされている。

次に、正電極４は、図１（Ｂ）及び図１（Ｃ）に示すように、半導体層３の透光性基板２側と反対側にあるコンタクト層３ｆ上に形成されている。また正電極４は、図１（Ａ）に示すように切欠部３ｇの形成領域以外の部分に形成されている。
この正電極４は、Ｐｔ膜（厚み２ｎｍ）とＡｇＮｄＣｕ膜（厚み６０ｎｍ）とＲｈ膜（厚み３０ｎｍ）とが順次積層されてなる第１電極層４ａと、Ｐｔ膜（厚み２ｎｍ）とＲｈ膜（厚み１２０ｎｍ）とが順次積層されてなる第２電極層４ｂと、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる第３電極層４ｃとから構成されている。そして、第１電極層４ａと半導体層３（コンタクト層３ｆ）との間でオーミック接合が形成されている。

次に、負電極５は、図１（Ｂ）及び図１（Ｃ）に示すように、切欠部３ｇによって露出されたｎ−ＧａＮ層３ｂ上に形成されている。また負電極５は、図１（Ａ）に示すように切欠部３ｇの形成領域内に形成されている。
この負電極５は、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる電極層５ａから構成されている。そして電極層５ａと半導体層１０３（ｎ−ＧａＮ層１０３ｂ）との間でオーミック接合が形成されている。

図１（Ａ）に示すように、負電極５の電極面積は、正電極４の電極面積の数分の１から十数分の１程度の大きさとされている。このように正電極４の電極面積を大きくするのは、発光層３ｄからの光を正電極４によって効率よく反射して基板２側に放射させるように、また比較的導電率の低いｐ型半導体層（上部クラッド層３ｅ及びコンタクト層３ｆ）に効率よく電流を流せるようにするためである。一方、負電極５が小さくて良い理由は、負電極５が比較的導電率の高いｎ型半導体層（ｎ−ＧａＮ層３ｂ）に接合されており、負電極５の形成領域が小さくても効率よく電流を流せるためである。

次に、半導体層３の透光性基板２側と反対側には、短絡防止用の絶縁膜６が形成されている。この絶縁膜６は、コンタクト層３ｆと、切欠部３ｇから露出するｎ−ＧａＮ層３ｂと、正電極４及び負電極５の各一部とを覆うように形成されている。更に絶縁膜６は、切欠面３ｈをも覆うように形成されている。切欠面３ｈは、切欠部３ｇを区画する面であって、透明基板２の基板面方向と交差する面である。一方、この絶縁膜６には、正電極４の一部を露出させるための略矩形状の貫通孔６ａ（開口部）が設けられるとともに、負電極５の一部を露出させるための略円形の貫通孔６ｂ（開口部）が設けられている。
絶縁膜６は、例えばＳｉＯ_２膜により構成されており、その厚みは５０ｎｍ乃至３００ｎｍ程度とされている。

次に、絶縁膜６の貫通孔６ａには正電極パッド７が形成されている。この正電極パッド７は、その一部が貫通孔６ａの内部に挿入された形となっており、貫通孔６ａによって露出された正電極４に接合されている。貫通孔６ａの大きさと正電極パッド７の大きさはほぼ同じであり、これにより貫通孔６ａと正電極パッド７との境界において、絶縁膜６によって正電極４がほぼ完全に覆われた状態になっている。また、正電極パッド７は、図１（Ａ）に示すように正電極４の形成領域上に形成されている。なお、正電極４の形成領域とは、正電極４を透光性基板１の反対側（図１（Ａ）に図示した側）から見たときに、正電極が形成されている領域をいう。
正電極パッド７は、正電極４に形成された厚み２０ｎｍ程度のバリア層としての第１金属膜７ａと、第１金属膜７ａ上に形成された厚み１μｍ程度の半田層７ｂと、半田層７ｂ上に形成された厚み２０ｎｍ程度の半田酸化防止層としての第２金属膜７ｃとにより構成されている。第１金属膜７ａは例えばＮｉから構成され、半田層７ｂは４００℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばＡｕＳｎ合金から構成されている。第２金属膜７ｃは例えばＡｕから構成されている。

一方、絶縁膜６の貫通孔６ｂには負電極パッド８が形成されている。この負電極パッド８は、その一部が貫通孔６ｂの内部に挿入された形となっており、貫通孔６ｂによって露出された負電極５に接合されている。また、負電極パッド８は図１（Ａ）に示すように、少なくとも負電極５の形成領域上と正電極４の形成領域上とに渡って形成されており、かつ負電極５よりも大きく形成されている。図１（Ｃ）に示すように負電極パッド８と正電極４とが重なる部分には絶縁膜６が配置されており、この絶縁膜６によって負電極パッド８と正電極４とが絶縁されている。なお、負電極５の形成領域とは、負電極５を透光性基板１の反対側（図１（Ａ）に図示した側）から見たときに、負電極が形成されている領域をいう。
負電極パッド８は、負電極５上に形成された厚み２０ｎｍ程度のバリア層としての第１金属膜８ａと、第１金属膜８ａ及び絶縁膜６上に形成された厚み３μｍ程度の半田層８ｂと、半田層８ｂ上に形成された厚み２０ｎｍ程度の半田酸化防止層としての第２金属膜８ｃとにより構成されている。第１金属膜８ａは例えばＮｉから構成され、半田層８ｂは４００℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばＡｕＳｎ合金から構成されている。第２金属膜８ｃは例えばＡｕから構成されている。

また、図１（Ａ）に示すように、正電極パッド７と負電極パッド８の平面視形状は、略矩形状（長方形状）とされており、かつ相互に同一形状とされている。また、発光素子１を透光性基板２の反対側から見たときに、正電極パッド７と負電極パッド８の各位置が対称となるように位置決めされている。また、正電極パッド７及び負電極パッド８は、相互に所定の間隔を空けて配置されており、また各パッド７、８の長辺部分同士が向き合うように配置されている。更に、各電極パッド７、８の位置関係を正電極４及び負電極５の形成領域から見ると、負電極５の形成領域のほぼ全部と正電極の４の形成領域の一部とに負電極パッド８が形成され、正電極４の形成領域の残部に正電極パッド７が形成される関係になっている。
また、これら正電極パッド７及び負電極パッド８には、フラックスペースト中に半田粒子が含まれてなる半田ペーストが塗布されていてもよい。この半田粒子は、４００℃以下の溶融温度を示す単体金属または半田合金から構成されることが好ましく、より具体的には例えばＡｕＳｎ合金から構成されることが好ましい。

上記の発光素子１を製造する場合には、透光性基板２上に半導体層３を形成し、半導体層３上に負電極５及び正電極４を形成する。次に、負電極５及び正電極４を含む半導体層３上に絶縁膜６を形成し、絶縁膜６をエッチングして貫通孔６ａ、６ｂを設け、正電極４及び負電極５を露出させる。次に、貫通孔６ａから露出する正電極４上に、第１金属膜７ａ、半田層７ｂ及び第２金属膜７ｃを順次積層して正電極パッド７を形成し、貫通孔６ｂから露出する負電極５上には、第１金属膜８ａ、半田層８ｂ及び第２金属膜８ｃを順次積層して負電極パッド８を形成する。負電極パッド８は、負電極５の形成領域から正電極４の形成領域に渡って形成する。このようにして、上記の発光素子が製造される。

上記の発光素子１においては、正電極４に実装用の正電極パッド７を接続させ、負電極５には実装用の負電極パッド８を接続させ、負電極パッド８と正電極４との間には短絡防止用の絶縁膜６を配置することで、負電極５よりも大きな負電極パッド８を形成するとともに、負電極パッド８の平面視形状を正電極パッド７の平面視形状に一致させることができる。これにより、発光素子１を実装する際にセルフアライメント作用を発現させることが可能になる。
また、負電極パッド８と正電極４との間に短絡防止用の絶縁膜６を配置することによって、負電極パッド８と正電極４との短絡を防止できるとともに、負電極パッド８を正電極４の形成領域上にまで広げることができ、負電極パッド８及び正電極パッド７の形状の自由度を高めることができる。
更に、半導体層３の一部に切欠部３ｇを設けることによって、負電極５及び負電極パッド８を透光性基板２側と反対側に配置させ、同時に正電極パッド７をも透光性基板２側と反対側に配置させることができ、これにより発光素子１を実装基板等に実装する際に正電極パッド７及び負電極パッド８を実装基板側に向けて実装することが可能となり、フリップチップ構造を採ることが可能になる。

次に、上記の発光素子が実装される実装基板の一例について説明する。
図２（Ａ）には、本例の実装基板の平面模式図を示し、図２（Ｂ）には図２（Ａ）のｃ−ｃ’線に対応する断面模式図を示す。
図２（Ａ）及び図２（Ｂ）に示すように、実装基板１０は、アルミニウム等からなる金属基板１０ａと、金属基板１０ａ上に積層された樹脂層からなる絶縁層１０ｂと、絶縁層１０ｂ上に形成されたＣｕ箔からなる一対の電極パターン１０ｃ、１０ｃと、各電極パターン１０ｃに接続された略線状の配線パターン１０ｄから構成されている。

電極パターン１０ｃは、発光素子１の正電極パッド７及び負電極パッド８の平面視形状にそれぞれ対応するように、各パッド７、８と同様の平面視略矩形状となって降り、また電極パターン１０同士は相互に同一形状とされている。また、電極パターン１０ｃ、１０ｃは、発光素子１の正電極パッド７及び負電極パッド８の形成位置にそれぞれ対応するように、各パッド７、８と同様に所定の間隔を空けて矩形の長辺部１０ｃ_１、１０ｃ_１同士が向き合うように配置されている。更に、配線パターン１０ｄは各電極パターン１０ｃ、１０ｃに連続して形成されている。これにより、電極パターン１０ｃと配線パターン１０ｄの厚みはほぼ同じ厚みとされている。この配線パターン１０ｄは電極パターン１０ｃと同様にＣｕ箔から形成されている。

また、図２（Ａ）に示すように、一の電極パターン１０ｃに対して２本の配線パターン１０ｄが接続されている。この各配線パターン１０ｄは、電極パターン１０ｃの各短辺部１０ｃ_２に接続されており、短辺部１０ｃ_２に対してほぼ垂直方向に引き出されている。従って、一の電極パターン１０ｃに対し、２本の配線パターン１０ｄが相互に反対方向に引き出されている。配線パターン１０ｄは電気抵抗が十分低ければ、その線幅は狭ければ狭い程良い。半田等の低融点金属が電極パターン１０ｃ上に均一な厚みで濡れるためである。例えば、配線パターン１０ｄの線幅ｗ_１は２００μｍ以下が望ましい。また、配線パターン１０ｄの幅ｗ_１と電極パターン１０ｃの短辺部１０ｃ_２の長さｌ_１の比（ｗ_１／ｌ_１）も低ければ低いほど良く、例えば１／３以下がよい。

この実装基板１０に発光素子１を実装するには、まず実装基板１０の各電極パターン１０ｃに、フラックスペースト（フラックスのみからなるペースト、以下同じ）をディスペンサ法または印刷法などにより薄く塗布する。次に、発光素子１０の各パッド７、８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して、フラックスペーストにより仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、発光素子１の各パッド７、８を構成する半田層７ｂ、８ｂを溶融させてから凝固させることにより、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。このようにして図３（Ａ）及び図３（Ｂ）に示すように、発光素子１が実装基板１０に実装される。

発光素子１と実装基板１０を加熱炉に装入してリフローする際には、半田層７ｂ、８ｂが溶融して液状となり、この液状の半田の上で発光素子１が浮いた状態になる。このとき、実装基板１０の電極パターン各１０ｃが同一形状であって面積もほぼ同一であることから、溶融した半田の表面張力の関係で、発光素子１の各パッド７、８が実装基板１０の各電極パターン１０ｃの上の正確に位置決めされる。このようにセルフアライメント作用を発現させることによって、発光素子１を実装基板１０の設計上の目標位置に合わせて接合させることができる。なお、発光素子１を実装基板１０上に載置する際の精度は、実装組み立て装置の精度に依存し、その精度は±１０μｍ程度であるが、本実施形態のようにセルフアライメント作用を発現させることで発光素子１を接合させた後の位置精度を±１μｍ程度にすることができ、発光素子１の実装位置の精度を格段に高めることができる。

また、図３（Ａ）及び（Ｂ）に示すように、本例の実装基板１０では、配線パターン１０ｄが図中Ｙ方向及びＹ’方向に沿って延在しているため、溶融した半田がこの配線パターン１０ｄに沿って流動し、これにより発光素子１自体が図中Ｙ方向またはＹ’方向に移動してしまう虞があるところ、本例の配線パターン１０ｄはその幅ｗ_１が上述したとおりの範囲とされているので、溶融した半田が配線パターン１０ｄに沿って流れにくくなり、これにより発光素子１のＹ方向またはＹ’方向に位置がずれるおそれがない。
また、本例では、配線パターン１０ｄの幅ｗ_１の値にかかわらず、幅ｗ_１と電極パターン１０ｃの短辺部１０ｃ_２の長さｌ_１の比（ｗ_１／ｌ_１）を１／３以下にすることで、上述と同様に、溶融した半田が配線パターン１０ｄに沿って流れにくくなり、これにより発光素子１のＹ方向またはＹ’方向に位置がずれるおそれがない。

なお、図３（Ａ）及び（Ｂ）に示すように、本例の実装基板１０では、配線パターン１０ｄが図中Ｘ方向及びＸ’方向に延在していないので、溶融した半田がＸ方向及びＸ’方向に流動することがなく、発光素子１自体のＸ方向またはＸ’方向に位置がずれるおそれがない。

更に、電極パターン１０ｃ、１０ｃに半田フラックスペーストを塗布してからリフローすることで、発光素子１と実装基板１０との接合部分が余分な半田等によって汚れる可能性が低くなり、接合部分を綺麗に仕上げることができる。

なお、実装基板１０に本実施形態の発光素子１を実装する手段としては、上記の他に次の（ａ）の手段を用いても良い。
（ａ） まず実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ、半田粒子が含有されてなる半田フラックスペーストをディスペンサ法または印刷法などにより薄く塗布する。次に、各パッド７、８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、半田ペースト中の半田粒子及び各パッド７、８を構成する半田層７ｂ、８ｂをそれぞれ溶融させてから凝固させることにより、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。
この方法によれば、実装基板１０と発光素子１との接合を確実に行うことができる。

また、実装基板１０に本実施形態の発光素子１を実装する手段として、下記の（ｂ）〜（ｄ）の手段を用いても良い。
（ｂ） まず実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ、半田膜を蒸着法やメッキで形成し、次いで半田膜上にフラックスペーストをディスペンサ法または印刷法により薄く塗布する。次に、各パッド７、８が電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、半田膜及び各パッド７、８を構成する半田層７ｂ、８ｂをそれぞれ溶融させてから凝固させることにより、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。
この方法によれば、上記（ａ）と同様に実装基板１０と発光素子１との接合を確実に行うことができる。

（ｃ） まず、発光素子１の正電極パッド及び負電極パッドをそれぞれ、金属層（例えばＡｕ層）のみで形成する。各電極パッドには、Ｓｎ，ＡｕＳｎ等からなる低融点金属膜（半田）を蒸着法またはメッキ法で形成する。
一方、実装基板１０の電極パターン１０ｃ、１０ｃをそれぞれ、ＣｕまたはＮｉ／Ａｕメッキなどで形成し、この電極パターン１０ｃ、１０ｃを覆うようにフラックスペーストをディスペンサ法または印刷法により塗布する。次に、発光素子１の各パッドが電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、発光素子１側の低融点金属膜を溶融させてから凝固させることにより、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。
この方法によれば、電極パターン側に塗布したフラックスペーストの上に発光素子が浮いた形となり、上記の場合と同様にセルフアライメント作用が発現され、発光素子１を実装基板１０の設計上の目標位置に合わせて接合させることができる。

（ｄ） まず、発光素子１の正電極パッド及び負電極パッドをそれぞれ、金属層（例えばＡｕ層）のみで形成する。次いで、各パッドにそれぞれ、フラックスペーストを薄く塗布する。一方、実装基板１０の電極パターン１０ｃ、１０ｃにはそれぞれ、半田膜を蒸着法により形成する。次に、発光素子１の各パッドが電極パターン１０ｃ、１０ｃ上に重なるように発光素子１を実装基板１０に配置して仮止めする。次に、発光素子１と実装基板１０を加熱炉に装入してリフローし、電極パターンに形成した半田膜を溶融させてから凝固させることにより、各パッド７、８を実装基板１０の電極パターン１０ｃ、１０ｃにそれぞれ接合させる。
この方法によれば、電極パターン側に形成した半田膜が溶融し、この溶融状態の半田の上に発光素子が浮いた形となり、上記の場合と同様にセルフアライメント作用が発現され、発光素子１を実装基板１０の設計上の目標位置に合わせて接合させることができる。

次に、図４には、上記の発光素子１及び実装基板１０を具備してなる発光ダイオードランプ１１の断面模式図を示す。
この発光ダイオードランプ１１は、上記の実装基板１０と、実装基板１０に実装された上記の発光素子１と、実装基板１０上に配置された金属製の反射部材１４とから概略構成されている。
反射部材１４と実装基板１０の他の配線パターン１３との間には別の絶縁膜１０ｅが形成されている。
この反射部材１４には、貫通孔１４ａが設けられており、この貫通孔１４ａの内部には、実装基板１０上の電極パターン１０ｃとこの電極パターン１０ｃに接続された発光素子１０とが配置されている。また、貫通孔１４ａの側壁面はテーパー面１４ｂとされている。このテーパー面１４ｂによって例えば、発光素子１を実装した際に発光素子１からの光を効率よく反射できるようになっている。また、貫通孔１４ａには蛍光体入りの透明樹脂１６が充填されている。透明樹脂１６は発光素子１を完全に埋めるように充填されている。蛍光体入りの透明樹脂１６を貫通孔１４ａに充填することで、光の加色作用を奏することができる。例えば青色の光を発する発光素子に対して黄色の蛍光体を含む透明樹脂１６を貫通孔１４ａに充填することで、白色光を発する発光ダイオードランプを構成できる。

「第２の実施形態」
次に、本発明の第２の実施形態である発光素子用の基板について図面を参照して説明する。
図５（Ａ）には、本例の実装基板の平面模式図を示し、図５（Ｂ）には図５（Ａ）のｅ−ｅ’線に対応する断面模式図を示し、図５（ｃ）には図５（Ａ）のｆ−ｆ’線に対応する断面模式図を示す。
図５（Ａ）〜図５（Ｃ）に示す実装基板２０は、アルミニウム等からなる金属基板２０ａと、金属基板２０ａ上に積層された樹脂層からなる絶縁層２０ｂと、絶縁層２０ｂ上に形成されたＣｕ箔からなる一対の電極パターン２０ｃ、２０ｃと、各電極パターン２０ｃに接続された略線状の配線パターン２０ｄから概略構成されている。

絶縁層２０ｂには、図５（Ａ）に示すように、平面視略矩形状の凹部２１が設けられている。この凹部２１は、絶縁層１０ｂの一部の厚みを他の部分より薄くすることによって形成されたものであり、その深さは１０μｍ〜５００μｍ程度の範囲とされている。この凹部２１の中に、上述の電極パターン２０ｃが形成されている。
尚、凹部２１は上述の構成のものに限られず、例えば金属基板１０ａの表面上に凹部を設け、この凹部を含む金属基板１０ａの全面に厚みが均一な絶縁層を形成することによって、この絶縁層に金属基板１０ａの凹部に対応する凹部を設けても良い。あるいは銅箔の一部をハーフエッチングすることで凹部を設けても良い。

電極パターン２０ｃは、発光素子１の正電極パッド７及び負電極パッド８の平面視形状にそれぞれ対応するように、各パッド７、８と同様の平面視略矩形状となって降り、また電極パターン１０同士は相互に同一形状とされている。また、各電極パターン２０ｃは、発光素子１の正電極パッド７及び負電極パッド８の形成位置にそれぞれ対応するように、各パッド７、８と同様に所定の間隔を空けて矩形の長辺部２０ｃ_１、２０ｃ_１同士が向き合うように配置されている。更に、配線パターン２０ｄは各電極パターン２０ｃ、２０ｃに連続して形成されている。これにより、電極パターン２０ｃと配線パターン２０ｄの厚みはほぼ同じ厚みとされている。この配線パターン２０ｄは電極パターン１０ｃと同様にＣｕ箔から形成されている。

また、図５（Ａ）に示すように、電極パターンの平面視形状を規定する輪郭線のうち、長辺部２０ｃ_１、２０ｃ_１を除く全ての輪郭線が、凹部２１の平面視形状を規定する輪郭線Ｌ_１に近接している。即ち、電極パターン２０ｄの平面視形状を規定する短辺部２０ｃ_２、２０ｃ_２も、凹部２１の輪郭線Ｌ_１に近接している。
一方、電極パターン２０ｃには配線パターン２０ｄが接続されており、この配線パターン２０ｄは、電極パターン２０ｃの各短辺部２０ｃ_２に接続されている。このため、電極パターン２０ｃと配線パターン２０ｄとの接続部２０ｅが、凹部２１の輪郭線Ｌ_１にほぼ重なることになる。
電極パターン２０ｃと配線パターン２０ｄは相互に連続して形成されていることから、図５（Ｂ）に示すように、電極パターン２０ｃと配線パターン２０ｄとの接続部２０ｅには段差部２０ｆが設けられ、この段差部２０ｆによって配線パターン２０ｄの端面２０ｄ_１が露出されることになる。

また、図５（Ａ）に示すように、一の電極パターン２０ｃに対して２本の配線パターン２０ｄが接続されている。この各配線パターン２０ｄは、電極パターン２０ｃの各短辺部２０ｃ_２に対してほぼ垂直方向に引き出されている。従って、一の電極パターン２０ｃに対して２本の配線パターン２０ｄが相互に反対方向に引き出され、これによって一の電極パターン２０ｃは、２つの段差部２０ｆによって挟まれた形になる。

この実装基板２０に対して図１に示す発光素子１を実装するには、実装基板２０の各電極パターン２０ｃに、フラックスペーストをディスペンサ法または印刷法などにより薄く塗布する。次に、発光素子１０の各パッド７、８が電極パターン２０ｃ、２０ｃ上に重なるように発光素子１を実装基板２０に配置して、フラックスペーストにより仮止めする。次に、低融点金属が含まれる発光素子１と実装基板２０を加熱炉に装入してリフローし、発光素子１の各パッド７、８を構成する半田層７ｂ、８ｂを溶融させてから凝固させることにより、各パッド７、８を実装基板２０の電極パターン２０ｃ、２０ｃにそれぞれ接合させる。このようにして図６（Ａ）〜図６（Ｃ）に示すように、発光素子１が実装基板２０に実装される。

発光素子１と実装基板１０を加熱炉に装入してリフローする際には、半田層７ｂ、８ｂが溶融して液状となり、この液状の半田の上で発光素子１が浮いた状態になる。このとき、実装基板１０の電極パターン各１０ｃが同一形状であって面積もほぼ同一であることから、溶融した半田の表面張力の関係で、発光素子１の各パッド７、８が実装基板１０の各電極パターン１０ｃの上の正確に位置決めされる。このようにセルフアライメント作用を発現させることによって、発光素子１を実装基板１０の設計上の目標位置に合わせて接合させることができる。なお、発光素子１を実装基板１０上に載置する際の精度は、実装組み立て装置の精度に依存し、その精度は±１０μｍ程度であるが、本実施形態のようにセルフアライメント作用を発現させることで発光素子１を接合させた後の位置精度を±１μｍ程度にすることができ、発光素子１の実装位置の精度を格段に高めることができる。

また、図６（Ａ）及び（Ｂ）に示すように、本例の実装基板２０では、配線パターン１０ｄが図中Ｙ方向及びＹ’方向に沿って延在しているため、溶融した半田がこの配線パターン１０ｄに沿って流動し、これにより発光素子１自体が図中Ｙ方向またはＹ’方向に移動してしまう虞があるところ、本例の配線パターン１０ｄには、電極パターン１０ｃとの接続部１０ｅにおいて端面１０ｄ_１が露出されて段差部１０ｆとされているので、この段差部１０ｄよって溶融した半田が配線パターン１０ｄに沿って流れにくくなり、これにより発光素子１のＹ方向またはＹ’方向に位置がずれるおそれがない。

なお、図６（Ａ）及び（Ｃ）に示すように、本例の実装基板２０では、溶融した半田が凹部２１から溢れ出る虞がなく、更には配線パターン２０ｄが図中Ｘ方向及びＸ’方向に延在していないので、溶融した半田がＸ方向及びＸ’方向に流動することがなく、発光素子１自体のＸ方向またはＸ’方向に位置がずれるおそれがない。

更に、電極パターン２０ｃ、２０ｃに半田フラックスペーストを塗布してからリフローすることで、発光素子１と実装基板２０との接合部分が余分な半田等によって汚れる可能性が低くなり、接合部分を綺麗に仕上げることができる。

尚、本実施形態の実装基板２０においては、第１の実施形態の場合と同様に、配線パターン２０ｄの線幅を２００μｍ以下としても良い。また第１の実施形態の場合と同様に、配線パターン１０ｄの幅と電極パターン２０ｃの短辺部２０ｃ_２の長さの比を１／３以下に設定しても良い。

「第３の実施形態（発光素子の別の例）」
次に本発明の第３の実施形態を図面を参照して説明する。図７（Ａ）には本実施形態の発光素子の底面図を示し、図７（Ｂ）には図７（Ａ）のｇ−ｇ’線に対応する断面模式図を示し、図７（Ｃ）には図７（Ａ）のｈ−ｈ’線に対応する断面模式図を示し、図７（Ｄ）には図７（Ａ）のｉ−ｉ’線に対応する断面模式図を示す。

図７（Ａ）乃至図７（Ｄ）に示すように、本実施形態の発光素子３１は、平面視で略矩形状を示す窒化ガリウム系半導体発光素子と呼ばれるものであり、平面視略矩形状の透光性基板３２と、透光性基板３２に積層された平面視略矩形状の半導体層３３と、半導体層３３の透光性基板３２側と反対側に形成された複数の正電極３４及び複数の負電極３５と、短絡防止用の絶縁膜３６と、各正電極３４に接続される正電極パッド３７と、各負電極３５に接続される負電極パッド３８とから概略構成されている。

透光性基板３２は、一辺の長さが例えば５００μｍ乃至２０００μｍ程度かつ厚みが５０μｍ乃至１００μｍ程度の板状の部材であり、その材質は窒化ガリウム系半導体発光素子では通常サファイアとされる。なお、透光性基板３２の材質はサファイアに限らず、発光素子の種類に応じて適宜最適な材質を採用すれば良い。

半導体層３３は、透光性基板２の上に積層された複数の層から構成されており、図７（Ｂ）乃至図７（Ｄ）に示すように大別してｎ型半導体層３３Ａ、発光層３３Ｂ及びｐ型半導体層３３Ｃに分けられる。図７（Ｂ）乃至図７（Ｄ）において、一点鎖線で示す層が発光層３３Ｂであり、発光層３３Ｂと透光性基板３２との間にある層がｎ型半導体層３３Ａであり、発光層３３Ｂの図中上側に積層された層がｐ型半導体層３３Ｃである。各層の具体的な構成を述べると、ｎ型半導体層３３Ａは、ｎ−ＧａＮ層と、ｎ−ＧａＮからなる下部クラッド層とが順次積層されて構成されている。そして、下部クラッド層上に、単一量子井戸構造の井戸層となる活性層（発光層）３３Ｂが積層されている。また、ｐ型半導体層３３Ｃは、活性層３３Ｂ上に形成されたｐ−ＡｌＧａＮからなる上部クラッド層と、ｐ−ＧａＮからなるコンタクト層とが順次積層されて構成されている。また、基板３２とｎ型半導体層３３Ａの間には、図示しない窒化アルミニウムからなるバッファ層が形成されている。

また、半導体層３３の透光性基板３２側と反対側には、ｐ型半導体層３３Ｃ及び発光層３３Ｂを貫通してｎ型半導体層３３Ａのｎ−ＧａＮ層を露出させる凹部３３ｇが複数箇所に設けられている。各凹部３３ｇの平面視形状は、図７（Ａ）に示すように細長い長方形状とされており、相互に間隔を空けて同じ向きに配置されている。この各凹部３３ｇを平面視したときの合計面積は、半導体層３３を平面視したときの全体面積の数分の１から十数分の１程度の大きさとされている。

次に、正電極３４は、図７（Ａ）乃至図７（Ｄ）に示すように、半導体層３３の透光性基板３２側と反対側にあるｐ型半導体層３３Ｃ上に形成されている。また正電極３４は、凹部３３ｇに対してその両側に形成されている。正電極３４の平面視形状は、その長辺が凹部３３ｇの長手方向に沿う平面視略矩形状とされている。
この正電極３４は、Ｐｔ膜（厚み２ｎｍ）とＡｇＮｄＣｕ膜（厚み６０ｎｍ）とＲｈ膜（厚み３０ｎｍ）とが順次積層されてなる第１電極層３４ａと、Ｐｔ膜（厚み２ｎｍ）とＲｈ膜（厚み１２０ｎｍ）とが順次積層されてなる第２電極層３４ｂと、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる第３電極層３４ｃとから構成されている。そして、第１電極層３４ａとｐ型半導体層３３Ｃとの間でオーミック接合が形成されている。

次に、負電極３５は、図７（Ａ）乃至図７（Ｄ）に示すように、凹部３３ｇの形成に伴って露出されたｎ型半導体層３３Ａ（ｎ−ＧａＮ層）上に形成されている。この負電極３５の平面視形状は、凹部３３ｇの輪郭に対応する平面視略矩形状とされている。
この負電極３５は、Ｃｒ膜（厚み４０ｎｍ）とＴｉ膜（厚み１００ｎｍ）とＡｕ膜（厚み２００ｎｍ）が順次積層されてなる電極層３５ａから構成されている。そして電極層３５ａとｎ型半導体層３３Ａ（ｎ−ＧａＮ層）との間でオーミック接合が形成されている。

図７（Ａ）に示すように、負電極３５全体の電極面積は、正電極３４全体の電極面積の数分の１から十数分の１程度の大きさとされている。このように正電極３４全体の電極面積を大きくするのは、発光層３３Ｂからの光を正電極３４によって効率よく反射して基板３２側に放射させるように、また比較的導電率の低いｐ型半導体層３３Ｃに効率よく電流を流せるようにするためである。一方、負電極３５が小さくて良い理由は、負電極３５が比較的導電率の高いｎ型半導体層３３Ａに接合されており、負電極３５の形成領域が小さくても効率よく電流を流せるためである。

次に、半導体層３３の透光性基板３２側と反対側には、短絡防止用の絶縁膜３６が形成されている。この絶縁膜３６は、半導体層３３、正電極３４及び負電極３５を覆うように形成されている。絶縁膜３６は、切欠面３３ｈをも覆うように形成されている。切欠面３３ｈは、凹部３３ｇを区画する側壁面であり、透光性基板３２の基板面と交差する面である。
この絶縁膜３６には、各正電極３４の一部をそれぞれ露出させるための略矩形状の複数の貫通孔３６ａ（開口部）が設けられるとともに、各負電極３５の一部を露出させるための略半楕円形の切欠部３６ｂ（開口部）が設けられている。正電極３４を露出させるための貫通孔３６ａは、正電極３４の長手方向の一端側に設けられている。また、負電極３５を露出させるための切欠部３６ｂは、貫通孔３６ａの形成位置と反対側にあって、負電極３５の長手方向の他端側に設けられている。
この絶縁膜３６は、例えばＳｉＯ_２膜により構成されており、その厚みは５０ｎｍ乃至３００ｎｍ程度とされている。

次に、図７（Ａ）及び図７（Ｂ）に示すように、絶縁膜３６上に平面視略矩形状の正電極パッド３７が形成されている。この正電極パッド３７は、その長手方向が正電極３４または負電極３５の長手方向と交差する方向に向けられている。これにより、正電極パッド３７は正電極３４及び負電極３５の各形成領域にまたがって形成される形となる。
また、正電極パッド３７と正電極３４とは、絶縁膜３６の貫通孔３６ａを介して相互に接続されており、一方、正電極パッド３７と負電極３５とは絶縁膜３６によって絶縁されている。
正電極パッド３７は、バリア層として厚み２０ｎｍ程度のＮｉ層３７ａと、最大厚が１０μｍ程度の半田層３７ｂと、厚み２０ｎｍ程度の半田酸化防止層としてのＡｕ層３７ｃとが順次積層されて構成されている。半田層３７ｂは４００℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばＡｕＳｎ合金から構成されている。

次に、図７（Ａ）及び図７（Ｄ）に示すように、絶縁膜３６上には平面視略矩形状の負電極パッド３８が形成されている。この負電極パッド３８は正電極パッド３７と同様に、その長手方向が正電極３４または負電極３５の長手方向と交差する方向に向けられている。これにより、負電極パッド３８は正電極３４及び負電極３５の各形成領域にまたがって形成される形となる。また、負電極パッド３８と負電極３５とは、絶縁膜３６の切欠部３６ｂを介して相互に接続されており、一方、負電極パッド３８と正電極３４とは、絶縁膜３６によって絶縁されている。
負電極パッド３８は、バリア層として厚み２０ｎｍ程度のＮｉ層３８ａと、最大厚が１０μｍ程度の半田層３８ｂと、厚み２０ｎｍ程度の半田酸化防止層としてのＡｕ層３８ｃとが順次積層されて構成されている。半田層３８ｂは４００℃以下の溶融温度を示す単体金属または半田合金から構成され、より具体的には例えばＡｕＳｎ合金から構成されている。

また、図７（Ａ）に示すように、正電極パッド３７と負電極パッド３８の平面視形状は相互に同一形状とされている。また、発光素子３１を透光性基板３２の反対側から見たときに、正電極パッド３７と負電極パッド３８の各位置が対称となるように位置決めされている。また、正電極パッド３７及び負電極パッド３８は、相互に所定の間隔を空けて配置されており、また各パッド３７、３８の長辺部分同士が向き合うように配置されている。
また、これら正電極パッド３７及び負電極パッド３８には、フラックスペーストにＳｎやＡｕＳｎなどの半田粒子が含まれてなる半田ペーストが塗布されていてもよい。

本実施形態の発光素子３１によれば、第１の実施形態の発光素子１と同様に、本発明に係る実装基板に実装することによってセルフアライメント効果が奏される。
また、正電極３４に実装用の正電極パッド３７を接続させ、負電極３５には実装用の負電極パッド３８を接続させ、負電極パッド３８と正電極３４との間に短絡防止用の絶縁膜３６を配置し、正電極パッド３７と負電極３５との間にも絶縁膜３６を配置することで、正電極パッド３７及び負電極パッド３８の形状の自由度が高まり、負電極パッド３８の平面視形状と正電極パッド３７の平面視形状とを一致させることができる。これにより、発光素子３１を実装する際にセルフアライメント作用を発現させることが可能になる。

また、半導体層３３の一部に凹部３３ｇを設けることによって、負電極３５及び負電極パッド３８を透光性基板３２側と反対側に配置させ、同時に正電極パッド３７をも透光性基板３２側と反対側に配置させることで、発光素子３１を実装基板等に実装する際に正電極パッド３７及び負電極パッド３８を実装基板側に向けて実装することが可能となり、これによりフリップチップ構造を採ることが可能になる。

「第４の実施形態（発光素子の他の例）」
次に、本発明に係る実装基板への実装が可能な発光素子の他の例について、図面を参照して説明する。
図８（Ａ）には発光素子の他の例の底面図を示し、図８（Ｂ）には図８（Ａ）のｊ−ｊ’線に対応する断面模式図を示す。なお、図８に示す発光素子の構成要素のうち、図１に示す発光素子１の構成要素と同一の構成要素には、図１における符号と同一の符号を付してその説明を省略、若しくは簡単に説明する。

本実施形態の発光素子と、図１に示した発光素子１との相違点は、短絡防止用の絶縁膜の形成領域が異なっている点である。
すなわち図８に示すように、本実施形態の発光素子４１は、透光性基板２と半導体層３と正電極４及び負電極５と、短絡防止用の絶縁膜４６と、正電極パッド７及び負電極パッド８を具備して構成されている。
絶縁膜４６は、半導体層３の透光性基板２側と反対側に形成されている。また図８（Ａ）に示すように絶縁膜４６は、正電極４の一部と切欠部３ｇの切欠面３ｈとを覆うように形成されている。絶縁膜４６は、例えばＳｉＯ_２膜により構成されており、その厚みは５０ｎｍ乃至３００ｎｍ程度とされている。

また、正電極４の絶縁膜４６によって覆われていない部分（正電極の残部）には正電極パッド７が形成されている。
更に、負電極５の形成領域から、正電極４の絶縁膜４６によって覆われた部分（正電極の一部）には負電極パッド８が形成されている。負電極パッド８と正電極４とが重なる部分には絶縁膜４６が配置されており、この絶縁膜４６によって負電極パッド８と正電極４とが絶縁されている。

また、正電極パッド７と負電極パッド８の平面視形状は、図８（Ａ）に示すように略矩形状（長方形状）とされており、かつ相互に同一形状とされている。また、発光素子４１を透光性基板２の反対側から見たときに、正電極パッド７と負電極パッド８の各位置が対称となるように位置決めされている。また、正電極パッド７及び負電極パッド８は、相互に所定の間隔を空けて配置されており、また各パッド７、８の長辺部分同士が向き合うように配置されている。
また、正電極パッド７及び負電極パッド８には、ＳｎやＡｕＳｎなどの半田粒子を含む半田ペーストが塗布されていてもよい。

本実施形態の発光素子４１を製造するには、絶縁膜４６を正電極４の一部と切欠部３ｇの切欠面３ｈを覆うように形成する以外は第１の実施形態と同様にすれば良い。

本実施形態の発光素子４１によれば、第１の実施形態の発光素子１と同様に、本発明に係る実装基板に実装することによってセルフアライメント効果が奏される。

「第５の実施形態（発光ダイオードランプの一例）」
次に本発明の第５の実施形態について図面を参照して説明する。図９（Ａ）には本実施形態の発光ダイオードランプの平面模式図を示し、図９（Ｂ）には図９（Ａ）の断面模式図を示し、図９（Ｃ）には発光ダイオードランプの実装基板の平面模式図を示し、図９（Ｄ）には発光ダイオードランプの要部の断面模式図を示す。
図９（Ａ）及び図９（Ｂ）に示すように、本実施形態の発光ダイオードランプ１４１は、複数の発光素子１４２と、これら発光素子１４２が実装された実装基板１４３と、カバープレート１４４とから概略構成されている。
発光素子１４２は、透光性基板と、透光性基板に積層された半導体層と、半導体層の透光性基板側と反対側に形成された正電極及び負電極と、短絡防止用の絶縁膜と、相互に同一の形状である正電極パッド及び負電極パッドとを備えたフリップチップ構造のものがよい。より具体的には、例えば、上述の発光素子１、３１、４１を用いることができる。

また、実装基板１４３は、酸化アルミニウム等からなる絶縁基板１４３ａと、絶縁基板１４３ａの両面に形成された銅箔１４３ｂ、１４３ｃとから概略構成されている。絶縁基板１４３ａの一面側に形成された銅箔１４３ｂは、図９（Ｃ）に示すように、所定のパターン形状にパターニングされている。銅箔１４３ｂがパターニングされることによって、発光素子１４２の正極パッド及び負極パッドに対応する電極パターン１４３ｄが設けられる。銅箔１４３ｂがパターニングされることによって、外部回路に接続するための配線パターン１４３ｅ_１〜１４３ｅ_４も設けられる。配線パターン１４３ｅ_１と１４３ｅ_２とが一対になって電極パターン１４３ｄに接続され、別の配線パターン１４３ｅ_３と１４３ｅ_４とが一対になって別の電極パターン１４３ｄに接続される。一方、絶縁基板１４３ａの他面側に形成された銅箔１４３ｃは、図９（Ｂ）に示すように、絶縁基板の他面全面に形成されている。

図９（Ｄ）に示すように、電極パターン１４３ｄは、実装基板１４３に設けられた凹部１４３ｆの内部に配置されており、この凹部１４３ｆによって、電極パターン１４３ｄと配線パターン１４３ｅ_１〜１４３ｅ_４との間に段差部１４３ｇが形成されている。
そして、発光素子１４２は、この段差部１４３ｇ、１４３ｇの間にはまり込んでいる。

次に、図９（Ｂ）に示すように、カバープレート１４４は、酸化アルミニウム等からなる絶縁基板１４４ａと、絶縁基板１４４ａの一面全面に形成された銅箔１４４ｂとから構成されている。また、カバープレート１４４には、電極パターン１４３ｄを露出させる貫通孔１４４ｃと、配線パターン１４３ｅ_１〜１４３ｅ_４をそれぞれ露出させる貫通孔１４４ｄ〜１４４ｇとが設けられている。貫通孔１４４ｃの内部には、発光素子１４２が収納されている。また、貫通孔１４４ｃには、蛍光体入りの透明樹脂１４５が充填されている。更にカバープレート１４４には、配線パターン１４３ｂの一部を露出させる別の貫通孔１４４ｈ、１４４ｈが設けられている。この別の貫通孔１４４ｈ、１４４ｈには静電耐圧のための図示しないツェナーダイオードが取り付けられている。

また図９（Ｄ）及び図９（Ｂ）に示すように、
発光素子１４２は、正電極パッド及び負電極パッドを実装基板１４３側に向けて横一列に１２個が実装されており、これにより所謂フリップチップ構造が構成されている。より詳細には、各発光素子の正電極パッド及び負電極パッドが電極パターン１４３ｄにそれぞれ接合され、６個づつの直列配列となっている。実装基板１４３上の発光素子１４２同士の間隔は０．１ｍｍ程度に設定されている。

上記の発光ダイオードランプ１４１によれば、貫通孔１４４ｃに蛍光体入りの透明樹脂１４５が充填されているので、光の加色作用によって、例えば青色光を発光する発光素子を用いて、白色光を発する発光ダイオードランプを構成できる。
また、電極パターン１４３ｄと配線パターン１４３ｅ_１〜１４３ｅ_４との間に段差部１４３ｇが形成され、発光素子１４２がこの段差部１４３ｇ、１４３ｇの間にはまり込むので、上記の実施形態と同様にセルフアライメント機能が発現され、発光素子１４２を設計通りに実装させることができる。

「第６の実施形態（発光ダイオードランプの別の例）」
次に本発明の第６の実施形態について図面を参照して説明する。図１１（Ａ）には本実施形態の発光ダイオードランプの平面模式図を示し、図１１（Ｂ）には図１１（Ａ）の断面模式図を示し、図１１（Ｃ）には発光ダイオードランプの実装基板の平面模式図を示し、図１１（Ｄ）には発光ダイオードランプの要部の断面模式図を示す。
図１１（Ａ）及び図１１（Ｂ）に示すように、本実施形態の発光ダイオードランプ１５１は、複数の発光素子１５２と、これら発光素子１５２が実装された実装基板１５３と、カバープレート１５４とから概略構成されている。
発光素子１５２は、透光性基板と、透光性基板に積層された半導体層と、半導体層の透光性基板側と反対側に形成された正電極及び負電極と、短絡防止用の絶縁膜と、相互に同一の形状である正電極パッド及び負電極パッドとを備えたフリップチップ構造のものがよい。より具体的には、例えば、上記の発光素子１、２１、４１を用いることができる。

また、実装基板１５３は、アルミニウム等からなる金属基板１５３ａと、金属基板１５３ａの一面上に形成された絶縁樹脂膜１５３ｂと、絶縁樹脂膜１５３ｂ上に形成された銅箔１５３ｃとから概略構成されている。銅箔１５３ｃは、図１０（Ｃ）に示すように、所定のパターン形状にパターニングされている。銅箔１５３ｃがパターニングされることによって、発光素子１５２の正極パッド及び負極パッドに対応する電極パターン１５３ｄが設けられる。また、銅箔１５３ｃがパターニングされることによって、外部回路に接続するための配線パターン１５３ｅ_１〜１５３ｅ_４も設けられる。配線パターン１５３ｅ_１と１５３ｅ_２とが一対になって電極パターン１５３ｄに接続され、別の配線パターン１５３ｅ_３と１５３ｅ_４とが一対になって別の電極パターン５３ｄに接続される。

図１０（Ｄ）に示すように、電極パターン１５３ｄは、実装基板１５３に設けられた凹部１５３ｆの内部に配置されており、この凹部１５３ｆによって、電極パターン１５３ｄと配線パターン１５３ｅ_１〜１５３ｅ_４との間に段差部１５３ｇが形成されている。
そして、発光素子１５２は、この段差部１４３ｇによって位置決めされている。

次に、図１０（Ｂ）に示すように、カバープレート１５４は、アルミニウム等からなる金属基板１５４ａと、金属基板１５４ａの一面全面に形成された絶縁樹脂膜１５４ｂとから構成されている。絶縁樹脂膜１５４ｂは銅箔１５３ｃ側に向けられている。また、カバープレート１５４には、電極パターン１５３ｄを露出させる貫通孔１５４ｃと、配線パターン１５３ｅ_１〜１５３ｅ_４をそれぞれ露出させる貫通孔１５４ｄ〜１５４ｇとが設けられている。貫通孔１５４ｃの内部には、発光素子１５２が収納されている。また、貫通孔１５４ｃには、蛍光体入りの透明樹脂１５５が充填されている。更にカバープレート１５４には、配線パターン１５３ｂの一部を露出させる別の貫通孔１５４ｈ、５４ｈが設けられている。この別の貫通孔１５４ｈ、１５４ｈには静電耐圧のための図示しないツェナーダイオードが取り付けられている。

発光素子１５２は、正電極パッド及び負電極パッドを実装基板１５３側に向けて横二列、各列３個、合計で６個が実装されており、これにより所謂フリップチップ構造が構成されている。より詳細には、各発光素子の正電極パッド及び負電極パッドが電極パターン１５３ｄにそれぞれ接合されている。実装基板１５３上の発光素子１５２同士の間隔は０．１ｍｍ程度に設定されている。

上記の発光ダイオードランプ１５１によれば、貫通孔１５４ｃに蛍光体入りの透明樹脂１５５が充填されているので、光の加色作用を奏することができる。
また、貫通孔５４ｃからそれぞれ露出する配線パターン１５３ｄ（パターニングされた銅箔１５３ｃ）と金属基板１５４ａの端面とに、積層膜１５６、１５７が備えられており、銅箔１５３ｃ及びアルミニウム板（金属基板１５４ａ）が被覆された状態になっているので、特に青色光を発光する発光素子１５２を用いた場合に、青色光を積層膜１５６、１５７によって効率よく反射させることができ、発光ダイオードランプ１５１の出力を高めることができる。

更に、電極パターン１５３ｄと配線パターン１５３ｅ_１〜１５３ｅ_４との間に段差部１５３ｇが形成され、発光素子１５２がこの段差部１５３ｇによって位置決めされているので、上記の実施形態と同様にセルフアライメント機能が発現され、発光素子１５２を設計通りに実装させることができる。

以上、実施形態によって本発明を詳細に説明したが、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば発光素子は窒化ガリウム系半導体発光素子に限られるものではなく、他の種類の発光素子に適用しても良い。また、実施形態において説明した発光素子等を構成する構成部材の材質や寸法等はあくまで一例であり、本発明の範囲内において適宜変更することができる。更に、正電極と負電極の形状及び位置関係は、本実施形態の範囲に限定されるものではなく、適宜変更して良い。更にまた、静電極パッド及び負電極パッドの平面視形状は長方形状に限らず、正方形状でも良く、三角形状でも良く、角が曲面にされた矩形状でも良い。

図１は本発明の第１の実施形態である実装基板に実装される発光素子を示す図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のａ−ａ’線に対応する断面模式図であり、（Ｃ）は（Ａ）のｂ−ｂ’線に対応する断面模式図である。 図２は本発明の第１の実施形態である実装基板を示す図であって、（Ａ）は実装基板の要部を示す平面模式図であり、（Ｂ）は（Ａ）のｃ−ｃ’線に対応する断面模式図である。 図３は本発明の第１の実施形態である実装基板に発光素子を実装した状態を示す図であって、（Ａ）は平面模式図であり、（Ｂ）は（Ａ）のｄ−ｄ’線に対応する断面模式図である。 図４は本発明の第１の実施形態の実装基板を備えてなる発光ダイオードランプを示す断面模式図である。 図５は本発明の第２の実施形態である実装基板を示す図であって、（Ａ）は実装基板の要部を示す平面模式図であり、（Ｂ）は（Ａ）のｅ−ｅ’線に対応する断面模式図であり、（Ｃ）は（Ａ）のｆ−ｆ’線に対応する断面模式図である。 図６は本発明の第２の実施形態である実装基板に発光素子を実装した状態を示す図であって、（Ａ）は平面模式図であり、（Ｂ）は（Ａ）のｅ−ｅ’線に対応する断面模式図であり、（Ｃ）は（Ａ）のｆ−ｆ’線に対応する断面模式図である。 図７は発光素子の別の例を示す図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｇ−ｇ’線に対応する断面模式図であり、（Ｃ）は（Ａ）のｈ−ｈ’線に対応する断面模式図であり、（Ｄ）は（Ａ）のｉ−ｉ’線に対応する断面模式図である。 図８は発光素子の他の例を示す図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｊ−ｊ’線に対応する断面模式図である。 図９は本発明の第５の実施形態である発光ダイオードランプを示す図であって、（Ａ）は平面模式図であり、（Ｂ）は断面模式図であり、（Ｃ）は発光ダイオードランプを構成する実装基板の平面模式図であり、（Ｄ）は発光ダイオードランプの要部の断面模式図である。 図１０は本発明の第６の実施形態である発光ダイオードランプを示す図であって、（Ａ）は平面模式図であり、（Ｂ）は断面模式図であり、（Ｃ）は発光ダイオードランプを構成する実装基板の平面模式図であり、（Ｄ）は発光ダイオードランプの要部の断面模式図である。 図１１は従来のフリップチップ型半導体発光素子を示す図であって、（Ａ）は底面図であり、（Ｂ）は（Ａ）のｋ−ｋ’線に対応する断面模式図である。 図１２は従来の発光ダイオードランプを構成する基板を示す図であって、（Ａ）は平面模式図であり、（Ｂ）は（Ａ）のｌ−ｌ’線に対応する断面模式図である。 図１３は従来の発光ダイオードランプを示す断面模式図である。

符号の説明

１、３１、４１…発光素子（フリップチップ型半導体発光素子）、２、３２…透光性基板、３、３３…半導体層、７、３７…正電極パッド、８、３８…負電極パッド、１０、２０…実装基板、１０ｃ、２０ｃ…電極パターン、１０ｄ、２０ｄ…配線パターン、１１…発光ダイオードランプ（発光素子の実装構造）、２０ｄ_１…端面、２０ｅ…接続部、２０ｆ…段差部、ｗ_１…配線パターンの線幅

Claims (6)

1. 透光性基板と、前記透光性基板上に積層された半導体層と、前記半導体層の前記透光性基板側とは反対側に形成された負電極パッド及び正電極パッドとが備えられ、前記の各電極パッドの平面視形状が相互に同一の形状とされたフリップチップ型半導体発光素子が実装される実装基板であって、
   実装の際に前記の各電極パッドが接続される一対の電極パターンと、前記電極パターンに接続された配線パターンとを具備してなり、前記一対の電極パターンの平面視形状が相互に同一の形状とされていることを特徴とするフリップチップ型半導体発光素子用の実装基板。
2. 一の前記電極パターン対して複数の配線パターンが接続され、前記電極パターンと前記配線パターンとの接続部に前記配線パターンの端面を露出させる段差部が設けられていることを特徴とする請求項１に記載のフリップチップ型半導体発光素子用の実装基板。
3. 前記複数の配線パターンが略線状に形成されると共に、前記一対の電極パターンから引き出される各配線パターンの引出し方向が相互に異なる方向とされていることを特徴とする請求項２に記載のフリップチップ型半導体発光素子用の実装基板。
4. 前記配線パターンが略線状に形成されると共に、前記配線パターンの線幅が５００μｍ以下であることを特徴とする請求項１ないし請求項３のいずれかに記載のフリップチップ型半導体発光素子用の実装基板。
5. 請求項１ないし請求項４のいずれかに記載のフリップチップ型半導体発光素子が実装される実装基板と、
   透光性基板と、前記透光性基板上に積層された半導体層と、前記半導体層の前記透光性基板側とは反対側に形成された負電極パッド及び正電極パッドとが備えられ、前記の各電極パッドの平面視形状が相互に同一の形状とされたフリップチップ型半導体発光素子とを具備してなり、
   前記正電極パッド及び前記負電極パッドが前記実装基板の各電極パターンに接続されていることを特徴とするフリップチップ型半導体発光素子の実装構造。
6. 請求項５に記載の実装構造を備えたことを特徴とする発光ダイオードランプ。
   
   

Images