JP2002064265A - Ｂｇａ実装方法 - Google Patents

Ｂｇａ実装方法

Info

Publication number
JP2002064265A
JP2002064265A JP2000248624A JP2000248624A JP2002064265A JP 2002064265 A JP2002064265 A JP 2002064265A JP 2000248624 A JP2000248624 A JP 2000248624A JP 2000248624 A JP2000248624 A JP 2000248624A JP 2002064265 A JP2002064265 A JP 2002064265A
Authority
JP
Japan
Prior art keywords
solder
bga
hole
printed board
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000248624A
Other languages
English (en)
Inventor
Kozo Fukuzawa
浩三 福沢
Tomoji Saito
友治 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba IT and Control Systems Corp
Original Assignee
Toshiba Corp
Toshiba IT and Control Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba IT and Control Systems Corp filed Critical Toshiba Corp
Priority to JP2000248624A priority Critical patent/JP2002064265A/ja
Priority to US09/931,003 priority patent/US6735857B2/en
Publication of JP2002064265A publication Critical patent/JP2002064265A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 一般的な実装部品のはんだ接合部のはんだ付
け外観検査方法でＢＧＡはんだ接合部の良否判定を可能
としたＢＧＡ実装方法を提供する。 【解決手段】 プリント板基材７のスルーホール上部ラ
ンド１（またははんだ６）に、ソルダペースト３をあら
かじめ塗布しておき、ＢＧＡ側パッド５に接続されたは
んだ６をスルーホール上部ランド１の穴に填め合わせ装
着し、加熱することにより、はんだ６とソルダペースト
３は溶融して、スルーホールに流れ込み、スルーホール
裏面ランド９まで濡れ広がり、ＢＧＡ側パッド５とスル
ーホール上部ランド１とが密着してはんだ接合され、か
つはんだフィレットを形成する。これにより、一般的な
外観検査方法ではんだ接合部の良否判定ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＦＢＧＡ（Ｆｉｎ
ｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ファインボール
グリッドアレイ）等のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）をプリント板にはんだ付けする実装方法に関
するものである。
【０００２】
【従来の技術】図９乃至図１３を用いて、ＢＧＡをプリ
ント板にはんだ付けする実装方法等の従来例を説明す
る。
【０００３】まず、ＢＧＡの実装方法について、図９と
図１０で説明する。
【０００４】図９は、ＢＧＡをプリント板に実装する前
の状態を表す図である。ＢＧＡの構成は、ＢＧＡボディ
４の下部に、電極としてＢＧＡ側パッド５が格子状に配
列され、さらにＢＧＡ側パッド５の表面には、はんだボ
ール即ち球形状のはんだ６が接続されている。
【０００５】ＢＧＡをプリント板に実装するためには、
プリント板基材７にＢＧＡ側パッド５と同配列された電
極としてのプリント板側パッド２にソルダペースト３を
あらかじめ塗布しておき、球形状をしたはんだ６がプリ
ント板側パッド２に重なるように装着する。なお、図９
において、１はスルーホール上部ランド、８はスルーホ
ール内部、９はスルーホール下部ランドである。
【０００６】実装後は、図示しないリフロー装置等でＢ
ＧＡとプリント板を加熱し、はんだ６とソルダペースト
３を溶融させはんだ付け接合をさせる。
【０００７】図１０は、ＢＧＡをプリント板に実装した
後の状態を表した図である。
【０００８】溶融したはんだ６とソルダペースト３は一
つにまとまり、プリント板側パッド２に濡れ広がり、Ｂ
ＧＡ側パッド５とプリント板側パッド２間にはんだフィ
レットが形成されはんだ接合される。
【０００９】この時供給したソルダペースト３の量が多
かった場合、プリント板側パッド２間にはんだが広がっ
てつながり、はんだショート１２が発生する。またソル
ダペースト３の供給量が少なかったり、ＢＧＡのはんだ
ボールが欠落していた場合、ＢＧＡ側パッド５とプリン
ト板側パッド２がはんだ接合されず、はんだオープン１
１となる。
【００１０】図示していない一般的な実装部品のはんだ
接合部は、実装部品の外側にあり、実装部品のリードや
電極とプリント板のパッド間に形成されるはんだフィレ
ットを目視観察することではんだオープン、はんだショ
ートの判別が可能である。またはんだフィレットの状態
を、目視に変わるカメラやレーザを応用したはんだ付け
外観検査装置で自動検査することができる。
【００１１】図１１は、ＢＧＡとプリント板パッドのは
んだ接合部を、Ｘ線を使用して得た透過像の図である。
はんだ６に含まれる鉛は、Ｘ線を透過しにくいため透過
像では黒く映る。通常のはんだ接合部の透過像は円形状
態に映しだされるが、はんだショート１２の状態では隣
接するパッド間に楕円形の透過像が映しだされる。
【００１２】また、はんだオープン１１の状態では、は
んだ量が少ないため通常のはんだ接合部の透過像にくら
べ、小さな円形の透過像となる。このようにＢＧＡのは
んだフィレットはプリント板基材７とＢＧＡボディ４に
挟まれており、目視できない為、Ｘ線等を使用してその
透過画像を観察する必要がある。そのためＢＧＡを実装
したプリント板の検査工程は、ＢＧＡ部とその他実装部
品に工程を分けて実施していた。
【００１３】図１２は、ＢＧＡをリペア装置で取り外す
状態を表わした図である。
【００１４】図示していない一般的な実装部品のはんだ
不具合のリペア方法は、はんだショートの場合その箇所
をはんだこてで加熱しはんだを溶融させ除去する。また
はんだオープンの場合その箇所をはんだこてで加熱しは
んだを供給することで行われる。
【００１５】しかしＢＧＡをリペアするためには、専用
の高価なリペア装置が必要である。隣接するプリント板
側パッド２がはんだショート１２する、またはＢＧＡ側
パッド５とプリント板側パッド２がはんだオープン１１
すると、それが数百点はんだ接合箇所をもつＢＧＡの１
箇所であってもＢＧＡをいったん取り外し、新品のＢＧ
Ａを再度実装する必要がある。
【００１６】まずＢＧＡを取り外す方法は、図１２に示
すように、プリント板基材７下側からヒータ１６で加熱
すると共に、ＢＧＡ上側から図示していない熱風発生器
からの熱風を熱風ノズル１４にてＢＧＡに吹きつけ加熱
し、ＢＧＡ全てのはんだが溶融したのち、吸着ノズル１
５でＢＧＡボディ４を吸着し持ち上げ、プリント板から
取り外す。この取り外したＢＧＡは、ＢＧＡ側パッド５
のはんだが不均一となるため、再利用できない。プリン
ト板側パッド２に残ったはんだは、図示していないはん
だ吸い取り器で平らに均しておく。
【００１７】つぎにＢＧＡを再実装する方法は、新品の
ＢＧＡを準備し、吸着ノズル１５でＢＧＡを吸着し位置
決めを行い、プリント板から取り外す時と同様にプリン
ト板基材７下側からヒータ１６で加熱すると共に、ＢＧ
Ａ上側から図示していない熱風発生器からの熱風を熱風
ノズル１４にてＢＧＡに吹きつけ加熱し、ＢＧＡ全ての
はんだ６を溶融させ、はんだ接合させる。
【００１８】図１３は、ＢＧＡの放熱フィン１７を取り
付けた状態を表わす図である。
【００１９】ＢＧＡパッケージは、コンピュータのＣＰ
ＵやＭＰＵに用いられることが多く、ＣＰＵやＭＰＵの
高速化に伴い、通電時熱を発生する。
【００２０】しかし、従来のＢＧＡ実装方法では、ＢＧ
Ａボディ４とプリント板基材７の間にはんだ接合部分隙
間があることから、プリント板に熱を伝え放熱すること
ができなかった。そのため熱を逃す放熱フィン１７等が
必要であった。放熱フィン１７は、ＢＧＡボディ４上部
に取り付けられるため、製品の薄型化を阻害していた。
【００２１】
【発明が解決しようとする課題】上述のごとく、従来の
ＢＧＡ実装方法を用いたＢＧＡのはんだ接合部の検査
は、一般的な実装部品のはんだ接合部の検査とＢＧＡは
んだ接合部の検査の二つに分割する必要があった。その
ＢＧＡはんだ接合部の検査に高価なＸ線装置が必須とな
っていた。よって、検査工数増加による検査費の増加
と、プリント板の製造リードタイムの延長を招いた。さ
らにＢＧＡはんだ接合部不具合のリペアのためには、高
価なリペア装置が必須となる問題があった。また通電時
ＢＧＡの熱を放熱するために、放熱フィンや放熱ファン
を取り付ける必要があった。
【００２２】本発明は、この問題点を除去すべく、一般
的な実装部品のはんだ接合部のはんだ付け外観検査方法
でＢＧＡはんだ接合部の良否判定を可能とし、Ｘ線装置
とリペア装置を不要とし、軽薄短小化・短納期の要求に
応えた実装を実現できるＢＧＡ実装方法を提供すること
を目的とする。
【００２３】
【課題を解決するための手段】請求項１に記載の本発明
は、ＢＧＡをプリント板にはんだ付けするＢＧＡ実装方
法において、 プリント板のスルーホールの位置にある
プリント板のランドと、ＢＧＡのパッドに接続されたＢ
ＧＡのはんだボールの少なくとも一方にあらかじめソル
ダペーストを塗布しておき、プリント板のスルーホール
とＢＧＡのはんだボールとが重なるように装着し、ＢＧ
Ａとプリント板とを加熱することにより、はんだボール
とソルダペーストが溶融してスルーホールに流れ込み、
スルーホール裏面ランドに導かれて濡れ広がり、ＢＧＡ
のパッドがプリント板のスルーホールの位置にあるプリ
ント板のランドと密着してはんだ接合され、かつスルー
ホール裏面ランドにはんだフィレットが形成されること
を特徴とする。
【００２４】本発明によれば、ＢＧＡのスルーホール裏
面ランドに形成されたはんだフィレットを観察すること
により、ＢＧＡのはんだ接合の良否を判別できる。
【００２５】従って、一般的な実装部品のはんだフィレ
ット検査に用いられるはんだ付け自動検査装置も適用可
能となり、検査時間の大幅短縮が図れる。
【００２６】またソルダペーストが過剰に供給された場
合でも、加熱により溶融した余剰はんだは、スルーホー
ルの毛細管現象と濡れ現象から、スルーホールを伝って
スルーホール裏面ランドに集められるため、ＢＧＡパッ
ド側で、はんだショートは発生しない。
【００２７】さらに、ＢＧＡのはんだボールが欠落した
箇所で、はんだオープンが発生しても、スルーホール裏
面ランドから加熱し、はんだを供給することでリペア可
能となる。
【００２８】請求項２に記載の発明は、請求項１に記載
のＢＧＡ実装方法において、ＢＧＡのパッドとプリント
板のスルーホールの位置にあるプリント板のランドとを
はんだ接合させるために必要な、はんだとソルダペース
トとを加算した総はんだ量Ｖ SOLDERが、スルーホール体
積をＶTH、スルーホール裏面ランド上の半球上のはんだ
体積をＶRANDとしたとき、ＶTH＜ＶSOLDER＜ＶTH＋Ｖ
RANDの範囲であることを特徴とする。
【００２９】本ＢＧＡ実装方法の評価試験の結果、スル
ーホール内のはんだ量が少ないとはんだの表面張力がス
ルーホール内部方向に働き、ＢＧＡのパッドからはんだ
が離れ、はんだオープンとなることが分かった。
【００３０】またはんだ量が多すぎると、はんだはスル
ーホール裏面ランド上に膨らんだ状態となり、隣接する
スルーホール裏面ランド上のはんだと接触し、はんだシ
ョートが発生する。この評価試験結果からスルーホール
の体積をもとにＢＧＡ実装に必要なはんだ量を算出し明
確にできる。
【００３１】本発明によれば、いろいろなサイズのＢＧ
Ａのばんだボールとスルーホールの組み合わせであって
も、簡単に適切なはんだ量が算出可能となり、はんだ付
け不具合のない安定したＢＧＡ実装が得られる。
【００３２】また本ＢＧＡ実装方法を適用するプリント
板のパッドサイズ、スルーホール径等の設計基準を構築
できる。
【００３３】請求項３に記載の本発明は、請求項１に記
載のＢＧＡ実装方法において、ＢＧＡのシリコンチップ
の位置と対応するプリント板の位置にベタパターンを設
け、ＢＧＡのボディとベタパターンとを密着させたこと
を特徴とする。
【００３４】本発明によれば、通電時のＢＧＡの熱を効
率よく放熱することができる。また放熱フィンや放熱フ
ァンが不要となり、製品の薄型化が可能となる。
【００３５】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。なお、以下の図におい
て、同符号は同一部分または対応部分を示す。
【００３６】（第１の実施形態）図１乃至図３を用い
て、本発明の第１の実施形態に係わるＢＧＡ実装方法を
説明する。
【００３７】図１は、ＢＧＡをプリント板に実装する前
の状態を表す図である。同図に示すように、ＢＧＡの構
成は、ＢＧＡボディ４の下部に電極としてＢＧＡ側パッ
ド５が格子状に配列され、さらにＢＧＡ側パッド５の表
面には、球形状のはんだ６が接続されている。また、プ
リント板の構成は、プリント板基材７にＢＧＡ側パッド
５と同配列されたスルーホール上部ランド１があり、そ
のスルーホール上部ランド１はスルーホール内部８を介
してスルーホール裏面ランド（スルーホール下部ラン
ド）９へ接続されている。スルーホール上部、内部、下
部はいずれも図示しない上層パターン、内層パターン、
下層パターンを通じて他部品と接続されている。
【００３８】このＢＧＡとプリント板を装着させるため
には、スルーホール上部ランド１、または球形状をした
はんだ６に、ソルダペースト３をあらかじめ塗布してお
き、球形状をしたはんだ６をスルーホール上部ランド１
の穴に填め合わせ装着する。装着後は、図示しないリフ
ロー装置等でＢＧＡとプリント板を加熱し、はんだ６を
溶融させる。
【００３９】図２は、ＢＧＡをプリント板に実装した後
の状態を表した図である。図１のはんだ６は溶融してス
ルーホール上部ランド１に濡れ広がり、スルーホールの
中に毛細管現象と濡れ現象からはんだ６が溶け込み、さ
らにスルーホール裏面ランド９まで濡れ広がり、ＢＧＡ
側パッド５とスルーホール上部ランド１とが密着しては
んだ接合され、かつはんだフィレットを形成する。その
状態を目視で確認することにより、はんだ接合が正確に
行われたことを確認できる。
【００４０】一般的な実装部品のはんだフィレット検査
に用いられるはんだ付け自動検査装置も適用可能とな
り、検査時間の大幅短縮が図れる。
【００４１】またソルダペースト３が過剰に供給された
場合でも、加熱により溶融した余剰はんだは、スルーホ
ールの毛細管現象と濡れ現象から、スルーホールを伝っ
てスルーホール裏面ランド９に集められるため、ＢＧＡ
パッド５側で、はんだショート１２は発生しない。
【００４２】さらに、図３にこの実施形態におけるリペ
アの状態を表わす。同図に示すように、ＢＧＡのはんだ
ボールすなわち球形状をしたはんだ６が欠落した箇所
で、はんだオープン１１が発生しても、スルーホール裏
面ランド９からはんだこて１０等で加熱し、はんだ６を
供給することでリペア可能となる。
【００４３】（第２の実施形態）次に、本発明の第２の
実施形態に係わるＢＧＡ実装方法を説明する。図４は、
本発明の第２の実施形態に係わるＢＧＡ実装方法のはん
だ体積の上下限を表わした図である。
【００４４】本ＢＧＡ実装方法の評価試験の結果、スル
ーホール内のはんだ量が少ないとはんだ６の表面張力が
スルーホール内部方向に働き、ＢＧＡパッド５からはん
だ６が離れはんだオープン１１となることが分かった。
よってはんだオープン１１現象を無くす最低限のはんだ
量は、スルーホールの内部体積分必要である。
【００４５】また、はんだ量が多すぎると、はんだ６は
スルーホール裏面ランド９上に膨らんだ状態となり、隣
接するスルーホール裏面ランド９上のはんだ６と接触
し、はんだショート１２が発生する。
【００４６】そこで、隣接するパッド間距離にも左右さ
れるが、最低限パッドサイズよりはみ出さないはんだフ
ィレットを形成させれば良い。よってスルーホール内部
体積と、スルーホール裏面ランド９寸法を直径とした半
球の体積を合わせたものを最大はんだ量とすれば良い。
【００４７】ＢＧＡはんだボールすなわち球形状をした
はんだ６の体積をＶBGAとし、ソルダペースト３の体積
をＶPASTEとすれば、１つのはんだ接合箇所の総はんだ
体積ＶSOLDER＝ＶBGA＋ＶPASTEとなる。またスルーホー
ル体積をＶTH、スルーホール裏面ランド９上の半球上の
はんだ体積をＶRANDとすれば、はんだ接合に必要な総は
んだ体積ＶSOLDERは、ＶTH＜ＶSOLDER＜ＶTH＋ＶRANDを
満たしていればよい。
【００４８】実装するＢＧＡが決定している場合、ＢＧ
Ａのはんだボールサイズを調査し、塗布するソルダペー
スト量から総はんだ量を算出し、プリント板設計時スル
ーホールの内径の変更や、プリント板基材７の厚さの変
更やスルーホール裏面ランド９寸法の変更により、総は
んだ量が上記計算式を満たすように制御できる。
【００４９】またソルダペースト３の塗布量を制御する
ことによっても、同様に上記計算式を満たすように制御
できる。
【００５０】本実施形態によれば、いろいろなサイズの
ＢＧＡのはんだボールとスルーホールの組み合わせであ
っても、簡単に最適なはんだ量を算出可能となり、はん
だ付け不具合のない安定したＢＧＡ実装が得られる。
【００５１】また本ＢＧＡ実装方法を適用するプリント
板のパッドサイズ、スルーホール径等の設計基準を構築
できる。
【００５２】（第３の実施形態）次に、図５及び図６を
用いて、本発明の第３の実施形態に係わるＢＧＡ実装方
法を説明する。
【００５３】図５はＢＧＡをプリント板に実装する前の
状態を表す図である。同図に示すように、ＢＧＡの構成
は、ＢＧＡボディ４の下部に電極としてＢＧＡ側パッド
５が格子状に配列され、ＢＧＡ側パッド５の表面には、
球形状のはんだ６が接続されている。また、プリント板
の構成は、プリント板基材７にＢＧＡ側パッド５と同配
列されたスルーホール上部ランド１があり、そのスルー
ホール上部ランド１はスルーホール内部８を介してスル
ーホール裏面ランド９へ接続されている。スルーホール
上部、内部、下部はいずれも図示しない上層パターン、
内層パターン、下層パターンを通じて他部品と接続され
ている。さらにプリント板基材７におけるＢＧＡのシリ
コンチップ２０の位置に対応する位置には、その特定範
囲のスルーホール周囲の全面を銅箔で覆ったベタパター
ン１３が配置されている。プリント板基材７の裏面にも
同様のベタパターン１３が配置されている。この表裏の
ベタパターン１３はスルーホールで接続されている。
【００５４】このＢＧＡとプリント板を装着させるため
には、スルーホール上部ランド１、または球形状をした
はんだにソルダペースト３をあらかじめ塗布しておき、
球形状をしたはんだ６をスルーホール上部ランド１の穴
に填め合わせ装着する。装着後は、図示しないリフロー
装置等でＢＧＡとプリント板を加熱し、はんだ６を溶融
させる。
【００５５】図６は、ＢＧＡをプリント板に実装した後
の状態を表した図である。図５のはんだ６は溶融しては
んだ６はスルーホール上部ランド１に濡れ広がり、スル
ーホールの中に毛細管現象と濡れ現象からはんだ６が溶
け込み、ＢＧＡの自重による効果を伴い、ＢＧＡ側パッ
ド５とスルーホール上部ランド１が密着する。これに伴
いＢＧＡボディ４とプリント板ベタパターン１３が密着
することにより、ＢＧＡ通電時の熱を、プリント板を経
由し、熱伝導率の高い銅から効率よく放熱することがで
きる。またベタパターン１３をグランドに接続すること
で、ノイズに強いＢＧＡ実装が得られる。
【００５６】（第４の実施形態）次に、図７及び図８を
用いて、本発明の第３の実施形態に係わるＢＧＡ実装方
法を説明する。
【００５７】図７はＢＧＡをプリント板に実装する前の
状態を表す図である。同図に示すように、ＢＧＡの構成
は、ＢＧＡボディ４の下部に電極としてＢＧＡ側パッド
５が格子状に配列され、ＢＧＡ側パッド５の表面には、
球形状のはんだ６が接続されている。さらにＢＧＡのシ
リコンチップ２０の位置にも球形状のはんだ６が接続さ
れている。また、プリント板の構成は、プリント板基材
７にＢＧＡ側パッド５と同配列されたスルーホール上部
ランド１があり、そのスルーホール上部ランド１はスル
ーホール内部８を介してスルーホール裏面ランド９へ接
続されている。スルーホール上部、内部、下部はいずれ
も図示しない上層パターン、内層パターン、下層パター
ンを通じて他部品と接続されている。さらにプリント板
基材７におけるＢＧＡのシリコンチップ２０の位置に対
応する位置には、その特定範囲のスルーホール周囲の全
面を銅箔で覆ったベタパターン１３が配置されている。
プリント板基材７の裏面にも同様のベタパターン１３が
配置されている。この表裏のベタパターン１３はスルー
ホールで接続されている。
【００５８】このＢＧＡとプリント板を装着させるため
には、スルーホール上部ランド１、または球形状をした
はんだ６にソルダペースト３をあらかじめ塗布してお
き、球形状をしたはんだ６をスルーホール上部ランド１
の穴に填め合わせ装着する。装着後は、図示しないリフ
ロー装置等でＢＧＡとプリント板を加熱し、はんだを溶
融させる。
【００５９】図８はＢＧＡをプリント板に実装した後の
状態を表した図である。図７のはんだ６は溶融してスル
ーホール上部ランド１に濡れ広がり、スルーホールの中
に毛細管現象と濡れ現象からはんだが溶け込みＢＧＡの
自重による効果を伴い、ＢＧＡ側パッド５とスルーホー
ル上部ランドが密着する。これとともにＢＧＡボディ４
とプリント板ベタパターン１３がはんだ接合されること
により、ＢＧＡ通電時の熱がスルーホールを経由しプリ
ント板裏面へ伝わり、熱伝導率の高い銅から効率よく放
熱することができる。
【００６０】
【発明の効果】以上説明したように、本発明のＢＧＡ実
装方法によれば、ＢＧＡに付加されたはんだボールとソ
ルダペーストを接合材料として、ＢＡＧのパッドとプリ
ント板のスルーホールの位置にあるプリント板のパッド
およびスルーホール内壁をはんだ接合しながらスルーホ
ール裏面ランドに導きはんだフィレットを形成させるた
め、ＢＧＡはんだ接合部の目視検査を可能とし、従来の
ＢＧＡのＸ線等による検査が不要となり、実装プリント
板の検査性が向上する。
【００６１】また、ＢＧＡはんだ付け不具合箇所をはん
だこて１０でリペア可能となり、実装プリント板の歩留
まり向上が得られる。
【００６２】さらに本発明のＢＧＡ実装方法を適用する
際、設計基準を構築できる。
【００６３】さらにプリント板にベタパターンを付加す
ることにより、通電時のＢＧＡの熱を効率よく放熱する
ことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における実装前の状態
を表わす要部断面図。
【図２】本発明の第１の実施形態における実装後の状態
を表わす要部断面図。
【図３】本発明の第１の実施形態における実装後のリペ
ア状態を表わす要部断面図。
【図４】本発明の第２の実施形態における実装後の状態
を表わす要部断面図。
【図５】本発明の第３の実施形態における実装前の状態
を表わす要部断面図。
【図６】本発明の第３の実施形態における実装後の状態
を表わす要部断面図。
【図７】本発明の第４の実施形態における実装前の状態
を表わす要部断面図。
【図８】本発明の第４の実施形態における実装後の状態
を表わす要部断面図。
【図９】従来例における実装前の状態を表わす要部断面
図。
【図１０】従来例における実装後の状態を表わす要部断
面図。
【図１１】従来例における実装後のＸ線透過像を表わす
上面図。
【図１２】従来例における実装後のリペア状態を表わす
要部断面図。
【図１３】従来例における実装後の放熱フィンを取り付
けた状態を表わす要部断面図。
【符号の説明】
１…スルーホール上部ランド ２…プリント板側パッド ３…ソルダペースト ４…ＢＧＡボディ ５…ＢＧＡ側パッド ６…はんだ ７…プリント板基材 ８…スルーホール内部 ９…スルーホール裏面ランド（スルーホール下部ラン
ド） １０…はんだこて １１…はんだオープン １２…はんだショート １３…ベタパターン ２０…シリコンチップ １４…熱風ノズル １５…吸着ノズル １６…ヒータ １７…放熱フィン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２３Ｋ 3/06 Ｂ２３Ｋ 3/06 Ｅ Ｈ０１Ｌ 23/12 ５０１ Ｈ０１Ｌ 23/12 ５０１Ｂ Ｈ０５Ｋ 1/02 Ｈ０５Ｋ 1/02 Ｑ 1/18 1/18 Ｌ (72)発明者 齊藤 友治 東京都府中市東芝町１番地 株式会社東芝 府中事業所内 Ｆターム(参考） 5E319 AA03 AC01 AC12 AC16 BB01 BB04 BB05 CC33 CD04 CD26 CD29 CD53 CD55 CD60 GG05 GG11 GG15 5E336 AA04 AA16 BB02 BB03 BC15 BC34 CC32 CC34 CC36 EE03 GG03 GG06 GG12 GG23 GG30 5E338 AA02 AA03 BB02 BB05 BB13 BB25 BB71 CC01 CC08 CD15 CD23 EE02 EE33 EE53 EE60

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ＢＧＡをプリント板にはんだ付けするＢＧ
    Ａ実装方法において、プリント板のスルーホールの位置
    にあるプリント板のランドと、ＢＧＡのパッドに接続さ
    れたＢＧＡのはんだボールの少なくとも一方にあらかじ
    めソルダペーストを塗布しておき、前記プリント板のス
    ルーホールと前記ＢＧＡのはんだボールとが重なるよう
    に装着し、前記ＢＧＡと前記プリント板とを加熱するこ
    とにより、前記はんだボールと前記ソルダペーストが溶
    融して前記スルーホールに流れ込み、スルーホール裏面
    ランドに導かれて濡れ広がり、前記ＢＧＡのパッドが前
    記プリント板のスルーホールの位置にあるプリント板の
    ランドと密着してはんだ接合され、かつ前記スルーホー
    ル裏面ランドにはんだフィレットが形成されることを特
    徴としたＢＧＡ実装方法。
  2. 【請求項２】前記ＢＧＡのパッドと前記プリント板のス
    ルーホールの位置にあるプリント板のランドとをはんだ
    接合させるために必要な、はんだとソルダペーストとを
    加算した総はんだ量ＶSOLDERは、スルーホール体積をＶ
    TH、スルーホール裏面ランド上の半球上のはんだ体積を
    ＶRANDとしたとき、ＶTH＜ＶSOLDER＜ＶTH＋ＶRANDの範
    囲であることを特徴とした請求項１に記載のＢＧＡ実装
    方法。
  3. 【請求項３】前記ＢＧＡのシリコンチップの位置と対応
    する前記プリント板の位置にベタパターンを設け、前記
    ＢＧＡのボディと前記ベタパターンとを密着させたこと
    を特徴とした請求項１に記載のＢＧＡ実装方法。
JP2000248624A 2000-08-18 2000-08-18 Ｂｇａ実装方法 Pending JP2002064265A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000248624A JP2002064265A (ja) 2000-08-18 2000-08-18 Ｂｇａ実装方法
US09/931,003 US6735857B2 (en) 2000-08-18 2001-08-17 Method of mounting a BGA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000248624A JP2002064265A (ja) 2000-08-18 2000-08-18 Ｂｇａ実装方法

Publications (1)

Publication Number Publication Date
JP2002064265A true JP2002064265A (ja) 2002-02-28

Family

ID=18738500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000248624A Pending JP2002064265A (ja) 2000-08-18 2000-08-18 Ｂｇａ実装方法

Country Status (2)

Country Link
US (1) US6735857B2 (ja)
JP (1) JP2002064265A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005501742A (ja) * 2001-09-14 2005-01-20 スマート ピーエーシー ゲゼルシャフト ミット ベシュレンクテル ハフツング テクノロジー サービシーズ はんだ接合部の製造方法
KR100769729B1 (ko) 2006-06-26 2007-10-23 삼성전기주식회사 카메라 모듈 패키지
WO2009081685A1 (ja) * 2007-12-26 2009-07-02 Murata Manufacturing Co., Ltd. 部品実装基板およびその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064265A (ja) * 2000-08-18 2002-02-28 Toshiba It & Control Systems Corp Ｂｇａ実装方法
US6991970B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device
DE10249992C1 (de) * 2002-10-26 2003-12-24 Saint Gobain Sekurit D Gmbh Durchsichtige Scheibe mit einer undurchsichtigen Kontaktfläche für eine Lötverbindung
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US7005742B2 (en) * 2004-02-05 2006-02-28 Texas Instruments Incorporated Socket grid array
US20050173152A1 (en) * 2004-02-10 2005-08-11 Post Scott E. Circuit board surface mount package
US7317255B2 (en) * 2004-09-30 2008-01-08 Kyocera Wireless Corp. Reliable printed wiring board assembly employing packages with solder joints
US20060091184A1 (en) * 2004-10-28 2006-05-04 Art Bayot Method of mitigating voids during solder reflow
FR2884048A1 (fr) * 2005-04-01 2006-10-06 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
DE102006042774A1 (de) * 2006-09-12 2008-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Ankontaktierung
DE102008014742A1 (de) * 2008-03-18 2009-09-24 Qimonda Ag Anordnung in Flip-Chip-Montagebauweise, Überprüfungsanordnung zum Überprüfen der Positionierung eines integrierten Schaltkreises relativ zu einem Träger einer Anordnung in Flip-Chip-Montagebauweise und Verfahren zum Überprüfen der Positionierung eines integrierten Schaltkreises relativ zu einem Träger einer Anordnung in Flip-Chip-Montagebauweise
JP5662277B2 (ja) * 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
US9337137B1 (en) * 2012-10-29 2016-05-10 Amkor Technology, Inc. Method and system for solder shielding of ball grid arrays
FR2999459B1 (fr) * 2012-12-19 2015-05-29 Valeo Systemes Thermiques Procede de brasage d'un circuit imprime
CN103596357A (zh) * 2013-11-29 2014-02-19 沙洲职业工学院 一种pcb板及功率电子器件散热装置
US20150187681A1 (en) * 2013-12-26 2015-07-02 Ravi V. Mahajan Flexible microelectronic assembly and method
US11195269B2 (en) * 2015-03-27 2021-12-07 Texas Instruments Incorporated Exposed pad integrated circuit package
DE102016105581A1 (de) * 2016-03-24 2017-09-28 Infineon Technologies Ag Umleiten von Lotmaterial zu einer visuell prüfbaren Packungsoberfläche
CN107592733A (zh) * 2017-08-24 2018-01-16 深圳市华星光电半导体显示技术有限公司 用于贴装球栅阵列封装芯片的印刷电路板及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
JPH114066A (ja) 1997-06-11 1999-01-06 Ricoh Co Ltd プリント配線板
US6395995B1 (en) * 2000-03-15 2002-05-28 Intel Corporation Apparatus for coupling integrated circuit packages to bonding pads having vias
JP2002064265A (ja) * 2000-08-18 2002-02-28 Toshiba It & Control Systems Corp Ｂｇａ実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005501742A (ja) * 2001-09-14 2005-01-20 スマート ピーエーシー ゲゼルシャフト ミット ベシュレンクテル ハフツング テクノロジー サービシーズ はんだ接合部の製造方法
KR100938920B1 (ko) * 2001-09-14 2010-01-27 스마트 팩 게엠베하 테크놀로지 서비시즈 솔더접속부의 제조방법
US7726543B2 (en) 2001-09-14 2010-06-01 Smart Pac Gmbh Technology Services Method for the production of a soldered joint
KR100769729B1 (ko) 2006-06-26 2007-10-23 삼성전기주식회사 카메라 모듈 패키지
WO2009081685A1 (ja) * 2007-12-26 2009-07-02 Murata Manufacturing Co., Ltd. 部品実装基板およびその製造方法

Also Published As

Publication number Publication date
US6735857B2 (en) 2004-05-18
US20020020058A1 (en) 2002-02-21

Similar Documents

Publication Publication Date Title
JP2002064265A (ja) Ｂｇａ実装方法
US5489750A (en) Method of mounting an electronic part with bumps on a circuit board
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
US5930889A (en) Method for mounting packaged integrated circuit devices to printed circuit boards
JP6490223B2 (ja) はんだ箇所におけるボイドの低減方法
JPH03504064A (ja) 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット
JP2006303356A (ja) 電子部品実装方法
JP2004349418A (ja) 表面実装部品の実装構造、実装方法およびリペア方法
US20060163330A1 (en) Site flattening tool and method for circuit board repair
JP2002057453A (ja) 半導体装置のリペア方法
JP2011258749A (ja) 電子部品の実装方法、電子部品の取り外し方法及び配線板
JP3146726B2 (ja) バンプ付電子部品の実装方法
JP2735059B2 (ja) プリント配線板の実装部品のリペア方法
JP2008277360A (ja) 電子部品実装方法
JPH11186454A (ja) Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JPH0983128A (ja) 半導体モジュールの接合構造
JP2006120940A (ja) 電子部品実装基板、加熱装置及びシールドケース装着方法
JP2001085832A (ja) 電子部品実装構造とその実装方法
JP2009076812A (ja) 半導体装置の製造方法
JP2842201B2 (ja) プリント基板及び電子部品の接合方法
JP4569361B2 (ja) 回路板及びレーザはんだ付け方法
JP2024502563A (ja) 半導体パッケージおよびその製造方法
JPH0845982A (ja) 半導体装置の実装構造及び方法
KR20050060813A (ko) Ｐｃｂ의 무연납 실장구조
JPH01309396A (ja) リフロー半田付け方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060621

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20070306