JP3146726B2 - バンプ付電子部品の実装方法 - Google Patents
バンプ付電子部品の実装方法Info
- Publication number
- JP3146726B2 JP3146726B2 JP5046493A JP5046493A JP3146726B2 JP 3146726 B2 JP3146726 B2 JP 3146726B2 JP 5046493 A JP5046493 A JP 5046493A JP 5046493 A JP5046493 A JP 5046493A JP 3146726 B2 JP3146726 B2 JP 3146726B2
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- substrate
- bump
- reflow
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子部品の電極に突設
されたバンプを基板の電極に着地させ、次にリフロー処
理を行ってバンプを加熱溶融させることによりバンプを
基板の電極にボンディングするバンプ付電子部品の実装
方法に関するものである。
されたバンプを基板の電極に着地させ、次にリフロー処
理を行ってバンプを加熱溶融させることによりバンプを
基板の電極にボンディングするバンプ付電子部品の実装
方法に関するものである。
【０００２】
【従来の技術】バンプ付電子部品はリード付電子部品と
比較して実装面積を小さくできることから、近年、次第
に普及してきている。図８は、基板に実装された従来の
バンプ付電子部品の側面図である。バンプ付電子部品１
は、電子部品２の電極３にバンプ（突出電極）４を突設
して形成されており、このバンプ４を基板５の電極６に
着地させた後、リフロー処理を行ってバンプ４を加熱溶
融させることにより、バンプ４を電極６にボンディング
する。
比較して実装面積を小さくできることから、近年、次第
に普及してきている。図８は、基板に実装された従来の
バンプ付電子部品の側面図である。バンプ付電子部品１
は、電子部品２の電極３にバンプ（突出電極）４を突設
して形成されており、このバンプ４を基板５の電極６に
着地させた後、リフロー処理を行ってバンプ４を加熱溶
融させることにより、バンプ４を電極６にボンディング
する。
【０００３】図９は、バンプ４を基板５の電極６にボン
ディングする前の部分拡大図であって、バンプ４の断面
形状は略円球状である。また図１０はボンディング後の
部分拡大図であって、バンプ４は加熱溶融時の表面張力
と電子部品２の自重により押し潰されて、やや扁平な断
面形状となっている。
ディングする前の部分拡大図であって、バンプ４の断面
形状は略円球状である。また図１０はボンディング後の
部分拡大図であって、バンプ４は加熱溶融時の表面張力
と電子部品２の自重により押し潰されて、やや扁平な断
面形状となっている。
【０００４】電子部品２に突設されるバンプ４の数は、
一般に１０個以上、若しくは数１００個以上であってき
わめて多いが、すべてのバンプ４を基板５の電極６に確
実に着地させてボンディングしなければならず、ボンデ
ィング不良のバンプ４が１個でもあると、不良品となっ
てしまう。
一般に１０個以上、若しくは数１００個以上であってき
わめて多いが、すべてのバンプ４を基板５の電極６に確
実に着地させてボンディングしなければならず、ボンデ
ィング不良のバンプ４が１個でもあると、不良品となっ
てしまう。
【０００５】
【発明が解決しようとする課題】ところがバンプ４の高
さｄ１にばらつきが生じることはその製造上避けられ
ず、また基板５にも反りが生じることはその製造上避け
られないことから、従来の実装方法では、多数個のすべ
てのバンプ４を基板５の電極６に確実に着地させてボン
ディングさせることはかなり困難であるという問題点が
あった。因みに、バンプ４はスクリーン印刷法やメッキ
法などにより形成される。
さｄ１にばらつきが生じることはその製造上避けられ
ず、また基板５にも反りが生じることはその製造上避け
られないことから、従来の実装方法では、多数個のすべ
てのバンプ４を基板５の電極６に確実に着地させてボン
ディングさせることはかなり困難であるという問題点が
あった。因みに、バンプ４はスクリーン印刷法やメッキ
法などにより形成される。
【０００６】またバンプ付電子部品１を基板５に実装し
た後、バンプ４が基板５の電極６にしっかりボンディン
グされているか否かを検査する必要があるが、従来の実
装方法では、ボンディング良とボンディング不良のバン
プ４には形状的な差異はあまり無いので、例えば軟Ｘ線
による外観検査を行っても信頼性の高い良否判定結果を
得にくいという問題点があった。
た後、バンプ４が基板５の電極６にしっかりボンディン
グされているか否かを検査する必要があるが、従来の実
装方法では、ボンディング良とボンディング不良のバン
プ４には形状的な差異はあまり無いので、例えば軟Ｘ線
による外観検査を行っても信頼性の高い良否判定結果を
得にくいという問題点があった。
【０００７】ところで、図９に示すリフロー前のバンプ
４の高さｄ１と、図１０に示すリフロー後のバンプ４の
高さｄ２の差△ｄ＝ｄ１−ｄ２が大きい程、すなわちリ
フロー処理によってバンプ４の高さが収縮する程、バン
プ４の高さのばらつきや基板５の反りを吸収でき、すべ
てのバンプ４を基板５の電極６に確実にボンディングで
きる。また図９に示すバンプ４の形状と、図１０に示す
バンプ４の形状に顕著な差異がある程、ボンディング良
・ボンディング不良の外観検査の良否判定を行いやすい
ものである。
４の高さｄ１と、図１０に示すリフロー後のバンプ４の
高さｄ２の差△ｄ＝ｄ１−ｄ２が大きい程、すなわちリ
フロー処理によってバンプ４の高さが収縮する程、バン
プ４の高さのばらつきや基板５の反りを吸収でき、すべ
てのバンプ４を基板５の電極６に確実にボンディングで
きる。また図９に示すバンプ４の形状と、図１０に示す
バンプ４の形状に顕著な差異がある程、ボンディング良
・ボンディング不良の外観検査の良否判定を行いやすい
ものである。
【０００８】そこで本発明は叙上の点を勘案してなされ
たものであって、電子部品のすべてのバンプを基板の電
極に確実にボンディングでき、且つ実装後の外観検査に
おいてボンディング良・ボンディング不良を的確に判定
することが可能なバンプ付電子部品の実装方法を提供す
ることを目的とする。
たものであって、電子部品のすべてのバンプを基板の電
極に確実にボンディングでき、且つ実装後の外観検査に
おいてボンディング良・ボンディング不良を的確に判定
することが可能なバンプ付電子部品の実装方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】このために本発明のバン
プ付電子部品の実装方法は、基板の電極の面積を電子部
品の電極の面積よりも大きく形成することにより、リフ
ロー処理において加熱溶融したバンプを基板の電極上に
拡散させてその断面形状を台形状にした後、Ｘ線装置に
よりバンプの平面積を観察し、この平面積の大小からボ
ンディング良・ボンディング不良を判定するようにした
ものである。
プ付電子部品の実装方法は、基板の電極の面積を電子部
品の電極の面積よりも大きく形成することにより、リフ
ロー処理において加熱溶融したバンプを基板の電極上に
拡散させてその断面形状を台形状にした後、Ｘ線装置に
よりバンプの平面積を観察し、この平面積の大小からボ
ンディング良・ボンディング不良を判定するようにした
ものである。
【００１０】
【作用】上記構成によれば、リフロー時に加熱溶融した
バンプが面積の大きい基板の電極上に拡散することによ
り、その断面形状は台形となることから、リフロー前の
バンプの高さとリフロー後のバンプ高さの差が大きくな
り、このようなバンプの高さの収縮によってバンプの高
さのばらつきや基板の反りを吸収してすべてのバンプを
基板の電極にボンディングできる。またリフロー後には
バンプの平面積はリフロー前に比較して著しく大きくな
るので、Ｘ線を使用してバンプの平面積の大きさを測定
することにより、ボンディング良・ボンディング不良の
良否判定を的確に行える。
バンプが面積の大きい基板の電極上に拡散することによ
り、その断面形状は台形となることから、リフロー前の
バンプの高さとリフロー後のバンプ高さの差が大きくな
り、このようなバンプの高さの収縮によってバンプの高
さのばらつきや基板の反りを吸収してすべてのバンプを
基板の電極にボンディングできる。またリフロー後には
バンプの平面積はリフロー前に比較して著しく大きくな
るので、Ｘ線を使用してバンプの平面積の大きさを測定
することにより、ボンディング良・ボンディング不良の
良否判定を的確に行える。
【００１１】
【実施例】次に、図面を参照しながら本発明の実施例を
説明する。
説明する。
【００１２】図１は実装前のバンプ付電子部品と基板の
斜視図である。バンプ付電子部品１は、電子部品２の下
面に形成された電極３上にバンプ４を突設して形成され
ている。このバンプ付電子部品１は、上記した従来のバ
ンプ付電子部品と同じものである。また基板５の上面に
は電極６がエッチング法などにより形成されているが、
基板５の電極６の面積は、電子部品２の電極３の面積よ
りもかなり大きくしてある。なお本実施例の電極３，６
の平面形状は円形であるが、四角形などでもよい。
斜視図である。バンプ付電子部品１は、電子部品２の下
面に形成された電極３上にバンプ４を突設して形成され
ている。このバンプ付電子部品１は、上記した従来のバ
ンプ付電子部品と同じものである。また基板５の上面に
は電極６がエッチング法などにより形成されているが、
基板５の電極６の面積は、電子部品２の電極３の面積よ
りもかなり大きくしてある。なお本実施例の電極３，６
の平面形状は円形であるが、四角形などでもよい。
【００１３】このバンプ付電子部品１は、基板５の電極
６にフラックスを塗布した後、バンプ４を電極６に着地
させて基板５に搭載され、続いてリフロー処理が行われ
る。図２はリフロー装置の内部構造を示す断面図であ
る。加熱室１１の内部には基板５を搬送するコンベア１
２が配設されており、またコンベア１２の上方にはヒー
タ１３とファン１４が配設されている。１５はファン１
４の駆動用モータである。また加熱室１１の後方には冷
却室１６が設けられており、この冷却室１６には冷却用
のファン１４が配設されている。
６にフラックスを塗布した後、バンプ４を電極６に着地
させて基板５に搭載され、続いてリフロー処理が行われ
る。図２はリフロー装置の内部構造を示す断面図であ
る。加熱室１１の内部には基板５を搬送するコンベア１
２が配設されており、またコンベア１２の上方にはヒー
タ１３とファン１４が配設されている。１５はファン１
４の駆動用モータである。また加熱室１１の後方には冷
却室１６が設けられており、この冷却室１６には冷却用
のファン１４が配設されている。
【００１４】コンベア１２により基板５を右方へ搬送し
ながら、ヒータ１３で加熱された空気をファン１４によ
り基板５に吹き付け、バンプ４を加熱溶融させてリフロ
ー処理した後、冷却室１６において基板５に冷風を吹き
付けることにより、加熱溶融したバンプ４を冷却して固
化させる。なおリフロー装置としては、加熱室にチッソ
ガスを供給するチッソリフロー装置も適用できる。
ながら、ヒータ１３で加熱された空気をファン１４によ
り基板５に吹き付け、バンプ４を加熱溶融させてリフロ
ー処理した後、冷却室１６において基板５に冷風を吹き
付けることにより、加熱溶融したバンプ４を冷却して固
化させる。なおリフロー装置としては、加熱室にチッソ
ガスを供給するチッソリフロー装置も適用できる。
【００１５】図３はリフロー後のバンプ付電子部品１と
基板５の側面図、図４はその部分拡大図である。図示す
るように、基板５の電極６の面積は電子部品２の電極３
の面積より大きいので、リフロー時には加熱溶融したバ
ンプ４は流動し、電極６の全面若しくはほぼ全面に拡散
して、その断面形状は台形状となり、その高さｄ２はリ
フロー前の高さｄ１（図８参照）よりも著しく収縮し、
その差△ｄ＝ｄ１−ｄ２は上記従来の場合よりもかなり
大きい。したがってバンプ４の高さのばらつきや基板５
の反りは十分に吸収され、すべてのバンプ４は基板５の
電極６にしっかりボンディングされる。
基板５の側面図、図４はその部分拡大図である。図示す
るように、基板５の電極６の面積は電子部品２の電極３
の面積より大きいので、リフロー時には加熱溶融したバ
ンプ４は流動し、電極６の全面若しくはほぼ全面に拡散
して、その断面形状は台形状となり、その高さｄ２はリ
フロー前の高さｄ１（図８参照）よりも著しく収縮し、
その差△ｄ＝ｄ１−ｄ２は上記従来の場合よりもかなり
大きい。したがってバンプ４の高さのばらつきや基板５
の反りは十分に吸収され、すべてのバンプ４は基板５の
電極６にしっかりボンディングされる。
【００１６】図５は、バンプ付電子部品１が搭載された
基板５を軟Ｘ線装置により観察している側面図であっ
て、１７は軟Ｘ線照射部、１８は受像部である。また図
６（ａ）は、軟Ｘ線装置で入手したリフロー前のバンプ
４の画像、図６（ｂ）はリフロー後の画像である。軟Ｘ
線は、電子部品２や基板５を透過するので、バンプ４の
画像を入手することができる。図示するように、リフロ
ー後には、バンプ４は基板５の電極６の全面に拡散する
ので、その平面積はリフロー前よりも著しく大きくな
る。ところで、基板５の電極６に着地できなかったバン
プ４は、基板５の電極６上に拡散できないので、その平
面形状はリフロー後においても図６（ａ）に示す小面積
のままとなる。そこでリフロー後にバンプ４の平面積を
軟Ｘ線により観察し、その平面積の大小を測定すること
により、ボンディング良・ボンディング不良を的確に判
定できる。
基板５を軟Ｘ線装置により観察している側面図であっ
て、１７は軟Ｘ線照射部、１８は受像部である。また図
６（ａ）は、軟Ｘ線装置で入手したリフロー前のバンプ
４の画像、図６（ｂ）はリフロー後の画像である。軟Ｘ
線は、電子部品２や基板５を透過するので、バンプ４の
画像を入手することができる。図示するように、リフロ
ー後には、バンプ４は基板５の電極６の全面に拡散する
ので、その平面積はリフロー前よりも著しく大きくな
る。ところで、基板５の電極６に着地できなかったバン
プ４は、基板５の電極６上に拡散できないので、その平
面形状はリフロー後においても図６（ａ）に示す小面積
のままとなる。そこでリフロー後にバンプ４の平面積を
軟Ｘ線により観察し、その平面積の大小を測定すること
により、ボンディング良・ボンディング不良を的確に判
定できる。
【００１７】図７（ａ）（ｂ）（ｃ）は、電極６の平面
形状を４角形にした場合の軟Ｘ線の画像を示している。
図７（ａ）はリフロー前の画像、図７（ｂ）（ｃ）はリ
フロー後の画像である。図７（ｂ）に示すものは、リフ
ローによりバンプ４は電極６の全面に拡散してバンプ４
の平面形状は４角形になっており良品である。これに対
し図７（ｃ）に示すものは、リフローによりバンプ４は
十分に拡散しておらず、その平面形状は円形のままであ
り、不良品である。したがってこのように電極３と電極
６の平面形状を異ならせておけば、リフロー後のバンプ
４の平面形状から良否を容易に判定できる。電極６の形
状としては、４角形以外にも６角形などでもよい。
形状を４角形にした場合の軟Ｘ線の画像を示している。
図７（ａ）はリフロー前の画像、図７（ｂ）（ｃ）はリ
フロー後の画像である。図７（ｂ）に示すものは、リフ
ローによりバンプ４は電極６の全面に拡散してバンプ４
の平面形状は４角形になっており良品である。これに対
し図７（ｃ）に示すものは、リフローによりバンプ４は
十分に拡散しておらず、その平面形状は円形のままであ
り、不良品である。したがってこのように電極３と電極
６の平面形状を異ならせておけば、リフロー後のバンプ
４の平面形状から良否を容易に判定できる。電極６の形
状としては、４角形以外にも６角形などでもよい。
【００１８】本発明は上記実施例に限定されないのであ
って、例えばバンプ付電子部品としては、複数個のチッ
プをパッケージしたマルチップパッケージタイプのバン
プ付電子部品にも適用できる。
って、例えばバンプ付電子部品としては、複数個のチッ
プをパッケージしたマルチップパッケージタイプのバン
プ付電子部品にも適用できる。
【００１９】
【発明の効果】以上説明したように本発明のバンプ付電
子部品の実装方法によれば、リフロー時に加熱溶融した
バンプが面積の大きい基板の電極上に拡散することによ
り、その断面形状は台形となることから、リフロー前の
バンプの高さとリフロー後のバンプ高さの差が大きくな
り、バンプの高さのばらつきや基板の反りを吸収してす
べてのバンプを基板の電極にボンディングできる。また
リフロー後にはバンプの平面積はリフロー前に比較して
著しく大きくなるので、Ｘ線を使用してバンプの平面積
の大きさを測定することにより、ボンディング良・ボン
ディング不良の良否判定を的確に行える。
子部品の実装方法によれば、リフロー時に加熱溶融した
バンプが面積の大きい基板の電極上に拡散することによ
り、その断面形状は台形となることから、リフロー前の
バンプの高さとリフロー後のバンプ高さの差が大きくな
り、バンプの高さのばらつきや基板の反りを吸収してす
べてのバンプを基板の電極にボンディングできる。また
リフロー後にはバンプの平面積はリフロー前に比較して
著しく大きくなるので、Ｘ線を使用してバンプの平面積
の大きさを測定することにより、ボンディング良・ボン
ディング不良の良否判定を的確に行える。
【図１】本発明の一実施例のバンプ付電子部品と基板の
斜視図
斜視図
【図２】本発明の一実施例のリフロー装置の断面図
【図３】本発明の一実施例のリフロー後のバンプ付電子
部品と基板の側面図
部品と基板の側面図
【図４】本発明の一実施例のリフロー後のバンプ付電子
部品と基板の部分拡大図
部品と基板の部分拡大図
【図５】本発明の一実施例の軟Ｘ線装置の側面図
【図６】（ａ）本発明の一実施例のリフロー前のバンプ
の画像図 （ｂ）本発明の一実施例のリフロー後のバンプの画像図
の画像図 （ｂ）本発明の一実施例のリフロー後のバンプの画像図
【図７】（ａ）本発明の他の実施例のリフロー前のバン
プの画像図 （ｂ）本発明の他の実施例のリフロー後のバンプの画像
図 （ｃ）本発明の他の実施例のリフロー後のバンプの画像
図
プの画像図 （ｂ）本発明の他の実施例のリフロー後のバンプの画像
図 （ｃ）本発明の他の実施例のリフロー後のバンプの画像
図
【図８】従来のバンプ付電子部品と基板のリフロー後の
側面図
側面図
【図９】従来のバンプ付電子部品と基板のリフロー前の
部分拡大図
部分拡大図
【図１０】従来のバンプ付電子部品と基板のリフロー後
の部分拡大図
の部分拡大図
１ バンプ付電子部品 ２ 電子部品 ３ 電極 ４ バンプ ５ 基板 ６ 電極
Claims (1)
- 【請求項１】電子部品の電極に突設されたバンプを基板
の電極に着地させ、次にリフロー処理を行ってバンプを
加熱溶融させることによりバンプを基板の電極にボンデ
ィングするバンプ付電子部品の実装方法であって、前記
基板の電極の面積を前記電子部品の電極の面積よりも大
きく形成することにより、前記リフロー処理において加
熱溶融したバンプを前記基板の電極上に拡散させてその
断面形状を台形状にした後、Ｘ線装置によりバンプの平
面積を観察し、この平面積の大小からボンディング良・
ボンディング不良を判定することを特徴とするバンプ付
電子部品の実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046493A JP3146726B2 (ja) | 1993-03-11 | 1993-03-11 | バンプ付電子部品の実装方法 |
| US08/457,805 US5489750A (en) | 1993-03-11 | 1995-06-01 | Method of mounting an electronic part with bumps on a circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046493A JP3146726B2 (ja) | 1993-03-11 | 1993-03-11 | バンプ付電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268018A JPH06268018A (ja) | 1994-09-22 |
| JP3146726B2 true JP3146726B2 (ja) | 2001-03-19 |
Family
ID=12859605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5046493A Expired - Fee Related JP3146726B2 (ja) | 1993-03-11 | 1993-03-11 | バンプ付電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146726B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006226875A (ja) * | 2005-02-18 | 2006-08-31 | Matsushita Electric Ind Co Ltd | Ｘ線検査方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3613167B2 (ja) | 2000-10-12 | 2005-01-26 | 株式会社村田製作所 | パッド電極の接続状態の検査方法 |
| JP2007324528A (ja) * | 2006-06-05 | 2007-12-13 | Alps Electric Co Ltd | 半田接続構造の検査方法、及びその半田接続構造 |
| JP5704994B2 (ja) * | 2011-03-31 | 2015-04-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体接合装置 |
-
1993
- 1993-03-11 JP JP5046493A patent/JP3146726B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006226875A (ja) * | 2005-02-18 | 2006-08-31 | Matsushita Electric Ind Co Ltd | Ｘ線検査方法 |
| JP4631460B2 (ja) * | 2005-02-18 | 2011-02-16 | パナソニック株式会社 | Ｘ線検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06268018A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489750A (en) | Method of mounting an electronic part with bumps on a circuit board | |
| US6179196B1 (en) | Apparatus for manufacturing circuit boards | |
| US6475830B1 (en) | Flip chip and packaged memory module | |
| JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
| JP2002064265A (ja) | Ｂｇａ実装方法 | |
| JPH06296080A (ja) | 電子部品実装基板及び電子部品実装方法 | |
| JPH09172038A (ja) | 半導体素子の基板上接着連結構造 | |
| US6177722B1 (en) | Leadless array package | |
| US20060228878A1 (en) | Semiconductor package repair method | |
| JP3146726B2 (ja) | バンプ付電子部品の実装方法 | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| US8233288B2 (en) | Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board | |
| US20030089977A1 (en) | Package enclosing multiple packaged chips | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| US20020079578A1 (en) | Semiconductor device having exposed adhesive sheet and method for manufacturing the same | |
| JPH08213413A (ja) | シリコン素子のはんだ付け方法 | |
| JPH09321088A (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| JPS6364916B2 (ja) | ||
| JPH09213743A (ja) | 電子部品およびその製造方法 | |
| JP2861811B2 (ja) | Ｐｂｇａパッケージ及びｐｂｇａパッケージ実装用母基板及びｐｂｇａパッケージ実装方法 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JP2001119114A (ja) | 実装構造及び実装方法 | |
| JPH0682227A (ja) | 電子部品の外観検査方法及びその装置 | |
| JPH10125727A (ja) | パッケージの実装方法 | |
| JP3174536B2 (ja) | ハンダ付け状態の確認方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |