JP2861811B2 - Pbgaパッケージ及びpbgaパッケージ実装用母基板及びpbgaパッケージ実装方法 - Google Patents

Pbgaパッケージ及びpbgaパッケージ実装用母基板及びpbgaパッケージ実装方法

Info

Publication number
JP2861811B2
JP2861811B2 JP6133322A JP13332294A JP2861811B2 JP 2861811 B2 JP2861811 B2 JP 2861811B2 JP 6133322 A JP6133322 A JP 6133322A JP 13332294 A JP13332294 A JP 13332294A JP 2861811 B2 JP2861811 B2 JP 2861811B2
Authority
JP
Japan
Prior art keywords
package
pbga package
pbga
mounting
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6133322A
Other languages
English (en)
Other versions
JPH07336046A (ja
Inventor
一功 葛原
二郎 橋爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP6133322A priority Critical patent/JP2861811B2/ja
Publication of JPH07336046A publication Critical patent/JPH07336046A/ja
Application granted granted Critical
Publication of JP2861811B2 publication Critical patent/JP2861811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品、半導体素子
等を搭載するPBGAパッケージ及びPBGAパッケー
ジ実装用母基板及びPBGAパッケージ実装方法に関す
るものである。
【0002】
【従来の技術】半導体素子の実装に用いるパッケージの
1つにPBGA(プラスチック・ボール・グリッド・ア
レイ)がある。これは、従来のPPGA(プラスチック
・ピン・グリッド・アレイ)のピンの代わりに半田ボー
ルを電極として用いたもので、PBGAパッケージを実
装する母基板(PBGAパッケージ実装用母基板)上に
他の電子部品と同様に配置してリフロー加熱することに
より表面実装が可能なパッケージである。
【0003】図7に基づいてPBGAパッケージの一例
を説明する。図7は、PBGAパッケージをPBGAパ
ッケージ実装用母基板の表面に配置し、リフロー加熱し
ている状態を示す断面図である。図で、1は裏面に半田
ボール電極2が形成されたPBGAパッケージ、3はP
BGAパッケージを実装するPBGAパッケージ実装用
母基板である。但し、PBGAパッケージ1及びPBG
Aパッケージ実装用母基板3の配線部分(内部配線用の
スルーホールを含む)、半導体素子等の部品については
図示を省略している。
【0004】
【発明が解決しようとする課題】図7に示すように、リ
フロー工程において周囲より熱が伝わり、半田ボール電
極2が溶融してPBGAパッケージ1とPBGAパッケ
ージ実装用母基板3が接合されるが、PBGAパッケー
ジ1とPBGAパッケージ実装用母基板3との間の隙間
が狭いので、PBGAパッケージ1の裏面の中央付近に
形成された半田ボール電極2には熱が伝わりにくく、そ
の部分の半田ボール電極2が溶融しにくいという問題点
があり接続不良の原因となっていた。
【0005】本発明は上記課題に鑑みなされたもので、
その目的とするところは、リフロー加熱時の半田溶融不
足によるPBGAパッケージとPBGAパッケージ実装
用母基板との接続不良を防止することができるPBGA
パッケージの構造及びPBGAパッケージ実装用母基板
の構造及びPBGAパッケージ実装方法を提供すること
にある。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載のPBGAパッケージは、裏面に半田
ボール電極が形成されたPBGAパッケージにおいて、
前記PBGAパッケージの表面から裏面に貫通する通気
孔を設けたことを特徴とするものである。
【0007】請求項2記載のPBGAパッケージは、裏
面に半田ボール電極が形成されたPBGAパッケージに
おいて、前記PBGAパッケージの表面に熱吸収用ラン
ドを形成すると共に、その熱吸収用ランドと所定の半田
ボール電極とを熱伝導用スルーホールで接続したことを
特徴とするものである。
【0008】請求項3記載のPBGAパッケージは、半
導体素子を搭載すると共に裏面に半田ボール電極が形成
されたPBGAパッケージにおいて、搭載された前記半
導体素子を覆う、熱の反射率の高いカバーを設けたこと
を特徴とするものである。
【0009】請求項4記載のPBGAパッケージは、裏
面に半田ボール電極が形成されたPBGAパッケージに
おいて、PBGAパッケージの表面の中央付近が赤外線
の吸収率が高くなるように、前記PBGAパッケージの
表面の色を連続的に、または、段階的に、変化させたこ
とを特徴とするものである。
【0010】請求項5記載のPBGAパッケージ実装用
母基板は、裏面に半田ボール電極が形成されたPBGA
パッケージを実装するPBGAパッケージ実装用母基板
において、前記PBGAパッケージ実装位置の周辺に熱
吸収用ランドを形成すると共に、前記PBGAパッケー
ジが前記PBGAパッケージ実装用母基板上に配置され
た際に前記熱吸収用ランドと所定の半田ボール電極とを
接続する熱伝導用スルーホールを形成したことを特徴と
するものである。
【0011】請求項6記載のPBGAパッケージ実装方
法は、裏面に半田ボール電極が形成されたPBGAパッ
ケージをPBGAパッケージ実装用母基板に実装するP
BGAパッケージ実装方法において、前記PBGAパッ
ケージを前記PBGAパッケージ実装用母基板上に配置
すると共に、前記PBGAパッケージ実装用母基板をは
さんで前記PBGAパッケージに形成された所定の前記
半田ボール電極と対峙するように前記PBGAパッケー
ジ実装用母基板の裏面に熱吸収率の高い熱吸収手段を密
着させ、加熱して実装を行うことを特徴とするものであ
る。
【0012】
【作用】請求項1記載のPBGAパッケージで、PBG
Aパッケージの表面から裏面に貫通する通気孔をPBG
Aパッケージの中央付近に設けたことにより、リフロー
の際、その貫通孔を介して熱がPBGAパッケージとP
BGAパッケージ実装用母基板との隙間にも十分伝わる
ので、PBGAパッケージの中央付近に形成された半田
ボール電極が十分溶融するようになる。
【0013】請求項2記載のPBGAパッケージで、P
BGAパッケージの表面に熱吸収用ランドを形成すると
共に、その熱吸収用ランドと所定の半田ボール電極(P
BGAパッケージの中央付近に形成された半田ボール電
極)とをスルーホール(熱伝導用スルーホール)で接続
したことにより、リフローの際、熱吸収用ランドに吸収
された熱が熱伝導用スルーホールを介してPBGAパッ
ケージの中央付近に形成された半田ボール電極に伝わる
ので、PBGAパッケージの中央付近に形成された半田
ボール電極が十分溶融するようになる。
【0014】請求項3記載のPBGAパッケージで、P
BGAパッケージに実装された半導体素子の上部を熱の
反射率の高いカバーで覆うことにより、リフローの際、
半導体素子に熱が伝わりにくくなるので、フロー加熱
温度を高く設定してPBGAパッケージの中央付近に形
成された半田ボール電極を十分溶融させることができ
る。
【0015】請求項4記載のPBGAパッケージで、P
BGAパッケージの表面の中央付近で赤外線の吸収率が
高くなるように、PBGAパッケージの表面の色を連続
的に、または、段階的に、変化させたことにより、赤外
線照射により加熱した際、PBGAパッケージの中央付
近の温度を周辺部分の温度より高くすることができるの
で、PBGAパッケージの中央付近に形成された半田ボ
ール電極を十分溶融させることができる。
【0016】請求項5記載のPBGAパッケージ実装用
母基板で、PBGAパッケージ実装位置の周辺に熱吸収
用ランドを形成すると共に、PBGAパッケージがPB
GAパッケージ実装用母基板上に配置された際に熱吸収
用ランドと所定の半田ボール電極(PBGAパッケージ
の中央付近に形成された半田ボール電極)とを接続する
熱伝導用スルーホールを形成したことにより、リフロー
の際、熱吸収用ランドに吸収された熱が熱伝導用スルー
ホールを介してPBGAパッケージの中央付近に形成さ
れた半田ボール電極に伝わるので、PBGAパッケージ
の中央付近に形成された半田ボール電極が十分溶融する
ようになる。
【0017】請求項6記載のPBGAパッケージ実装方
法で、PBGAパッケージをPBGAパッケージ実装用
母基板上に配置すると共に、PBGAパッケージ実装用
母基板をはさんでPBGAパッケージに形成された所定
の半田ボール電極(PBGAパッケージの中央付近に形
成された半田ボール電極)と対峙するように、PBGA
パッケージ実装用母基板の裏面に熱吸収率の高い熱吸収
手段を密着させ、加熱することにより、熱吸収手段に吸
収された熱がPBGAパッケージ実装用母基板を介し
て、PBGAパッケージの裏面の中央付近に形成された
半田ボール電極に伝わるので、PBGAパッケージの中
央付近に形成された半田ボール電極を十分溶融させるこ
とができる。
【0018】
【実施例】図1に基づいて本発明に係るPBGAパッケ
ージの一実施例を説明する。図1は、PBGAパッケー
ジをPBGAパッケージ実装用母基板の表面に配置し、
加熱している状態を示す断面図である。図7に示した例
と同等構成については同符号を付すこととする。図で、
1は裏面に半田ボール電極2が形成されたPBGAパッ
ケージ、3はPBGAパッケージを実装するPBGAパ
ッケージ実装用母基板である。但し、PBGAパッケー
ジ1及びPBGAパッケージ実装用母基板3の配線部分
(内部配線用のスルーホールを含む)、半導体素子等の
部品については図示を省略している。図1に示す実施例
ではPBGAパッケージ1の中央付近に、PBGAパッ
ケージ1の表面から裏面にまで貫通する通気孔1aが2
個形成されてる。このように構成することにより、リフ
ロー加熱時、通気孔1aを介してPBGAパッケージ1
の裏面の中央付近に形成されている半田ボール電極2に
熱が伝わりやすくなるので、PBGAパッケージ1の裏
面の中央付近に形成されている半田ボール電極2が十分
溶融することになる。通気孔1aの形状は実施例に限定
されず、円筒状でも四角柱状でもかまわないが、図1に
示したように、両端の開口に向かうに従って孔の径が大
きくなるように形成することによりPBGAパッケージ
1の表面からPBGAパッケージ1の裏面の中央付近に
形成された半田ボール電極2の接合状態を目視確認しや
すくなる。
【0019】次に、図2に基づいて本発明に係るPBG
Aパッケージの異なる実施例について説明する。図2は
PBGAパッケージの断面図である。但し、図1に示し
た実施例の構成と同等構成については同符号を付すこと
とする(以下に説明する他の実施例についても、同様と
する)。図2で、1はPBGAパッケージ、2はPBG
Aパッケージ1の裏面に形成された半田ボール電極、4
はPBGAパッケージ1の表面に形成された熱吸収用ラ
ンド、5はPBGAパッケージ1の表面に形成された熱
吸収用ランド4とPBGAパッケージ1の裏面の中央付
近に形成された半田ボール電極2とを接続する熱伝導用
スルーホールである。熱伝導用スルーホール5は、内部
配線用スルーホール(図示省略)とは別に設けられたも
のである。このように構成することによって、リフロー
加熱時、PBGAパッケージ1の表面に形成された熱吸
収用ランド4に吸収された熱が熱伝導用スルーホール5
を介してPBGAパッケージ1の裏面の中央付近に形成
された半田ボール電極2に伝わるのでPBGAパッケー
ジ1の裏面の中央付近に形成された半田ボール電極2を
十分溶融させることができる。
【0020】次に、図3に基づいて本発明に係るPBG
Aパッケージのさらに異なる実施例について説明する。
図3はPBGAパッケージの断面図である。図で、1は
PBGAパッケージ、1bはPBGAパッケージ1の上
面に形成された半導体素子実装用凹部、2は半田ボール
電極、6はチップ状の半導体素子、7は半導体素子6の
上面に形成された電極パッド(図示省略)とPBGAパ
ッケージ1に形成されたボンディングパッド(図示省
略)とを接続するボンディングワイヤー、8は半導体素
子実装用凹部1bの開口を塞ぐようにPBGAパッケー
ジ1に固着されたカバーである。このカバー8は熱の反
射率の高い材料で構成しておく。これにより、リフロー
加熱時、熱が半導体素子6に伝わりにくくなる。従来、
PBGAパッケージ1の裏面の中央付近に形成された半
田ボール電極2が十分溶融するようにリフロー加熱温度
を上げてやると、半導体素子6が劣化するという不具合
が発生していたので、そのようなリフロー条件を用いる
ことができなかったが、図3に示すように構成すること
によって、半導体素子6を劣化させずにPBGAパッケ
ージ1の裏面の中央付近に形成された半田ボール電極2
が十分溶融するようにリフロー加熱温度を上げて半田接
合を行うことができるようになる。
【0021】次に、図4の断面図に基づいて本発明に係
るPBGAパッケージのさらに異なる実施例について説
明する。図で、1はPBGAパッケージ、2は半田ボー
ル電極、9はPBGAパッケージ1の表面に形成された
熱吸収層である。図4に示す熱吸収層9は、その色を周
囲に向かうに従って段階的に変えた層で、その色の違い
によってPBGAパッケージ1表面の中央付近の赤外線
吸収率が高く、周辺に向かうに従って赤外線の吸収率が
低くなるように設定されている。
【0022】このように構成することによって、赤外線
照射による加熱時、熱吸収層9が熱を吸収することによ
り、PBGAパッケージ1の中央付近の温度を局所的に
高めることができるので、PBGAパッケージ1の裏面
の中央付近に形成された半田ボール電極2を十分に溶融
させることができる。熱吸収層9は、PBGAパッケー
ジ1の中央付近から周辺に向かうに従って連続的に、ま
たは、段階的にその色が変化するように形成してもよい
し、PBGAパッケージ1の中央付近にのみ単一の色で
形成してもよい。 次に、図5の断面図に基づいて本発
明に係るPBGAパッケージ実装用母基板の一実施例に
ついて説明する。図5は、PBGAパッケージをPBG
Aパッケージ実装用母基板の表面に配置し、加熱してい
る状態を示す断面図である。図で、1はPBGAパッケ
ージ、2は半田ボール電極、3はPBGAパッケージ実
装用母基板、10はPBGAパッケージ実装位置の周辺
に形成された熱吸収用ランド、11は熱吸収用ランド1
0とPBGAパッケージ1の裏面の中央付近に形成され
た半田ボール電極2とを接続する熱伝導用スルーホール
である。図2に示した実施例が熱吸収用ランド4及び熱
伝導用スルーホール5をPBGAパッケージ1に形成し
ていたのに対し、図5に示す実施例は、熱吸収用ランド
10及び熱伝導用スルーホール11をPBGAパッケー
ジ実装用母基板3側に設けたものである。
【0023】図5に示すように構成することによって、
リフロー加熱時、PBGAパッケージ実装用母基板3の
表面に形成された熱吸収用ランド10に吸収された熱が
熱伝導用スルーホール11を介してPBGAパッケージ
1の裏面の中央付近に形成された半田ボール電極2に伝
わるのでPBGAパッケージ1の裏面の中央付近に形成
されている半田ボール電極2を十分溶融させることがで
きる。
【0024】次に、図6の断面図に基づいて本発明に係
るPBGAパッケージ実装方法の一実施例について説明
する。図6は、PBGAパッケージをPBGAパッケー
ジ実装用母基板の表面に配置し、加熱している状態を示
す断面図である。図で、1はPBGAパッケージ、2は
半田ボール電極、3はPBGAパッケージ実装用母基
板、12はPBGAパッケージ実装用母基板3の裏面に
密着させた、平板状の熱吸収率の高い材料(Al,Cu
等)で構成された熱吸収手段である。この熱吸収手段1
2は、PBGAパッケージ1の裏面の中央付近に形成さ
れた半田ボール電極2の下方に配置される。言い換える
と、PBGAパッケージ実装用母基板をはさんでPBG
Aパッケージ1の裏面の中央付近に形成された半田ボー
ル電極2と対峙するように熱吸収手段12は配置されて
いる。この熱吸収手段12の数、配置する位置、形状は
PBGAパッケージ1またはPBGAパッケージ実装用
母基板3に応じて変えればよく、実施例に限定されるも
のではない。
【0025】図6に示すように熱吸収手段12を配置し
た後、リフロー加熱を行うと、熱吸収手段12に吸収さ
れた熱がPBGAパッケージ実装用母基板3を介して、
PBGAパッケージ1の裏面の中央付近に形成された半
田ボール電極2に伝わるので、PBGAパッケージ1の
裏面の中央付近に形成された半田ボール電極2を十分に
溶融させることができる。
【0026】なお、通気孔または熱吸収用ランドまたは
熱伝導用スルーホールの位置、数、形状は実施例に限定
されるものではない。
【0027】
【発明の効果】以上のように、請求項1及び請求項2及
び請求項4記載のPBGAパッケージによれば、PBG
Aパッケージの裏面の中央付近に形成された半田ボール
電極にリフロー時の熱を伝えやすくなるのでPBGAパ
ッケージの裏面の中央付近に形成された半田ボール電極
を十分に溶融させることができ、PBGAパッケージと
PBGAパッケージ実装用母基板との接続不良の発生を
防止することができる。
【0028】また、請求項3記載のPBGAパッケージ
によれば、PBGAパッケージに実装された半導体素子
上部を熱の反射率の高いカバーで覆うことにより、半導
体素子を劣化させずに、リフロー加熱温度を上げてPB
GAパッケージの裏面の中央付近に形成された半田ボー
ル電極を十分溶融させることができるので、PBGAパ
ッケージとPBGAパッケージ実装用母基板との接続不
良の発生を防止することができる。
【0029】さらに、請求項5記載のPBGAパッケー
ジ実装用母基板によれば、PBGAパッケージの裏面の
中央付近に形成された半田ボール電極にリフロー時の熱
を伝えやすくなるのでPBGAパッケージの裏面の中央
付近に形成された半田ボール電極を十分に溶融させるこ
とができ、PBGAパッケージとPBGAパッケージ実
装用母基板との接続不良の発生を防止することができ
る。
【0030】また、請求項6記載のPBGAパッケージ
実装方法によれば、熱吸収手段に吸収された熱がPBG
Aパッケージの裏面の中央付近に形成された半田ボール
電極に伝わるので、PBGAパッケージの裏面の中央付
近に形成された半田ボール電極を十分に溶融させること
ができ、PBGAパッケージとPBGAパッケージ実装
用母基板との接続不良の発生を防止することができる。
【図面の簡単な説明】
【図1】本発明に係るPBGAパッケージの一実施例を
示す断面図である。
【図2】本発明に係るPBGAパッケージの異なる実施
例を示す断面図である。
【図3】本発明に係るPBGAパッケージのさらに異な
る実施例を示す断面図である。
【図4】本発明に係るPBGAパッケージのさらに異な
る実施例を示す断面図である。
【図5】本発明に係るPBGAパッケージ実装用母基板
の一実施例を示す断面図である。
【図6】本発明に係るPBGAパッケージ実装方法の一
実施例を示す断面図である。
【図7】従来のPBGAパッケージの一例を示す断面図
である。
【符号の説明】
1 PBGAパッケージ 1a 通気孔 2 半田ボール電極 3 PBGAパッケージ実装用母基板 4,10 熱吸収用ランド 5,11 熱伝導用スルーホール 8 カバー 12 熱吸収手段

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 裏面に半田ボール電極が形成されたPB
    GAパッケージにおいて、前記PBGAパッケージの表
    面から裏面に貫通する通気孔を設けたことを特徴とする
    PBGAパッケージ。
  2. 【請求項2】 裏面に半田ボール電極が形成されたPB
    GAパッケージにおいて、前記PBGAパッケージの表
    面に熱吸収用ランドを形成すると共に、その熱吸収用ラ
    ンドと所定の半田ボール電極とを熱伝導用スルーホール
    で接続したことを特徴とするPBGAパッケージ。
  3. 【請求項3】 半導体素子を搭載すると共に裏面に半田
    ボール電極が形成されたPBGAパッケージにおいて、
    搭載された前記半導体素子を覆う、熱の反射率の高いカ
    バーを設けたことを特徴とするPBGAパッケージ。
  4. 【請求項4】 裏面に半田ボール電極が形成されたPB
    GAパッケージにおいて、PBGAパッケージの表面の
    中央付近が赤外線の吸収率が高くなるように、前記PB
    GAパッケージの表面の色を連続的に、または、段階的
    に、変化させたことを特徴とするPBGAパッケージ。
  5. 【請求項5】 裏面に半田ボール電極が形成されたPB
    GAパッケージを実装するPBGAパッケージ実装用母
    基板において、前記PBGAパッケージ実装位置の周辺
    に熱吸収用ランドを形成すると共に、前記PBGAパッ
    ケージが前記PBGAパッケージ実装用母基板上に配置
    された際に前記熱吸収用ランドと所定の半田ボール電極
    とを接続する熱伝導用スルーホールを形成したことを特
    徴とするPBGAパッケージ実装用母基板。
  6. 【請求項6】 裏面に半田ボール電極が形成されたPB
    GAパッケージをPBGAパッケージ実装用母基板に実
    装するPBGAパッケージ実装方法において、前記PB
    GAパッケージを前記PBGAパッケージ実装用母基板
    上に配置すると共に、前記PBGAパッケージ実装用母
    基板をはさんで前記PBGAパッケージに形成された所
    定の前記半田ボール電極と対峙するように前記PBGA
    パッケージ実装用母基板の裏面に熱吸収率の高い熱吸収
    手段を密着させ、加熱して実装を行うことを特徴とする
    PBGAパッケージ実装方法。
JP6133322A 1994-06-15 1994-06-15 Pbgaパッケージ及びpbgaパッケージ実装用母基板及びpbgaパッケージ実装方法 Expired - Fee Related JP2861811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6133322A JP2861811B2 (ja) 1994-06-15 1994-06-15 Pbgaパッケージ及びpbgaパッケージ実装用母基板及びpbgaパッケージ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6133322A JP2861811B2 (ja) 1994-06-15 1994-06-15 Pbgaパッケージ及びpbgaパッケージ実装用母基板及びpbgaパッケージ実装方法

Publications (2)

Publication Number Publication Date
JPH07336046A JPH07336046A (ja) 1995-12-22
JP2861811B2 true JP2861811B2 (ja) 1999-02-24

Family

ID=15102000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6133322A Expired - Fee Related JP2861811B2 (ja) 1994-06-15 1994-06-15 Pbgaパッケージ及びpbgaパッケージ実装用母基板及びpbgaパッケージ実装方法

Country Status (1)

Country Link
JP (1) JP2861811B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735059B2 (ja) * 1995-12-26 1998-04-02 日本電気株式会社 プリント配線板の実装部品のリペア方法
JP5195001B2 (ja) * 2008-05-07 2013-05-08 株式会社リコー 回路基板の製造方法、回路基板、アクティブマトリックス回路基板、画像表示装置
US10645824B2 (en) 2013-08-29 2020-05-05 Kyocera Corporation Electronic component housing package and electronic apparatus

Also Published As

Publication number Publication date
JPH07336046A (ja) 1995-12-22

Similar Documents

Publication Publication Date Title
KR0134902B1 (ko) 칩 캐리어 패키지 및 집적 회로 패키지
KR0156065B1 (ko) 플립 칩 캐리어 모듈의 표면 실장 공정
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
JP2991172B2 (ja) 半導体装置
US7534716B2 (en) System and method for venting pressure from an integrated circuit package sealed with a lid
US10314161B2 (en) Circuit board and on-board structure of semiconductor integrated circuit
JP2009094135A (ja) 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク
US7511965B2 (en) Circuit board device and manufacturing method thereof
JP2861811B2 (ja) Pbgaパッケージ及びpbgaパッケージ実装用母基板及びpbgaパッケージ実装方法
JPH05315490A (ja) 半導体素子
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH10189863A (ja) 実装用基板
JPH10313167A (ja) 配線基板
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP3438125B2 (ja) Bgaパッケージの実装構造
JPH09213743A (ja) 電子部品およびその製造方法
TWI728318B (zh) 系統級封裝結構
JP4677152B2 (ja) 半導体装置
JPH07183330A (ja) 半導体素子の配線基板への接続方法
JP2765534B2 (ja) 半導体装置
JP2663986B2 (ja) 高集積度半導体装置
JPH06140540A (ja) ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法
JP2933830B2 (ja) チップ部品の実装構造
JP3336909B2 (ja) ボールグリッドアレイパッケージの実装構造、ボールグリッドアレイパッケージ実装用多層基板および実装方法
JPH11112135A (ja) Bga・lsiパッケージの実装構造及びその実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees