JP2933830B2 - チップ部品の実装構造 - Google Patents
チップ部品の実装構造Info
- Publication number
- JP2933830B2 JP2933830B2 JP17658394A JP17658394A JP2933830B2 JP 2933830 B2 JP2933830 B2 JP 2933830B2 JP 17658394 A JP17658394 A JP 17658394A JP 17658394 A JP17658394 A JP 17658394A JP 2933830 B2 JP2933830 B2 JP 2933830B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip component
- chip
- mounting structure
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩチップ等のチッ
プ部品の実装構造に関し、さらに詳しくは、ＭＣＭ（マ
ルチチップモジュール）に適用可能なチップ部品の実装
構造に関する。
プ部品の実装構造に関し、さらに詳しくは、ＭＣＭ（マ
ルチチップモジュール）に適用可能なチップ部品の実装
構造に関する。
【０００２】近年、リードやボンディングワイヤを用い
ないチップ部品の実装技術として、フリップチップボン
ディングが実用化されている。フリップチップボンディ
ングでは、チップ部品の上面に設けられた電源やグラン
ドのための電極についての配線が困難になることがあ
り、その対策が要望されている。
ないチップ部品の実装技術として、フリップチップボン
ディングが実用化されている。フリップチップボンディ
ングでは、チップ部品の上面に設けられた電源やグラン
ドのための電極についての配線が困難になることがあ
り、その対策が要望されている。
【０００３】
【従来の技術】従来、チップ部品の下面に設けられた複
数の電極にそれぞれ概略球形の半田バンプを固着してお
き、チップ部品をプリント基板上に位置決め載置した
後、半田バンプを溶融させて、チップ部品の各電極をプ
リント基板上の導体パターンに半田付け接続するように
したフリップチップボンディング技術が公知である。
数の電極にそれぞれ概略球形の半田バンプを固着してお
き、チップ部品をプリント基板上に位置決め載置した
後、半田バンプを溶融させて、チップ部品の各電極をプ
リント基板上の導体パターンに半田付け接続するように
したフリップチップボンディング技術が公知である。
【０００４】
【発明が解決しようとする課題】フリップチップボンデ
ィングは、リードやボンディングワイヤを用いることな
しにチップ部品とプリント基板とを高密度に接続するこ
とができるという点で画期的なものであるが、チップ部
品の上面に設けられた電極についてプリント基板への接
続を行うことができないという欠点を有している。
ィングは、リードやボンディングワイヤを用いることな
しにチップ部品とプリント基板とを高密度に接続するこ
とができるという点で画期的なものであるが、チップ部
品の上面に設けられた電極についてプリント基板への接
続を行うことができないという欠点を有している。
【０００５】例えば、ベアチップをプリント基板にフリ
ップチップボンディングにより実装してＭＣＭを製造す
る場合、ベアチップの上面にグランド電位の部分が生じ
ることがあり、ベアチップ上面のグランド（接地）電位
の電極を直接プリント基板に接続する必要が生じること
がある。
ップチップボンディングにより実装してＭＣＭを製造す
る場合、ベアチップの上面にグランド電位の部分が生じ
ることがあり、ベアチップ上面のグランド（接地）電位
の電極を直接プリント基板に接続する必要が生じること
がある。
【０００６】よって、本発明の目的は、フリップチップ
ボンディングが適用されるチップ部品の実装構造におい
て、チップ部品の上面に設けられた電極を容易にプリン
ト基板に接続することができる構造を提供することにあ
る。
ボンディングが適用されるチップ部品の実装構造におい
て、チップ部品の上面に設けられた電極を容易にプリン
ト基板に接続することができる構造を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明によると、その上
面に少なくとも１つの第１の電極を有し、その下面に複
数の第２の電極を有するチップ部品と、上記第２の電極
に対向する複数の導体パターンと該導体パターンの周囲
に位置する少なくとも１つのランドとを有するプリント
基板と、上記第２の電極と該第２の電極が対応する上記
導体パターンとをそれぞれ接続する複数のバンプと、上
記チップ部品の周囲に設けられ、上記第１の電極と上記
ランドを接続する導電性ペーストとを備えたチップ部品
の実装構造が提供される。本発明の他の側面によると、
上面に第１の電極を有し、下面に第２の電極を有するチ
ップ部品と、上記第２の電極に対向する導体パターンと
ランドとを有するプリント基板と、上記第２の電極と上
記導体パターンとを接続するバンプと、上記第１の電極
と上記ランドとを接続する導電性ペーストとを備えたチ
ップ部品の実装構造が提供される。
面に少なくとも１つの第１の電極を有し、その下面に複
数の第２の電極を有するチップ部品と、上記第２の電極
に対向する複数の導体パターンと該導体パターンの周囲
に位置する少なくとも１つのランドとを有するプリント
基板と、上記第２の電極と該第２の電極が対応する上記
導体パターンとをそれぞれ接続する複数のバンプと、上
記チップ部品の周囲に設けられ、上記第１の電極と上記
ランドを接続する導電性ペーストとを備えたチップ部品
の実装構造が提供される。本発明の他の側面によると、
上面に第１の電極を有し、下面に第２の電極を有するチ
ップ部品と、上記第２の電極に対向する導体パターンと
ランドとを有するプリント基板と、上記第２の電極と上
記導体パターンとを接続するバンプと、上記第１の電極
と上記ランドとを接続する導電性ペーストとを備えたチ
ップ部品の実装構造が提供される。
【０００８】
【作用】本発明のチップ部品の実装構造では、導電性ペ
ーストをチップ部品の周囲に設け、これによりチップ部
品の上面に設けられた第１の電極とプリント基板上のラ
ンドとを接続するようにしているので、本発明の目的が
達成される。
ーストをチップ部品の周囲に設け、これによりチップ部
品の上面に設けられた第１の電極とプリント基板上のラ
ンドとを接続するようにしているので、本発明の目的が
達成される。
【０００９】
【実施例】以下本発明の実施例を添付図面に沿って詳細
に説明する。図１は本発明の第１実施例を示すＭＣＭの
部分的な平面図である。このＭＣＭは、プリント基板２
上にベアチップ４をフリップチップボンディングにより
実装して構成される。
に説明する。図１は本発明の第１実施例を示すＭＣＭの
部分的な平面図である。このＭＣＭは、プリント基板２
上にベアチップ４をフリップチップボンディングにより
実装して構成される。
【００１０】ベアチップ４の上面には、グランド用の電
極６と電源用の電極８とが設けられている。ベアチップ
４は平面的にはほぼ正方形をなしており、ベアチップ４
をプリント基板２上に実装するに際しての位置決めを行
うことを１つの目的として、プリント基板２上の対角位
置にはランド１０及び１２が形成されている。
極６と電源用の電極８とが設けられている。ベアチップ
４は平面的にはほぼ正方形をなしており、ベアチップ４
をプリント基板２上に実装するに際しての位置決めを行
うことを１つの目的として、プリント基板２上の対角位
置にはランド１０及び１２が形成されている。
【００１１】このようなランドを予め定められた位置に
形成しておくことによって、その位置を通常の画像認識
技術により把握することで、ベアチップ４の実装作業を
自動化することができる。
形成しておくことによって、その位置を通常の画像認識
技術により把握することで、ベアチップ４の実装作業を
自動化することができる。
【００１２】この実施例では、グランド用の電極６は導
電性ペースト１４によりランド１０に接続され、電源用
の電極８は導電性ペースト１６によりランド１２に接続
される。
電性ペースト１４によりランド１０に接続され、電源用
の電極８は導電性ペースト１６によりランド１２に接続
される。
【００１３】導電性ペーストとしては、銀ペースト、半
田ペースト、カーボンペースト、液状物質等を用いるこ
とができる。図２は、図１に示されるＭＣＭのグランド
用の電極６近傍の断面図である。ベアチップ４はその下
面に複数の電極１８を有しており、プリント基板２の上
面には、電極１８の各々にそれぞれ対応して複数の導体
パターン２０が形成されている。符号２２は各電極１８
を各導体パターン２０にそれぞれフリップチップボンデ
ィングするためのバンプを示している。バンプ２２の材
質は、半田、金等の金属である。
田ペースト、カーボンペースト、液状物質等を用いるこ
とができる。図２は、図１に示されるＭＣＭのグランド
用の電極６近傍の断面図である。ベアチップ４はその下
面に複数の電極１８を有しており、プリント基板２の上
面には、電極１８の各々にそれぞれ対応して複数の導体
パターン２０が形成されている。符号２２は各電極１８
を各導体パターン２０にそれぞれフリップチップボンデ
ィングするためのバンプを示している。バンプ２２の材
質は、半田、金等の金属である。
【００１４】この実施例では、ランド１０は、スルーホ
ール２４を介してプリント基板２の内部に積層されるグ
ランド層２６に接続されている。また、ベアチップ４と
プリント基板２の間には、絶縁性充填剤２８が充填され
ており、バンプ２２は充填剤２８に埋設されている。
ール２４を介してプリント基板２の内部に積層されるグ
ランド層２６に接続されている。また、ベアチップ４と
プリント基板２の間には、絶縁性充填剤２８が充填され
ており、バンプ２２は充填剤２８に埋設されている。
【００１５】図示はしないが、図１の電源用の電極８に
ついてもランド１２に対応して設けられるスルーホール
を介してプリント配線板２の内部又は表面に積層される
電源層に接続されている。
ついてもランド１２に対応して設けられるスルーホール
を介してプリント配線板２の内部又は表面に積層される
電源層に接続されている。
【００１６】この実施例によると、ベアチップ４をプリ
ント基板２上にフリップチップボンディングにより実装
した後に、ベアチップ４の上面に形成された電極６及び
８を導電性ペースト１４及び１６によりそれぞれ容易に
プリント基板２上のランド１０及び１２に接続すること
ができる。
ント基板２上にフリップチップボンディングにより実装
した後に、ベアチップ４の上面に形成された電極６及び
８を導電性ペースト１４及び１６によりそれぞれ容易に
プリント基板２上のランド１０及び１２に接続すること
ができる。
【００１７】また、グランド用の電極６については、導
電性ペースト１４、ランド１０及びスルーホール２４を
介して通常比較的面積が大きいグランド層２６に接続し
ているので、ベアチップ４についての放熱性が向上す
る。
電性ペースト１４、ランド１０及びスルーホール２４を
介して通常比較的面積が大きいグランド層２６に接続し
ているので、ベアチップ４についての放熱性が向上す
る。
【００１８】この放熱性を高いレベルで維持するために
は、導電性ペースト１４として伝熱性に優れたものを用
いるのが望ましい。導電性ペースト１４は例えば金属粉
を樹脂中に分散させたものであるので、導電性ペースト
における金属粉濃度を高めるか或いは伝熱性が良好な金
属粉を採用すればよい。
は、導電性ペースト１４として伝熱性に優れたものを用
いるのが望ましい。導電性ペースト１４は例えば金属粉
を樹脂中に分散させたものであるので、導電性ペースト
における金属粉濃度を高めるか或いは伝熱性が良好な金
属粉を採用すればよい。
【００１９】さらに、本実施例では、ベアチップ４とプ
リント基板２の間に絶縁性充填剤を介在させているの
で、ベアチップ４の材質の線熱膨張係数とプリント基板
２の材質の線熱膨張係数とが異なる場合におけるこのＭ
ＣＭの使用温度範囲を拡大することができる。
リント基板２の間に絶縁性充填剤を介在させているの
で、ベアチップ４の材質の線熱膨張係数とプリント基板
２の材質の線熱膨張係数とが異なる場合におけるこのＭ
ＣＭの使用温度範囲を拡大することができる。
【００２０】即ち、ベアチップ４の線熱膨張係数とプリ
ント基板２の線熱膨張係数とが大きく異なる場合、この
ＭＣＭを製造時における温度と異なる温度に加熱或いは
冷却すると、フリップチップボンディング部に亀裂が生
じ易いものであるが、絶縁性充填剤１８をベアチップ４
及びプリント基板２に密着しておくことによって、熱歪
みの発生を最小限に押さえることができ、破損等を未然
に防止することができるのである。
ント基板２の線熱膨張係数とが大きく異なる場合、この
ＭＣＭを製造時における温度と異なる温度に加熱或いは
冷却すると、フリップチップボンディング部に亀裂が生
じ易いものであるが、絶縁性充填剤１８をベアチップ４
及びプリント基板２に密着しておくことによって、熱歪
みの発生を最小限に押さえることができ、破損等を未然
に防止することができるのである。
【００２１】尚、この実施例では、図２に示されるよう
に、グランド用の電極６はプリント基板２の内層として
得られるグランド層に接続されているが、グランド層は
プリント基板２の上面或いは下面に形成されていてもよ
い 図３は本発明の第２実施例を示すＭＣＭの部分的な平面
図である。この実施例は、接地用の電極６をプリント基
板２上のランド１０に接続するための導電性ペースト１
４を、ベアチップ４の上面のほぼ全面に渡りさらに塗布
している点で特徴付けられる。導電性ペースト１４は電
源用の電極８とランド１２を接続するための導電性ペー
スト１６とは絶縁させられている。
に、グランド用の電極６はプリント基板２の内層として
得られるグランド層に接続されているが、グランド層は
プリント基板２の上面或いは下面に形成されていてもよ
い 図３は本発明の第２実施例を示すＭＣＭの部分的な平面
図である。この実施例は、接地用の電極６をプリント基
板２上のランド１０に接続するための導電性ペースト１
４を、ベアチップ４の上面のほぼ全面に渡りさらに塗布
している点で特徴付けられる。導電性ペースト１４は電
源用の電極８とランド１２を接続するための導電性ペー
スト１６とは絶縁させられている。
【００２２】この実施例によると、導電性ペースト１４
が前実施例におけるのと同じようにプリント基板２のグ
ランド層に接続されている場合に、ベアチップ４に対す
る放熱性をさらに向上させることができる。また、これ
に加えて、ベアチップ４に対する電磁遮蔽性が得られる
という効果も生じる。
が前実施例におけるのと同じようにプリント基板２のグ
ランド層に接続されている場合に、ベアチップ４に対す
る放熱性をさらに向上させることができる。また、これ
に加えて、ベアチップ４に対する電磁遮蔽性が得られる
という効果も生じる。
【００２３】導電性ペースト１４はこの実施例ではベア
チップ４の上面のほぼ全面に塗布されているが、導電性
ペースト１４の使用量を減少させるために、導電性ペー
スト１４はベアチップ４の上面上にメッシュ状に塗布さ
れていてもよい。この場合にも、十分な放熱性の向上と
電磁遮蔽性が得られる。
チップ４の上面のほぼ全面に塗布されているが、導電性
ペースト１４の使用量を減少させるために、導電性ペー
スト１４はベアチップ４の上面上にメッシュ状に塗布さ
れていてもよい。この場合にも、十分な放熱性の向上と
電磁遮蔽性が得られる。
【００２４】図４は本発明の第３実施例を示すＭＣＭの
部分的な平面図である。この実施例は、プリント基板２
上のベアチップ４の周囲にグランド用のランド１０を複
数設けておき、それぞれのランド１０を覆うように導電
性ペースト１４を設けている点で特徴付けられる。
部分的な平面図である。この実施例は、プリント基板２
上のベアチップ４の周囲にグランド用のランド１０を複
数設けておき、それぞれのランド１０を覆うように導電
性ペースト１４を設けている点で特徴付けられる。
【００２５】各ランド１０は図２に示されるのと同じよ
うにプリント基板２の内部に積層されるグランド層に接
続される。この実施例によると、ベアチップ４に対する
放熱性をさらに高めることができるので、この実施例は
発熱量の大きいベアチップの実装に適している。
うにプリント基板２の内部に積層されるグランド層に接
続される。この実施例によると、ベアチップ４に対する
放熱性をさらに高めることができるので、この実施例は
発熱量の大きいベアチップの実装に適している。
【００２６】図５は本発明の第４実施例を示すＭＣＭの
部分的な断面図である。この実施例では、ベアチップ４
の下面の最外周部に位置するバンプ２２Ａが導電性ペー
スト１４に接続されるようにしている。
部分的な断面図である。この実施例では、ベアチップ４
の下面の最外周部に位置するバンプ２２Ａが導電性ペー
スト１４に接続されるようにしている。
【００２７】このような構成は、例えば、絶縁性充填剤
２８を予めバンプ２２Ａの内側にまで充填しておき、そ
の後に導電性ペースト１４を塗布することにより実現さ
れる。
２８を予めバンプ２２Ａの内側にまで充填しておき、そ
の後に導電性ペースト１４を塗布することにより実現さ
れる。
【００２８】この実施例によると、バンプ２２Ａが対応
するベアチップ４の電極１８Ａが接地電位である場合
に、その接地接続を容易に行うことができる。以上説明
した実施例では、ベアチップをプリント基板に実装して
なるＭＣＭへの本発明の適用例が開示されているが、本
発明はベアチップに限らずＴＡＢ、リードフレームを有
するチップ部品、ＢＧＡ（ボールグリッドアレイ）等に
も適用可能である。
するベアチップ４の電極１８Ａが接地電位である場合
に、その接地接続を容易に行うことができる。以上説明
した実施例では、ベアチップをプリント基板に実装して
なるＭＣＭへの本発明の適用例が開示されているが、本
発明はベアチップに限らずＴＡＢ、リードフレームを有
するチップ部品、ＢＧＡ（ボールグリッドアレイ）等に
も適用可能である。
【００２９】
【発明の効果】以上説明したように、本発明によると、
フリップチップボンディングが適用されるチップ部品の
実装構造において、チップ部品の上面に設けられた電極
を容易にプリント基板に接続することができるようにな
るという効果が生じる。
フリップチップボンディングが適用されるチップ部品の
実装構造において、チップ部品の上面に設けられた電極
を容易にプリント基板に接続することができるようにな
るという効果が生じる。
【図１】本発明の第１実施例を示すＭＣＭ（マルチチッ
プモジュール）の部分的な平面図である。
プモジュール）の部分的な平面図である。
【図２】本発明の第１実施例を示すＭＣＭの部分的な断
面図である。
面図である。
【図３】本発明の第２実施例を示すＭＣＭの部分的な平
面図である。
面図である。
【図４】本発明の第３実施例を示すＭＣＭの部分的な平
面図である。
面図である。
【図５】本発明の第４実施例を示すＭＣＭの部分的な断
面図である。
面図である。
２ プリント基板 ４ ベアチップ（チップ部品） ６，８，１８ 電極 １０，１２ ランド １４，１６ 導電性ペースト ２０ 導体パターン ２４ スルーホール ２６ グランド層
Claims (6)
- 【請求項１】 その上面に少なくとも１つの第１の電極
を有し、その下面に複数の第２の電極を有するチップ部
品と、 上記第２の電極に対向する複数の導体パターンと該導体
パターンの周囲に位置する少なくとも１つのランドとを
有するプリント基板と、 上記第２の電極と該第２の電極が対応する上記導体パタ
ーンとをそれぞれ接続する複数のバンプと、 上記チップ部品の周囲に設けられ、上記第１の電極と上
記ランドを接続する導電性ペーストとを備えたチップ部
品の実装構造。 - 【請求項２】 上記第１の電極は接地電極であり、 上記プリント基板は、上記ランドに接続されるスルーホ
ールと、該スルーホールに接続されるグランド層とをさ
らに有する請求項１に記載のチップ部品の実装構造。 - 【請求項３】 上記第１の電極は接地電極であり、 上記導電性ペーストは、さらに上記チップ部品の上面を
覆うように設けられている請求項１に記載のチップ部品
の実装構造。 - 【請求項４】 上記チップ部品と上記プリント基板の間
に充填される絶縁性充填剤をさらに備え、 上記半田バンプは該充填剤に埋設される請求項１に記載
のチップ部品の実装構造。 - 【請求項５】 上記ランドは上記チップ部品の位置決め
用の位置合わせランドである請求項１に記載のチップ部
品の実装構造。 - 【請求項６】 上面に第１の電極を有し、下面に第２の
電極を有するチップ部品と、 上記第２の電極に対向する導体パターンとランドとを有
するプリント基板と、 上記第２の電極と上記導体パターンとを接続するバンプ
と、 上記第１の電極と上記ランドとを接続する導電性ペース
トとを備えたチップ部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17658394A JP2933830B2 (ja) | 1994-07-28 | 1994-07-28 | チップ部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17658394A JP2933830B2 (ja) | 1994-07-28 | 1994-07-28 | チップ部品の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846318A JPH0846318A (ja) | 1996-02-16 |
| JP2933830B2 true JP2933830B2 (ja) | 1999-08-16 |
Family
ID=16016107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17658394A Expired - Fee Related JP2933830B2 (ja) | 1994-07-28 | 1994-07-28 | チップ部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2933830B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8446003B2 (en) | 2009-05-25 | 2013-05-21 | Denso Corporation | Semiconductor device including double-sided multi-electrode chip embedded in multilayer wiring substrate |
-
1994
- 1994-07-28 JP JP17658394A patent/JP2933830B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8446003B2 (en) | 2009-05-25 | 2013-05-21 | Denso Corporation | Semiconductor device including double-sided multi-electrode chip embedded in multilayer wiring substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846318A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2565300B2 (ja) | 半導体装置 | |
| CN101258609B (zh) | 使用配置于层积板上导线的垂直电子组件封装结构 | |
| US20030133274A1 (en) | Integrated circuit package and method of manufacture | |
| US20080157295A1 (en) | Methods and apparatus for multichip module packaging | |
| JPH11307689A (ja) | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 | |
| JP3228339B2 (ja) | 半導体装置およびその製造方法 | |
| US5909055A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
| JP3419915B2 (ja) | リードレスタイプ半導体モジュール | |
| JP3460559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JP3519285B2 (ja) | 半導体装置 | |
| JP2933830B2 (ja) | チップ部品の実装構造 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| US6472759B1 (en) | Ball grid array type semiconductor device | |
| JP3434228B2 (ja) | エリアアレイ電極型デバイスおよびそれを実装する配線基板構造 | |
| JP3469168B2 (ja) | 配線基板及び半導体装置 | |
| JP2001358445A (ja) | 電子部品の実装構造 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JP2001267460A (ja) | 半導体装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2000208663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |