CN101258609B - 使用配置于层积板上导线的垂直电子组件封装结构 - Google Patents
使用配置于层积板上导线的垂直电子组件封装结构 Download PDFInfo
- Publication number
- CN101258609B CN101258609B CN2006800324131A CN200680032413A CN101258609B CN 101258609 B CN101258609 B CN 101258609B CN 2006800324131 A CN2006800324131 A CN 2006800324131A CN 200680032413 A CN200680032413 A CN 200680032413A CN 101258609 B CN101258609 B CN 101258609B
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- chip
- grid array
- ball grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 230000005669 field effect Effects 0.000 claims description 86
- 238000005538 encapsulation Methods 0.000 claims description 45
- 229910000679 solder Inorganic materials 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 33
- 229910044991 metal oxide Inorganic materials 0.000 claims description 19
- 150000004706 metal oxides Chemical class 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 9
- 238000004100 electronic packaging Methods 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims 11
- 230000002787 reinforcement Effects 0.000 claims 11
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 239000010410 layer Substances 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000003475 lamination Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 150000002118 epoxides Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- CAWXEEYDBZRFPE-UHFFFAOYSA-N Hexazinone Chemical compound O=C1N(C)C(N(C)C)=NC(=O)N1C1CCCCC1 CAWXEEYDBZRFPE-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
本发明公开了一种含有垂直半导体芯片的电子封装，其是由在多层层积板上分布导线并透过导孔接头互相搭接。该半导体芯片设有至少一个电极连接到分布的导线使不同层的导线可以有电气性连接，导孔接头并同时具有消散由垂直半导体所产出的热能。为了要安装镶埋在印刷电路板上所布置的电子终端，一个球栅数组连接到该导孔接头并作为在封装底部表面的接触，其中该层层积板设有一热膨胀系数，该系数大致上与印刷电路板范围值相同，以让球栅数组与电子终端有更可靠的电性接触。
Description
1.技术领域
本发明公开一种封装集成电路的制程与结构，例如功率金属氧化物半导体场效应晶体管(MOSFET)。特别涉及一种可以简化与流线型化金属氧化物半导体场效应晶体管封装程序来达成更低的生产成本、更高的封装生产量以及增加封装的可靠性。
2.背景技术
传统的技术以及结构通常用来封装垂直半导体装置，如功率金属氧化物半导体场效应晶体管装置，仍然面临需要使用导线架的问题。其中常会发生铁线和支撑电子装置的印刷电路板(PCB)以及导线架间的热度不能匹配，已导致更高的焊点失败率。此外，传统的机械架构有许多缺点，例如晶粒导线统的不均、芯片大小因导线架的限制而有所限制以及在基板安装上所能承受的压力也有限。目前的组装技术更进一步有组装难易的接受度限制并时常导致更高的组装成本，同时让人难以取代传统高容量的封装如SO、TO与TSSOP等封装家族来减少构装成本。此类困难的原因是因为高容量封装不能完全的被导线架型封装技术或正常表面安装技术所封装。传统的构装在基板组装前以及基板测试阶段更进一步的含有另一缺陷，因为在封装与印刷电路板间的焊点范围在运作处理上是不可见的。导线架更限制了对于单芯片结构的封装，因为导线架没有可调整由单个或多个模块来组装芯片的弹性。
在美国专利6,133,634中，Joshi公开了一种半导体封装如图1A所示。一个晶硅芯片102附着在一个载体106，该载体106含有一个空穴以便把大部分的芯片102给包起来。该空穴的大小跟芯片102加上结合线104的大小是一致的。硅芯片的作用面到印刷电路板的直接连接包含了电子终端接触数组散布在芯片底表面层的焊锡凸块以及包围芯片102的载体底层的106球栅阵列(BGA)108。载体106可由铜或陶所制成。即使这个封装拥有减少封装阻力以及提供更好的散热效果，但是该封装为了需要在载体106挖个空穴则需要庞大的制造成本。此外，由于载体106的几何形状，Joshi所公开的封装还是缺乏接受不同封装结构的弹性包括多芯片模块(MCM)结构。
在另一个名称为圆柱球栅阵列封装(Column Ball Grid Array)的美国专利6,391,687中，Cabahug等公开一种半导体装置包含了一个平坦的导线架，该导线架的表面并附着一个芯片。放置的芯片上以包含焊锡凸块，该封装更进一步包含了若干个圆柱包围了芯片附着区外围的至少一部份。芯片被放置在芯片附着区内，该圆柱列的高度与焊锡凸块加上导线架上的芯片为一致如图1B与图1C所示。
在美国专利6,624,522中，Standing等公开了一种有芯片尺寸封装(CSP)，该封装有一个半导体金属氧化物半导体场效应晶体管芯片，该芯片顶部则有一个被一层感旋光性的液态环氧化物所覆盖的电极表面，该环氧化物是微影成像所成图案用于暴露电极表面之一部份并扮演了钝态层以及焊锡掩膜的角色。然后一个直焊的接触层就在钝态层上形成。独立的芯片安装在一个金属夹或金属罐内的漏极端，其中该漏极电极在同一个平面上布置了一个从罐底所延伸出的凸缘。
在另一个美国专利6,661,082中，Granada等公开了一种芯片装置，其包含了一个有芯片附着空穴的导线架。该记忆装置更进一步包含一个芯片容置在该芯片附着空穴。芯片附着空穴的厚度与芯片是一致的。该芯片在于空穴的附着则使用一般的附着程序。
Joshi在另一个美国专利6,469,384中公开了一种半导体装置，其包含了一个附着芯片的基底。耦合在基底的金属氧化物半导体场效应晶体管芯片，该金属氧化物半导体场效应晶体管芯片的源极与栅极区也一并耦合在基底。贴近芯片的邻近并设有锡球，所以当半导体装置耦合到印刷电路板，曝露的表面可充当漏极连结，而锡球则可被当为源极与栅极的连结。如图1D所示，该基底包含了一个底层20以及一个金属层21。该底层20与该金属层21则由一个绝缘层22所隔绝，该绝缘层22可为一个绝缘环氧树脂用于结合底层20与金属层21。该底层材质可由金属处理过的式样所组成而该金属层可同时用来做为散热。但是既然至少该多层的基底是由金属所组成，金属层与支撑封装的印刷电路板间的热膨胀不匹配仍然会造成热应力。该封装在高温的环境下仍然受于稳定性的限制。此外基底的制造仍是透过特别设计的程序为的就是要形成金属层。因此该发明的制造成本相对的会比较高。
以上的专利并没有提供一个实际的解决方案来克服拥有相关技术的专业人士在设计半导体装置封装与生产上所遇到的限制及难度。因此，本发明提出了一个改良的新结构与方法来封装垂直半导体装置以解决以上所提过的问题点。
发明内容
为了克服背景技术所遇到的难处，本发明的主要目的在于提供一种封装垂直半导体装置的改良结构如金属氧化物半导体场效应晶体管装置，其在层积板层上形成互相连结的导线。该层积板层的材质则由与印刷电路板类似的热膨胀数所组成以减少热能的不匹配问题。
本发明的另一目的在提供一种使多层层积板层载体如印刷电路板或挠性印刷电路版由互相连结的导线所组成可同时改善封装过程并使封装有更长久的稳定性。该封装结构可同时有更高的变动弹性并可调整芯片大小，而且不受由特别空穴或延伸的边缘与形状如的前所提的特制芯片附着载体所限制。搭配现有存于半导体封装过程的印刷电路板技术，本发明所公开的结构另一方面能是个方便导入的表面安装技术(SMT)。基于结构的弹性与适应性，本发明可以方便的取代传统封装如SO、TSSOP与TO等家族。本发明的另一目的是在制作过程中改善焊点间的盲点问题，从而改善封装过程的方便性与制造性。
本发明的另一目的在于提供一种封装金属氧化物半导体场效应晶体管装置的改善结构，其可在同层制作多芯片封装以解决背景技术所提到的限制与困难。
本发明的另一目的在于提供一种可以由迭晶或封装多层的封装结构，因为层积板层内所分布的互相连结导线可成为封装的其中一部份。比起导入导线架的封装，使用本发明来导入封装结构时，集成电路(IC)芯片间的排列与互相连结可以拥有更高的自由空间。一个可做模范的实施例可包含多芯片模块，其中该模块的源极与栅极全都朝下的排列或是综合一些漏极朝下与一些源极和栅极也是配置朝下。
在一较佳实施例中本发明公开一种包含金属氧化物半导体场效应晶体管装置的封装。该封装更进一步的包含一个电子封装，以能容纳垂直半导体芯片。该封装包含了一个设有导孔接头的层积板，导线则分布在该层积板的不同层并搭接到该导孔接头。该半导体芯片设有至少一个电极连接到分布的导线使不同层的导线可以有电气性连接，导孔接头并同时具有消散由垂直半导体所产出的热能。在另一较佳实施例中，该封装更包含了一个球栅阵列连接到该导孔接头并作为一个在封装底部表面的接触，其中该层层积板设有一热膨胀数并大致上与印刷电路板范围值相同，以让球栅阵列与电子终端有更可靠的电性接触。在另一较佳实施例中，垂直半导体芯片包含从半导体芯片所延伸出的焊锡凸块，该焊锡凸块与球栅阵列并设在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，垂直半导体芯片包含连结到导孔接头的焊锡凸块来与球栅阵列做为电性搭接，依附在该层积板的垂直半导体芯片如一个倒装接合持有一个底层电极依附到半导体芯片的背表面并且与球栅阵列并设在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该垂直半导体芯片是一个金属氧化物半导体场效应晶体管芯片。在另一较佳实施例中，该金属氧化物半导体场效应晶体管芯片持有一个漏极电极连接到导线来作为电性搭接到层积板的顶层，导孔接头并同时驱散金属氧化物半导体场效应晶体管芯片所产出的热能。在另一较佳实施例中，该封装进一步包含了球栅阵列搭接到导孔接头并在该封装的底面作为金属氧化物半导体场效应晶体管芯片的漏极接触。在另一较佳实施例中，该金属氧化物半导体场效应晶体管芯片进一步包含了从金属氧化物半导体场效应晶体管芯片所延伸出的焊锡凸块，该焊锡凸块与球栅阵列并设在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该金属氧化物半导体场效应晶体管芯片进一步包含连结到导孔接头的焊锡凸块来与球栅阵列做为电性搭接，依附在该层积板的垂直半导体芯片如一个倒装接合持有一个底层电极依附到半导体芯片的背表面并且与球栅阵列并设在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。
本发明更进一步的公开一种提高驱散金属氧化物半导体场效应晶体管封装热能的方法。其中该方法包含分布若干个导线于层积板的多层，并利用一个导孔接头透过贯穿来搭接不同层的导线。该方法更进一步包含设置至少一个金属氧化物半导体场效应晶体管装置的电极连接到分布的导线使不同层的导线可以有电气性连接，并同时具有消散由导孔接头与导线所产出的热能。在一较佳实施例中，该方法包含了一个球栅阵列连接到该导孔接头并作为在金属氧化物半导体场效应晶体管封装底部表面的接触。在另一较佳实施例中，该封装进一步包含了一个球栅阵列连接到该导孔接头并作为在封装底部表面的接触。该方法更进一步包含了附着金属氧化物半导体场效应晶体管封装于球栅阵列，而该球栅阵列则附着分布于印刷电路板的电子终端，其中该层层积板设有一热膨胀数并大致上与印刷电路板范围值相同以让球栅阵列与电子终端有更可靠的电性接触。在另一较佳实施例中，该方法更进一步包含形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，该焊锡凸块则由半导体芯片所延伸出并与球栅阵列设在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该方法更进一步包含形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，使金属氧化物半导体场效应晶体管芯片能连结到导孔接头的焊锡凸块来与球栅阵列做为电性搭接。该方法更包含将金属氧化物半导体场效应晶体管芯片附着于层积板，如一个倒装接合持有一个底层电极依附到金属氧化物半导体场效应晶体管芯片的背表面并且与球栅阵列并设在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该方法更进一步包含搭接金属氧化物半导体场效应晶体管芯片的漏极电极于导线的步骤以让层积板的顶层能与导线有电性搭接，导孔接头并同时具有消散由金属氧化物半导体场效应晶体管芯片所产出的热能。在另一较佳实施例中，该方法更进一步包含连结球栅阵列到该导孔接头并在封装的底面运作如同金属氧化物半导体场效应晶体管芯片漏极的步骤。在另一较佳实施例中，该方法更进一步包含形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，其中该焊锡凸块则从金属氧化物半导体场效应晶体管芯片所延伸出并与球栅阵列设在同样的平面上使该金属氧化物半导体场效应晶体管芯片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该方法更进一步包含形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，其步骤让焊锡凸块成为源极与栅极的接触连结到导孔接头来与球栅阵列作为电性搭接，金属氧化物半导体场效应晶体管芯片附着于该层积板如一个倒装接合持有一个底层电极依附到金属氧化物半导体场效应晶体管芯片的背表面并且与球栅阵列并设在同样的平面上使该金属氧化物半导体场效应晶体管芯片能方便黏着于散布在印刷电路板上的终端。
以下由具体实施例配合附图进行详细说明，更容易了解本发明的目的、技术内容、特点及其作用和效果。
附图说明
图1A～图1D为传统封装结构的剖面示意图；
图2A～图2D为本发明的改良的金属氧化物半导体场效应晶体管装置的封装结构的剖面、顶部与底部示意图；
图3A～图3D为本发明的另一种改良的金属氧化物半导体场效应晶体管装置的封装结构的剖面、顶部与底部示意图。
具体实施方式
图2A与图2B为本发明的新型金属氧化物半导体场效应晶体管封装100的剖面图和底面图。该金属氧化物半导体场效应晶体管封装100包含了一个金属氧化物半导体场效应晶体管半导体芯片110，该金属氧化物半导体场效应晶体管晶110还设有若干个焊锡凸块120。该焊锡凸块120与分布于金属氧化物半导体场效应晶体管晶110的顶面的栅极脚位与源极脚位有着电性接触。若干个铜导线125搭接到分布在金属氧化物半导体场效应晶体管芯片110底表层的漏极接触。一个铜片125’电镀到一个层积板，例如一个印刷电路板130，该印刷电路板130有若干个填满铜的导孔接头135。一个顶部的铜片140也同时电镀到该层积板，例如电路板130的顶面。一个包含若干个锡球150的球栅阵列布置在该电路板130的底面。该球栅阵列的锡球150与该填满铜的导孔接头135并有着电性接触。
图2C与图2D为该电路板130的底面图，沿着A-A线走如图2A所示。该电路板130的底部有一个电镀的铜片125′并附着在该金属氧化物半导体场效应晶体管110的漏极。电路板130的剩余底部面则被焊锡掩膜125”所覆盖来形成铜导线125，为了要将该球栅阵列的锡球150焊在上面，该铜导线125并从铜片125′延伸到球栅阵列脚位150′。该球栅阵列的锡球150的脚位更进一步跟该导孔接头有电性搭接，该导孔接头的开口并由电路板130所形成的铜所填满。如图2D所示，为该封装的顶面图，其中可以看到该封装有个铜片，该铜片的中间有一小部分被蚀刻掉。
图3A与图3B为本发明的新型金属氧化物半导体场效应晶体管封装200的剖面图和底面图。该金属氧化物半导体场效应晶体管封装200设有一个金属氧化物半导体场效应晶体管半导体芯片210被封装如同一个倒装接合，其中他的封装结构有若干个焊锡凸块220附着在一个层积多层基板载具底面所形成的的焊接区，例如印刷电路板载具230。焊锡凸块220-G与焊接到栅极锡球250-G的栅极脚位225-GP有着电性接触。该焊锡凸块220-S与源极脚位225-SP有着电性接触，其中每一个源极脚位225-SP都被焊接到源极锡球250-S。一个漏极接触245形成在金属氧化物半导体场效应晶体管芯片210的底面，该漏极的底面接触245并对准到与栅极和源极锡球250-G与250-S有着相似的高度。该封装200因此可以准备好接受更进一步的安装如SMT封装，通常由一个印刷电路板载体250连接到也被该印刷电路板载具250所支持的电子装置(未在图中显示)如同一个多芯片模块(MCM)。既然该层积多层基板载具230与该印刷电路板载具有着接近一样的热膨胀，所以该封装200有更改善的焊点可靠性。
图3C为该印刷电路板230的底面图，沿着A-A线走如图3A所示。该印刷电路板230的底面有一个焊锡掩膜，该焊锡掩膜设有焊锡凸块开口215-S和215-G并电镀到该印刷电路板230的底面来使该金属氧化物半导体场效应晶体管210的焊锡凸块220-G与220-S附着到铜片225-S′与225-G′。印刷电路板230剩余的底部面则被焊锡掩膜225”来形成铜导线225并从铜片225-G′与225-S′延伸到该球栅阵列栅极脚位225-GP与该源极栅极脚位225-SP使球栅阵列栅极球250-G与250-S能焊上去。该球栅阵列脚位150′更进一步电性搭接到该源极球导孔接头235，其中该导孔接头235的开口并由电路板230所形成的铜所填满。如第2D图的该封装的顶面图，该封装设有一个铜层240-S与240-G形成在该封装的顶部如源极与栅极给予外部搭接用的接触脚位。
根据以上的描述，本发明更进一步公开了一种减少一个封装与印刷电路板间热应力的方法，其中该封装设有一个垂直半导体芯片，并且安装在印刷电路板上。该方法包括将若干个导线分布在一个层积板里的至少一层，并同时在该层积板上设有一导孔接头，该导线则透过该导孔接头互相搭接，并搭接该垂直半导体芯片的电极到该导线使分布在不同层积板层的导线可以互相电性搭接，并同时电性搭接到球栅阵列与焊锡凸块，其中该球栅阵列与该焊锡凸块安装在该印刷电路板上，同时该层层积板设有一热膨胀数并大致上与印刷电路板范围值相同以让热应力减少。
以上所述，仅为本发明的较佳实施例而已，并非用来限定本发明的保护范围。因此，只要是依照本发明所述的形状、构造、特征及精神所做出的同等变化或修饰，均应包括于本发明的权利要求范围之内。
Claims (17)
1.一种容纳垂直半导体芯片的电子封装，其特征在于，包括：
一层积板，该层积板并设有一导孔接头以及导线分布在该层积板至少一层并透过该导孔接头互相搭接；和
该半导体芯片设有至少一个电极连接到分布的导线使不同层的导线可以有电气性连接，导孔接头并同时具有消散由垂直半导体所产出的热能；
所述的垂直半导体芯片包含从半导体芯片所延伸出的焊锡凸块，该焊锡凸块与球栅阵列并设在同样的平面上，使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。
2.如权利要求1所述的容纳垂直半导体芯片的电子封装，其特征在于，所述的球栅阵列连接到该导孔接头并作为在该封装底部表面的接触。
3.如权利要求2所述的容纳垂直半导体芯片的电子封装，其特征在于，所述层积板设有一热膨胀系数，该系数与印刷电路板范围值相同以让球栅阵列与电子终端有更可靠的电性接触。
4.如权利要求1所述的容纳垂直半导体芯片的电子封装，其特征在于，该垂直半导体芯片包含连结到导孔接头的焊锡凸块来与球栅阵列做为电性搭接，依附在该层积板的垂直半导体芯片作为一个倒装芯片，具有一个依附到半导体芯片的背表面的底层电极，并且该电极与球栅阵列并设在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。
5.如权利要求1所述的容纳垂直半导体芯片的电子封装，其特征在于，该垂直半导体芯片进一步包含一金属氧化物半导体场效应晶体管芯片。
6.如权利要求5所述的容纳垂直半导体芯片的电子封装，其特征在于，所述的金属氧化物半导体场效应晶体管芯片持有一个漏极电极连接到导线来作为电性搭接到层积板的顶层，导孔接头并同时驱散金属氧化物半导体场效应晶体管芯片所产出的热能。
7.如权利要求6所述的容纳垂直半导体芯片的电子封装，其特征在于，球栅阵列搭接到导孔接头并在该封装的底面作为金属氧化物半导体场效应晶体管芯片的漏极接触。
8.如权利要求5所述的容纳垂直半导体芯片的电子封装，其特征在于，所述的金属氧化物半导体场效应晶体管芯片进一步包含焊锡凸块使其成为源极与栅极的接触连结到导孔接头来与球栅阵列做为电性搭接，该垂直半导体芯片附着于该层积板作为一个倒装芯片，具有一个依附到半导体芯片的背表面的底层电极，并且该电极与球栅阵列并设在同样的平面上使该金属氧化物半导体场效应晶体管芯片能方便黏着于散布在印刷电路板上的终端。
9.一种加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，包括：
由在层积板上设有一导孔接头以及将导线分布在该层积板至少一层以上并透过该导孔接头互相搭接；
该金属氧化物半导体场效应晶体管装置设有至少一个电极连接到分布的导线使不同层的导线可以有电气性连接，该导孔接头与该导线同时具有消散热能的作用；
所述的加强金属氧化物半导体场效应晶体管封装散热的方法进一步包含：
形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，使金属氧化物半导体场效应晶体管芯片能连结到导孔接头的焊锡凸块来与球栅阵列做为电性搭接；以及
将金属氧化物半导体场效应晶体管芯片附着于层积板作为一个倒装接合持有一个底层电极依附到金属氧化物半导体场效应晶体管芯片的背表面，并且与球栅阵列设置并设在同样的平面使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。
10.如权利要求9所述的加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，进一步包含：连接球栅阵列到该导孔接头并作为该金属氧化物半导体场效应晶体管封装底部表面的接触。
11.如权利要求9所述的加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，进一步包含：
连接球栅阵列到该导孔接头并作为在该封装底部表面的接触的步骤；以及
附着金属氧化物半导体场效应晶体管封装于球栅阵列的步骤；该球栅阵列则附着分布于印刷电路板的电子终端，其中该层积板设有一热膨胀数并与印刷电路板范围值相同以让球栅阵列与电子终端有更可靠的电性接触。
12.如权利要求9所述的加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，进一步包含：形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，其步骤让焊锡凸块成为源极与栅极的接触连结到导孔接头来与球栅阵列做为电性搭接，金属氧化物半导体场效应晶体管芯片附着于该层积板，作为一个倒装芯片，具有一个依附到金属氧化物半导体场效应晶体管芯片的背表面的底层电极，并且该电极与球栅阵列设置并设在同样的平面，使该金属氧化物半导体场效应晶体管芯片能方便黏着于散布在印刷电路板上的终端。
13.一种加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，包括：
由在层积板上设有一导孔接头以及将导线分布在该层积板至少一层以上并透过该导孔接头互相搭接；
该金属氧化物半导体场效应晶体管装置设有至少一个电极连接到分布的导线使不同层的导线可以有电气性连接，该导孔接头与该导线同时具有消散热能的作用；
所述的加强金属氧化物半导体场效应晶体管封装散热的方法进一步包含：
形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，其中该焊锡凸块则从金属氧化物半导体场效应晶体管芯片延伸出，并与球栅阵列设置并设在同样的平面，使该金属氧化物半导体场效应晶体管芯片能方便黏着于散布在印刷电路板上的终端。
14.如权利要求13所述的加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，进一步包含：连接球栅阵列到该导孔接头并作为该金属氧化物半导体场效应晶体管封装底部表面的接触。
15.如权利要求13所述的加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，进一步包含：
连接球栅阵列到该导孔接头并作为在该封装底部表面的接触的步骤；以及
附着金属氧化物半导体场效应晶体管封装于球栅阵列的步骤；该球栅阵列则附着分布于印刷电路板的电子终端，其中该层积板设有一热膨胀数并与印刷电路板范围值相同以让球栅阵列与电子终端有更可靠的电性接触。
16.如权利要求13所述的加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，进一步包含：搭接该金属氧化物半导体场效应晶体管芯片的漏极电极于导线的步骤以让层积板的顶层能与导线有电性搭接，导孔接头并同时具有消散由金属氧化物半导体场效应晶体管芯片所产出的热能。
17.如权利要求13所述的加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于，进一步包含：连结球栅阵列到该导孔接头并在封装的底面作为金属氧化物半导体场效应晶体管芯片漏极的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/220,759 US7838977B2 (en) | 2005-09-07 | 2005-09-07 | Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers |
| US11/220,759 | 2005-09-07 | ||
| PCT/US2006/034989 WO2007030694A2 (en) | 2005-09-07 | 2006-09-07 | Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101258609A CN101258609A (zh) | 2008-09-03 |
| CN101258609B true CN101258609B (zh) | 2010-07-14 |
Family
ID=37836507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800324131A Active CN101258609B (zh) | 2005-09-07 | 2006-09-07 | 使用配置于层积板上导线的垂直电子组件封装结构 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7838977B2 (zh) |
| CN (1) | CN101258609B (zh) |
| TW (1) | TWI343097B (zh) |
| WO (1) | WO2007030694A2 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060145312A1 (en) * | 2005-01-05 | 2006-07-06 | Kai Liu | Dual flat non-leaded semiconductor package |
| US7898092B2 (en) * | 2007-11-21 | 2011-03-01 | Alpha & Omega Semiconductor, | Stacked-die package for battery power management |
| US7884454B2 (en) * | 2005-01-05 | 2011-02-08 | Alpha & Omega Semiconductor, Ltd | Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package |
| US8164199B2 (en) * | 2009-07-31 | 2012-04-24 | Alpha and Omega Semiconductor Incorporation | Multi-die package |
| US9257375B2 (en) | 2009-07-31 | 2016-02-09 | Alpha and Omega Semiconductor Inc. | Multi-die semiconductor package |
| US8148823B1 (en) * | 2009-12-14 | 2012-04-03 | Picor Corporation | Low loss package for electronic device |
| JP2011146519A (ja) * | 2010-01-14 | 2011-07-28 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8278756B2 (en) * | 2010-02-24 | 2012-10-02 | Inpaq Technology Co., Ltd. | Single chip semiconductor coating structure and manufacturing method thereof |
| JP2012114173A (ja) * | 2010-11-23 | 2012-06-14 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| DE102011012186B4 (de) * | 2011-02-23 | 2015-01-15 | Texas Instruments Deutschland Gmbh | Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls |
| JP6184061B2 (ja) * | 2012-05-29 | 2017-08-23 | キヤノン株式会社 | 積層型半導体装置及び電子機器 |
| US9078380B2 (en) | 2012-10-19 | 2015-07-07 | Nvidia Corporation | MOSFET stack package |
| US8921986B2 (en) * | 2013-03-15 | 2014-12-30 | Microchip Technology Incorporated | Insulated bump bonding |
| US20150116944A1 (en) * | 2013-10-29 | 2015-04-30 | Delphi Technologies, Inc. | Electrical assembly with a solder sphere attached heat spreader |
| US11222834B2 (en) | 2019-03-22 | 2022-01-11 | Analog Devices International Unlimited Company | Package with electrical pathway |
| US11393743B2 (en) | 2019-12-18 | 2022-07-19 | Infineon Technologies Ag | Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation |
| CN113163578B (zh) * | 2021-03-10 | 2023-03-31 | 重庆大学 | 极低寄生电感脉冲形成单模块封装结构和堆叠封装结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137164A (en) * | 1998-03-16 | 2000-10-24 | Texas Instruments Incorporated | Thin stacked integrated circuit device |
| JP3147087B2 (ja) * | 1998-06-17 | 2001-03-19 | 日本電気株式会社 | 積層型半導体装置放熱構造 |
| JP3980807B2 (ja) * | 2000-03-27 | 2007-09-26 | 株式会社東芝 | 半導体装置及び半導体モジュール |
| US6830959B2 (en) * | 2002-01-22 | 2004-12-14 | Fairchild Semiconductor Corporation | Semiconductor die package with semiconductor die having side electrical connection |
| US7205647B2 (en) * | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
| US7038917B2 (en) * | 2002-12-27 | 2006-05-02 | Vlt, Inc. | Low loss, high density array interconnection |
| US6815254B2 (en) * | 2003-03-10 | 2004-11-09 | Freescale Semiconductor, Inc. | Semiconductor package with multiple sides having package contacts |
| JP3917946B2 (ja) * | 2003-03-11 | 2007-05-23 | 富士通株式会社 | 積層型半導体装置 |
| KR101075169B1 (ko) * | 2003-08-27 | 2011-10-19 | 페어차일드코리아반도체 주식회사 | 파워 모듈 플립 칩 패키지 |
-
2005
- 2005-09-07 US US11/220,759 patent/US7838977B2/en active Active
-
2006
- 2006-08-22 TW TW095130799A patent/TWI343097B/zh active
- 2006-09-07 CN CN2006800324131A patent/CN101258609B/zh active Active
- 2006-09-07 WO PCT/US2006/034989 patent/WO2007030694A2/en active Application Filing
-
2010
- 2010-11-18 US US12/927,637 patent/US8168477B2/en active Active
-
2012
- 2012-04-24 US US13/454,342 patent/US8330264B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8168477B2 (en) | 2012-05-01 |
| WO2007030694A3 (en) | 2007-12-13 |
| CN101258609A (zh) | 2008-09-03 |
| TWI343097B (en) | 2011-06-01 |
| US8330264B2 (en) | 2012-12-11 |
| TW200713535A (en) | 2007-04-01 |
| US7838977B2 (en) | 2010-11-23 |
| US20070080443A1 (en) | 2007-04-12 |
| US20120205803A1 (en) | 2012-08-16 |
| US20110076808A1 (en) | 2011-03-31 |
| WO2007030694A2 (en) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101258609B (zh) | 使用配置于层积板上导线的垂直电子组件封装结构 | |
| US7829989B2 (en) | Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside | |
| US6459163B1 (en) | Semiconductor device and method for fabricating the same | |
| US6853069B2 (en) | Packaged die on PCB with heat sink encapsulant and methods | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| EP0729183A2 (en) | Thin packaging of multi-chip modules with enhanced thermal/power management | |
| US20030057534A1 (en) | Semiconductor package | |
| KR101519062B1 (ko) | 반도체 소자 패키지 | |
| JPH08111433A (ja) | 半導体装置及び半導体装置製造用テープ | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| KR20140032923A (ko) | 와이어리스 모듈 | |
| TW200537675A (en) | Flip chip package and process thereof | |
| CN110190034B (zh) | 包括具有经由开口安装的芯片和部件的载体的封装 | |
| CN101322450B (zh) | 具有内部散热结构的ic封装 | |
| CN101005062B (zh) | 使用相互连接的三维层片将垂直封装的mosfet和集成电路功率器件构建成集成模块 | |
| KR20140088762A (ko) | 인터포저를 이용한 적층형 반도체 패키지 | |
| US20080283982A1 (en) | Multi-chip semiconductor device having leads and method for fabricating the same | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| TW407446B (en) | Electric apparatus with multi-chip stacked package and the method of forming the same | |
| JP2933830B2 (ja) | チップ部品の実装構造 | |
| AU2007203504B2 (en) | Semi Conductor Device and Method for Fabricating The Same | |
| AU2007246215B2 (en) | Semi Conductor Device and Method for Fabricating The Same | |
| TWI355728B (en) | Semiconductor package without outer leads | |
| JPH10189819A (ja) | 半導体装置及びその製造方法 | |
| EP1304739A1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160901 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers Effective date of registration: 20191210 Granted publication date: 20100714 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20100714 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |