JPH08213413A - シリコン素子のはんだ付け方法 - Google Patents
シリコン素子のはんだ付け方法Info
- Publication number
- JPH08213413A JPH08213413A JP7308530A JP30853095A JPH08213413A JP H08213413 A JPH08213413 A JP H08213413A JP 7308530 A JP7308530 A JP 7308530A JP 30853095 A JP30853095 A JP 30853095A JP H08213413 A JPH08213413 A JP H08213413A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- pattern
- solder paste
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの接合パッドをはんだ付けする
方法を提供する。 【解決手段】 半導体チップ１２上の複数の接合パッド
１８は、初めに、はんだに濡れない熱抵抗表面２４上
に、あるパタン状にはんだペースト３６を堆積すること
により、はんだ３６に突き合わされる。ペースト３６が
堆積された後、半導体チップ１２の各接合パッド１８が
はんだペーストパタンの一部と接触するように、そのチ
ップを濡れない表面２４上に配置する。その後、チップ
１２とはんだで濡れないはんだペースト３６で覆われた
表面を加熱することによってはんだペーストを再流動さ
せ、溶融はんだを生成する。接合パッド１８ははんだに
濡れやすいため、溶融はんだは、チップ上の接合パッド
を濡らし、その接合パッドに接合する。しかし、はんだ
ペーストがプリントされた前記表面２４ははんだに濡れ
ないので、それにははんだが付かない。その後、はんだ
の付いたチップ１２ははんだに濡れない表面２４から取
り外される。
方法を提供する。 【解決手段】 半導体チップ１２上の複数の接合パッド
１８は、初めに、はんだに濡れない熱抵抗表面２４上
に、あるパタン状にはんだペースト３６を堆積すること
により、はんだ３６に突き合わされる。ペースト３６が
堆積された後、半導体チップ１２の各接合パッド１８が
はんだペーストパタンの一部と接触するように、そのチ
ップを濡れない表面２４上に配置する。その後、チップ
１２とはんだで濡れないはんだペースト３６で覆われた
表面を加熱することによってはんだペーストを再流動さ
せ、溶融はんだを生成する。接合パッド１８ははんだに
濡れやすいため、溶融はんだは、チップ上の接合パッド
を濡らし、その接合パッドに接合する。しかし、はんだ
ペーストがプリントされた前記表面２４ははんだに濡れ
ないので、それにははんだが付かない。その後、はんだ
の付いたチップ１２ははんだに濡れない表面２４から取
り外される。
Description
【０００１】
【発明の属する技術分野】この発明は、シリコン素子の
各メタライズ領域（金属化領域、すなわち接合パッド）
にはんだ（ロウ、solder）をバンプする（付ける）技術
に関する。
各メタライズ領域（金属化領域、すなわち接合パッド）
にはんだ（ロウ、solder）をバンプする（付ける）技術
に関する。
【０００２】
【従来の技術】一つのウェーハ（シリコン基板）上に多
数の半導体チップ（たとえばシリコン）を接合した複数
チップモジュールの開発に向けて、これまでに多くの研
究がなされてきた。実際には、チップをシリコン基板に
接合するのには「フリップチップ」接合として知られる
方法が用いられる。この方法ではまず、基板上の各接合
領域（サイト）をはんだペーストで覆うために、シリコ
ン基板上にはんだペースト（はんだ糊）をスクリーンプ
リントすることから始める。各基板上の接合領域は、各
チップの種々の接合パッド（突起）パタンに対応するパ
タンに沿って配置される。
数の半導体チップ（たとえばシリコン）を接合した複数
チップモジュールの開発に向けて、これまでに多くの研
究がなされてきた。実際には、チップをシリコン基板に
接合するのには「フリップチップ」接合として知られる
方法が用いられる。この方法ではまず、基板上の各接合
領域（サイト）をはんだペーストで覆うために、シリコ
ン基板上にはんだペースト（はんだ糊）をスクリーンプ
リントすることから始める。各基板上の接合領域は、各
チップの種々の接合パッド（突起）パタンに対応するパ
タンに沿って配置される。
【０００３】その後、各チップをシリコン基板の上に置
き、その接合パッドが、基板上の対応するはんだペース
トで覆われた接合領域に接触するようにする。その後、
はんだペーストを再流動（リフロー）させ、基板上の各
接合領域と各チップ上の接合パッドとを濡らし、冶金的
に接合する溶融はんだを生成する。複数のチップがシリ
コン基板上に接合された後に、基板は個々の「タイル」
と呼ばれるサブアセンブリに切断され、その後パッケー
ジされる。
き、その接合パッドが、基板上の対応するはんだペース
トで覆われた接合領域に接触するようにする。その後、
はんだペーストを再流動（リフロー）させ、基板上の各
接合領域と各チップ上の接合パッドとを濡らし、冶金的
に接合する溶融はんだを生成する。複数のチップがシリ
コン基板上に接合された後に、基板は個々の「タイル」
と呼ばれるサブアセンブリに切断され、その後パッケー
ジされる。
【０００４】通常、各チップはシリコン基板上に配置さ
れる前に試験される。しかし、チップが配置された後に
欠陥を生じることもあり、また、元々欠陥のあるチップ
が試験中に検出されずに配置されることもありうる。こ
のためタイルは、いくつかの欠陥チップを含むことがあ
りうる。タイル上の複数のチップのコストによっては、
各欠陥チップを取り外して置き換えるのが有利な場合も
ある。実際に、一つの欠陥チップを取り外すと、そのチ
ップを基板に接合していたはんだの多くも取り除かれ、
新たに露出した接合領域上にはわずかな量のはんだだけ
が残される。
れる前に試験される。しかし、チップが配置された後に
欠陥を生じることもあり、また、元々欠陥のあるチップ
が試験中に検出されずに配置されることもありうる。こ
のためタイルは、いくつかの欠陥チップを含むことがあ
りうる。タイル上の複数のチップのコストによっては、
各欠陥チップを取り外して置き換えるのが有利な場合も
ある。実際に、一つの欠陥チップを取り外すと、そのチ
ップを基板に接合していたはんだの多くも取り除かれ、
新たに露出した接合領域上にはわずかな量のはんだだけ
が残される。
【０００５】この露出した接合領域上に残ったはんだで
は通常、新たな裸チップ（すなわち、接合パッドにはん
だが付いていないチップ）を確実に接合するには不十分
である。そのため、追加のはんだをその接合領域上に供
給しなければならない。過去においては、上述のように
基板上の露出した接合領域にはんだを付けることによっ
てはんだを供給するのではなく、置き換えるチップの接
合パッドにはんだを付けることによって（すなわち、接
合パッドに「バンプ(bump)すること（塊をおくこと）」
によって）はんだを供給していた。シリコン基板にたく
さんのチップを配置し、これを複数のタイルに切断し、
その後にそのシリコン基板にはんだを付けるということ
はきわめて困難である。
は通常、新たな裸チップ（すなわち、接合パッドにはん
だが付いていないチップ）を確実に接合するには不十分
である。そのため、追加のはんだをその接合領域上に供
給しなければならない。過去においては、上述のように
基板上の露出した接合領域にはんだを付けることによっ
てはんだを供給するのではなく、置き換えるチップの接
合パッドにはんだを付けることによって（すなわち、接
合パッドに「バンプ(bump)すること（塊をおくこと）」
によって）はんだを供給していた。シリコン基板にたく
さんのチップを配置し、これを複数のタイルに切断し、
その後にそのシリコン基板にはんだを付けるということ
はきわめて困難である。
【０００６】現在、集積回路チップは、バッチ処理によ
り、多数のチップが各シリコンウェーハ上へバンプされ
る。コストを削減するために、この処理は、一時に多数
のウェーハ上で実施される。R.Tummalaら著"Microelect
ronics Packaging Handbook"(Van Nostrand Reinhold 1
989)の第６章に記載されているように、このような処理
では、初めに、接合パッドだけが露出するように各ウェ
ーハをマスキングすることにより、すべてのチップにバ
ンプされる。その後、はんだ合金を構成する一群の金属
元素が、マスクを通して露出された接合パッドを覆うよ
うに各ウェーハ上に蒸着せられる。
り、多数のチップが各シリコンウェーハ上へバンプされ
る。コストを削減するために、この処理は、一時に多数
のウェーハ上で実施される。R.Tummalaら著"Microelect
ronics Packaging Handbook"(Van Nostrand Reinhold 1
989)の第６章に記載されているように、このような処理
では、初めに、接合パッドだけが露出するように各ウェ
ーハをマスキングすることにより、すべてのチップにバ
ンプされる。その後、はんだ合金を構成する一群の金属
元素が、マスクを通して露出された接合パッドを覆うよ
うに各ウェーハ上に蒸着せられる。
【０００７】それから、各ウェーハは、堆積した金属が
溶解（再流動）するように還元雰囲気のもとで加熱さ
れ、これにより、はんだが均質化され、接合パッド上に
「バンプ（突出部）」が形成される。その後各ウェーハ
は、試験され、印を付けられ、個々のチップに切断さ
れ、分類され、従来の（Ｃ−４型）フリップチップ組立
体および／または補修品として使用に供される。
溶解（再流動）するように還元雰囲気のもとで加熱さ
れ、これにより、はんだが均質化され、接合パッド上に
「バンプ（突出部）」が形成される。その後各ウェーハ
は、試験され、印を付けられ、個々のチップに切断さ
れ、分類され、従来の（Ｃ−４型）フリップチップ組立
体および／または補修品として使用に供される。
【０００８】
【発明が解決しようとする課題】上記処理は効率的では
あるが、一時に数百個以上のチップを含む切断前のウェ
ーハ全体をバンプするのに適用する場合にしか経済的に
引き合わない。さらに、この処理は高価な半導体処理装
置の使用を必要とするため、修理目的でチップをバンプ
するのにこの方法を採用するのはきわめて高価となり、
少数のバンプチップが必要な場合には実際的でない。し
たがって、個別の半導体チップの接合パッドをはんだバ
ンプする低コストの処理方法が所望されている。
あるが、一時に数百個以上のチップを含む切断前のウェ
ーハ全体をバンプするのに適用する場合にしか経済的に
引き合わない。さらに、この処理は高価な半導体処理装
置の使用を必要とするため、修理目的でチップをバンプ
するのにこの方法を採用するのはきわめて高価となり、
少数のバンプチップが必要な場合には実際的でない。し
たがって、個別の半導体チップの接合パッドをはんだバ
ンプする低コストの処理方法が所望されている。
【０００９】
【課題を解決するための手段】本発明によれば、一つの
半導体チップ上の複数の接合パッドは、初めに、そのチ
ップの接合パッドに応じて、はんだに濡れない熱抵抗表
面上に、あるパタン状にはんだペーストを堆積すること
により、はんだに突き合わされる。望ましい実施態様に
おいては、前記表面は、たとえば、シリコンウェーハ等
のようなシリコン基板を覆うカプトン（ＫＡＰＴＯＮ）
材料の層からなる。
半導体チップ上の複数の接合パッドは、初めに、そのチ
ップの接合パッドに応じて、はんだに濡れない熱抵抗表
面上に、あるパタン状にはんだペーストを堆積すること
により、はんだに突き合わされる。望ましい実施態様に
おいては、前記表面は、たとえば、シリコンウェーハ等
のようなシリコン基板を覆うカプトン（ＫＡＰＴＯＮ）
材料の層からなる。
【００１０】ペーストが堆積された後、半導体チップの
各接合パッドがはんだペーストパタンの一部と接触する
ように、そのチップを濡れない表面上に配置する。その
後、チップとはんだで濡れないはんだペーストで覆われ
た表面を加熱することによってはんだペーストを再流動
させ、溶融はんだを生成する。接合パッドははんだに濡
れやすいため、溶融はんだは、チップ上の接合パッドを
濡らし、その接合パッドに接合する。しかし、はんだペ
ーストがプリントされた前記表面ははんだに濡れないの
で、それにははんだが付かない。
各接合パッドがはんだペーストパタンの一部と接触する
ように、そのチップを濡れない表面上に配置する。その
後、チップとはんだで濡れないはんだペーストで覆われ
た表面を加熱することによってはんだペーストを再流動
させ、溶融はんだを生成する。接合パッドははんだに濡
れやすいため、溶融はんだは、チップ上の接合パッドを
濡らし、その接合パッドに接合する。しかし、はんだペ
ーストがプリントされた前記表面ははんだに濡れないの
で、それにははんだが付かない。
【００１１】はんだがチップの接合パッドに付いた（バ
ンプした）後に、はんだの付いたチップははんだに濡れ
ない表面から取り外される。はんだの付いたチップは、
欠陥チップの代わりに基板上にはんだ付けされるか、ま
たはそのチップを裸の基板上に多数配置するのに使用し
てもよい。
ンプした）後に、はんだの付いたチップははんだに濡れ
ない表面から取り外される。はんだの付いたチップは、
欠陥チップの代わりに基板上にはんだ付けされるか、ま
たはそのチップを裸の基板上に多数配置するのに使用し
てもよい。
【００１２】
【発明の実施の形態】図１は、少なくとも一つの半導体
チップ１２が一つの基板１４（たとえば一つのシリコン
ウェーハ）に接合された従来の複数チップモジュール
（ＭＣＭ）１０の一部を示している。通常のＭＣＭ１０
は、さらに、チップ１２と基板１４を覆うパッケージ
（図示せず）を含む。このチップ１２と基板１４の組み
合わせは、従来「タイル」と呼ばれるサブアセンブリ１
６を形成する。
チップ１２が一つの基板１４（たとえば一つのシリコン
ウェーハ）に接合された従来の複数チップモジュール
（ＭＣＭ）１０の一部を示している。通常のＭＣＭ１０
は、さらに、チップ１２と基板１４を覆うパッケージ
（図示せず）を含む。このチップ１２と基板１４の組み
合わせは、従来「タイル」と呼ばれるサブアセンブリ１
６を形成する。
【００１３】タイル１６は、はんだ１７の塊を介してチ
ップ１２と基板１４とを接合することによって製造され
る。このはんだ１７は、各チップ上のはんだに濡れ易い
接合パッド１８それぞれを基板上のはんだに濡れ易い対
応する接合領域２０に、電気的・機械的に接合する。各
接合パッド１８および各接合領域２０は、はんだに濡れ
易い適当なメタライゼーション（金属化）により作られ
たメタライズ領域を含む。
ップ１２と基板１４とを接合することによって製造され
る。このはんだ１７は、各チップ上のはんだに濡れ易い
接合パッド１８それぞれを基板上のはんだに濡れ易い対
応する接合領域２０に、電気的・機械的に接合する。各
接合パッド１８および各接合領域２０は、はんだに濡れ
易い適当なメタライゼーション（金属化）により作られ
たメタライズ領域を含む。
【００１４】チップ１２と基板１４にはそれぞれ一つの
接合パッド１８と一つの接合領域２０だけが図示されて
いるが、通常のチップおよび基板はそれぞれ複数の接合
パッドと接合領域を有している。図示されていないが、
チップ１２の各接合パッド１８は、たとえばチップの製
造過程で前述の蒸着工程によりはんだの塊を与えられ
る。
接合パッド１８と一つの接合領域２０だけが図示されて
いるが、通常のチップおよび基板はそれぞれ複数の接合
パッドと接合領域を有している。図示されていないが、
チップ１２の各接合パッド１８は、たとえばチップの製
造過程で前述の蒸着工程によりはんだの塊を与えられ
る。
【００１５】各チップ１２は通常、基板１４へのはんだ
付けの前に試験されるが、それでも、タイル１６がいく
つかの欠陥チップを含む可能性がある。タイル１６の製
造コストによっては、はんだを取り除き、各欠陥チップ
１２を取り外してその場所に良品チップをはんだ付けす
ることによりそのタイルを修理した方が得な場合もあ
る。
付けの前に試験されるが、それでも、タイル１６がいく
つかの欠陥チップを含む可能性がある。タイル１６の製
造コストによっては、はんだを取り除き、各欠陥チップ
１２を取り外してその場所に良品チップをはんだ付けす
ることによりそのタイルを修理した方が得な場合もあ
る。
【００１６】実際には、欠陥チップ１２が取り外された
ときに、基板にチップを接合していたはんだ１７のほと
んどが一緒に取り除かれてしまう。したがって、「裸
の」差し替えチップ１２（すなわち、その接合パッド２
０にはんだが付いていないチップ）を確実に接合するの
に十分なはんだ１７は残っていない。蒸着によって、差
し替えチップ１２の接合パッド２０に相当量のはんだを
「バンプ(bump)する」（すなわち、供給する）ことは可
能であるが、そのような方法は実際的でないことがわか
った。なぜなら、その処理を行うために必要な装置が高
価であり、また、これを行うためにはウェーハ全体のチ
ップを必要とするからである。
ときに、基板にチップを接合していたはんだ１７のほと
んどが一緒に取り除かれてしまう。したがって、「裸
の」差し替えチップ１２（すなわち、その接合パッド２
０にはんだが付いていないチップ）を確実に接合するの
に十分なはんだ１７は残っていない。蒸着によって、差
し替えチップ１２の接合パッド２０に相当量のはんだを
「バンプ(bump)する」（すなわち、供給する）ことは可
能であるが、そのような方法は実際的でないことがわか
った。なぜなら、その処理を行うために必要な装置が高
価であり、また、これを行うためにはウェーハ全体のチ
ップを必要とするからである。
【００１７】本発明により、個々の裸チップ１２にはん
だをバンプする低コストで簡単な方法が開発された。こ
の方法の各工程が図２〜４に示されている。図２におい
て、本発明の第１の工程は、はんだペースト２２を、基
板２６（たとえばシリコンウェーハ）の第１の濡れにく
い表面２４上の特定部分を遮りなからプリントする(scr
een print)。
だをバンプする低コストで簡単な方法が開発された。こ
の方法の各工程が図２〜４に示されている。図２におい
て、本発明の第１の工程は、はんだペースト２２を、基
板２６（たとえばシリコンウェーハ）の第１の濡れにく
い表面２４上の特定部分を遮りなからプリントする(scr
een print)。
【００１８】基板２６の厳密な特性は本発明にとって特
に重要ではないが、基板はペースト２２の再流動温度を
越える温度に十分に耐えるものでなければならない。ま
た、基板の主表面２４は濡れないものであること（すな
わち、その表面にははんだが付かないこと）が必要であ
る。しかし、基板表面２４ははんだペーストでプリント
されうることが必要である。実際上、メタライズしてい
ない鏡面処理したシリコンウェーハがこの発明の適用に
適していることがわかった。
に重要ではないが、基板はペースト２２の再流動温度を
越える温度に十分に耐えるものでなければならない。ま
た、基板の主表面２４は濡れないものであること（すな
わち、その表面にははんだが付かないこと）が必要であ
る。しかし、基板表面２４ははんだペーストでプリント
されうることが必要である。実際上、メタライズしてい
ない鏡面処理したシリコンウェーハがこの発明の適用に
適していることがわかった。
【００１９】他の方法として、メタライズされた主表面
を持つシリコンウェーハのそのメタライゼーションにカ
プトン（ＫＡＰＴＯＮ）材料の層を付加することによ
り、はんだペーストに濡れずしかもプリント可能な適当
な表面を提供することができる。
を持つシリコンウェーハのそのメタライゼーションにカ
プトン（ＫＡＰＴＯＮ）材料の層を付加することによ
り、はんだペーストに濡れずしかもプリント可能な適当
な表面を提供することができる。
【００２０】図２に示すように、はんだプリント作業
は、まず基板２８が一時的に動かないようにするため
に、基板２８をパレット２８に固定することから始め
る。次に型板（原版）３０を基板上に置いて基板表面２
４と面同士で対向するようにする。型板３０は、通常、
金属製（たとえば黄銅製またはステンレス鋼製）の薄い
シートであって、置き換えチップ（図示せず）上の接合
パッド１８（図１参照）のパタンに対応するパタンに沿
って配置された複数の開口部３２を有する。
は、まず基板２８が一時的に動かないようにするため
に、基板２８をパレット２８に固定することから始め
る。次に型板（原版）３０を基板上に置いて基板表面２
４と面同士で対向するようにする。型板３０は、通常、
金属製（たとえば黄銅製またはステンレス鋼製）の薄い
シートであって、置き換えチップ（図示せず）上の接合
パッド１８（図１参照）のパタンに対応するパタンに沿
って配置された複数の開口部３２を有する。
【００２１】はんだペースト２２を型板３０上に堆積さ
せ、次にスクイージブレード（かき取り刀）３４を型板
３０上全体に動かし、はんだペーストを型板開口部３２
を通して基板表面２４に押し付ける。このようにして表
面２４上に少なくとも一つのはんだペーストパタン３６
がプリントされる。
せ、次にスクイージブレード（かき取り刀）３４を型板
３０上全体に動かし、はんだペーストを型板開口部３２
を通して基板表面２４に押し付ける。このようにして表
面２４上に少なくとも一つのはんだペーストパタン３６
がプリントされる。
【００２２】図３において、はんだペーストパタン３６
がプリントされた後に、図２の型板３０が取り除かれ
る。その後、チップ上の各接合パッドがはんだペースト
パタン３６のそれぞれ一部分に接触するように、裸のチ
ップ１２’（すなわちそのはんだに濡れやすい接合パッ
ド１８の上にはんだがほとんど付いていないチップ）が
基板表面２４上に配置される。各チップ１２’が配置さ
れた後に、パタン３６内のはんだペーストが再流動せら
れる。再流動の間、はんだペーストは溶融はんだとなっ
ており、チップ１２’上の各パッド１８を濡らし、そこ
に冶金的に接合し、図４に示すはんだバンプ（はんだ突
出部）３８を形成する。
がプリントされた後に、図２の型板３０が取り除かれ
る。その後、チップ上の各接合パッドがはんだペースト
パタン３６のそれぞれ一部分に接触するように、裸のチ
ップ１２’（すなわちそのはんだに濡れやすい接合パッ
ド１８の上にはんだがほとんど付いていないチップ）が
基板表面２４上に配置される。各チップ１２’が配置さ
れた後に、パタン３６内のはんだペーストが再流動せら
れる。再流動の間、はんだペーストは溶融はんだとなっ
ており、チップ１２’上の各パッド１８を濡らし、そこ
に冶金的に接合し、図４に示すはんだバンプ（はんだ突
出部）３８を形成する。
【００２３】基板２６の表面２４は濡れないので、はん
だペーストパタン３６の再流動によって生じる溶融はん
だはその表面に接合しない。このようにして、溶融はん
だはチップ１２’だけに接合する。はんだが冷やされた
後に、はんだバンプの付いた各チップ１２’は基板から
取り去られる。
だペーストパタン３６の再流動によって生じる溶融はん
だはその表面に接合しない。このようにして、溶融はん
だはチップ１２’だけに接合する。はんだが冷やされた
後に、はんだバンプの付いた各チップ１２’は基板から
取り去られる。
【００２４】上述の方法により各チップ１２’にはんだ
バンプを付けることの利点は、図１のタイル１６を製造
するのに普通に使用されるのと同じ型板、ウェーハパレ
ット、チップ、チップ配置プログラム、自動配置装置
（図示せず）を用いてはんだバンプ(bumping)処理がで
きることである。したがって、各チップ１２’にバンプ
を付けるのに要する全体コストは、チップウェーハ上に
蒸着させることによって各タイプのチップにバンプを付
ける従来の方法（図示せず）に比べて、はるかに安価に
なる。本発明の方法は、修理目的で個別の裸チップ１２
にバンプを付けるのに使用できるだけではなく、製造目
的でチップにバンプを付けるのにも充分に経済的に使用
できる。
バンプを付けることの利点は、図１のタイル１６を製造
するのに普通に使用されるのと同じ型板、ウェーハパレ
ット、チップ、チップ配置プログラム、自動配置装置
（図示せず）を用いてはんだバンプ(bumping)処理がで
きることである。したがって、各チップ１２’にバンプ
を付けるのに要する全体コストは、チップウェーハ上に
蒸着させることによって各タイプのチップにバンプを付
ける従来の方法（図示せず）に比べて、はるかに安価に
なる。本発明の方法は、修理目的で個別の裸チップ１２
にバンプを付けるのに使用できるだけではなく、製造目
的でチップにバンプを付けるのにも充分に経済的に使用
できる。
【００２５】
【発明の効果】本発明によれば、個別の半導体チップの
接合パッドを低コストではんだバンプすることができ
る。
接合パッドを低コストではんだバンプすることができ
る。
【図１】従来の複数チップモジュールの横断面図。
【図２】半導体チップ上の接合パッドにはんだを付ける
本発明の方法における第１の工程を示す横断面図。
本発明の方法における第１の工程を示す横断面図。
【図３】半導体チップ上の接合パッドにはんだを付ける
本発明の方法における第２の工程を示す横断面図。
本発明の方法における第２の工程を示す横断面図。
【図４】半導体チップ上の接合パッドにはんだを付ける
本発明の方法における第３の工程を示す横断面図。
本発明の方法における第３の工程を示す横断面図。
１０ 複数チップモジュール １２、１２’ 半導体チップ １４ 基板 １６ サブアセンブリ（半組立体、タイル） １７ はんだ １８ 接合パッド ２０ 接合領域 ２２ はんだペースト（はんだ糊） ２４ 基板主表面 ２６ 基板 ２８ パレット ３０ 型板 ３２ 開口部 ３４ スクイージブレード（かき取り刀） ３６ はんだペーストパタン ３８ はんだバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ディクソン ダッデラー アメリカ合衆国，07928 ニュージャージ ー，チャタム，スクール アヴェニュー 30 (72)発明者 ジョン ジェラード スパダフォラ アメリカ合衆国，08620 ニュージャージ ー，ヤードヴィル，カーリスル アヴェニ ュー 162
Claims (4)
- 【請求項１】 半導体チップの上のはんだに濡れうる接
合領域の上にはんだを供給する方法において、 （Ａ）はんだペーストでプリントはできるがはんだに濡
れない熱抵抗表面を提供する工程と、 （Ｂ）前記濡れない熱抵抗表面上に、前記チップの上の
接合領域のパタンに応じて、はんだペーストのパタンを
プリントする工程と、 （Ｃ）前記チップ上の接合パッドが前記はんだペースト
のパタンの一部に接触するように、前記チップを前記表
面上に配置する工程と、 （Ｄ）前記はんだペーストのパタンを再流動させて溶融
はんだを生成し、その溶融はんだが前記チップの接合パ
ッドを濡らしまたその接合パッドに接合するようにする
工程と、 （Ｅ）前記溶融はんだが冷却された後に前記チップを前
記表面から取り外す工程と、 を有することを特徴とする方法。 - 【請求項２】 前記（Ｂ）工程は、 前記チップ上の接合パッドのパタンに応じた開口部パタ
ンをもつ型板を、前記表面と面同士で対向させて配置す
る工程と、 前記型板の開口部を通して前記表面にはんだペーストを
押し付ける工程と、 を有することを特徴とする請求項１の方法。 - 【請求項３】 前記（Ａ）工程は、 鏡面処理したメタライズしていない主表面を有するシリ
コンウェーハを提供する工程を有すること、 を特徴とする請求項１の方法。 - 【請求項４】 前記（Ａ）工程は、 第１の主表面上をメタライズしたシリコンウェーハを提
供する工程と、 前記ウェーハの前記主表面の上に濡れない熱抵抗層を提
供する工程と、 を有することを特徴とする請求項１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/333,168 US5505367A (en) | 1994-11-02 | 1994-11-02 | Method for bumping silicon devices |
| US333168 | 1994-11-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213413A true JPH08213413A (ja) | 1996-08-20 |
Family
ID=23301613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7308530A Pending JPH08213413A (ja) | 1994-11-02 | 1995-11-02 | シリコン素子のはんだ付け方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5505367A (ja) |
| JP (1) | JPH08213413A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101153560B1 (ko) * | 2004-06-24 | 2012-06-13 | 에스엔에쎄엠아 프로폴지옹 솔리드 | 실리콘-기재 조성물로 밀봉된 복합 재료 부재를 땜질하는방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
| US6099935A (en) * | 1995-12-15 | 2000-08-08 | International Business Machines Corporation | Apparatus for providing solder interconnections to semiconductor and electronic packaging devices |
| US5984166A (en) * | 1997-07-09 | 1999-11-16 | Mask Technology, Inc. | Process for creating fine and coarse pitch solder deposits on printed ciruit boards |
| DE19729587A1 (de) * | 1997-07-10 | 1999-01-14 | Siemens Ag | Verfahren zum Aufbringen von Lot auf Anschlußflächen einer Leiterplatte, Verfahren zur Herstellung eines mit Lot beschichteten Trägers für ein derartiges Verfahren sowie ein derartiger Träger |
| US6245594B1 (en) | 1997-08-05 | 2001-06-12 | Micron Technology, Inc. | Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly |
| US6137063A (en) | 1998-02-27 | 2000-10-24 | Micron Technology, Inc. | Electrical interconnections |
| US6189772B1 (en) * | 1998-08-31 | 2001-02-20 | Micron Technology, Inc. | Method of forming a solder ball |
| US6637641B1 (en) * | 2002-05-06 | 2003-10-28 | Emc Corporation | Systems and methods for manufacturing a circuit board |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199494A (ja) * | 1988-02-04 | 1989-08-10 | Fujitsu Ltd | はんだバンプ形成方法 |
| US4892245A (en) * | 1988-11-21 | 1990-01-09 | Honeywell Inc. | Controlled compression furnace bonding |
| US5284287A (en) * | 1992-08-31 | 1994-02-08 | Motorola, Inc. | Method for attaching conductive balls to a substrate |
| US5323947A (en) * | 1993-05-03 | 1994-06-28 | Motorola, Inc. | Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement |
-
1994
- 1994-11-02 US US08/333,168 patent/US5505367A/en not_active Expired - Lifetime
-
1995
- 1995-11-02 JP JP7308530A patent/JPH08213413A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101153560B1 (ko) * | 2004-06-24 | 2012-06-13 | 에스엔에쎄엠아 프로폴지옹 솔리드 | 실리콘-기재 조성물로 밀봉된 복합 재료 부재를 땜질하는방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5505367A (en) | 1996-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW498506B (en) | Flip-chip joint structure and the processing thereof | |
| US5860585A (en) | Substrate for transferring bumps and method of use | |
| KR100257420B1 (ko) | 결합 재료 범프에 의해 상호접속되는 시스템 | |
| US20070273011A1 (en) | Method for fabricating a module having an electrical contact-connection | |
| JPH10256307A (ja) | 半導体素子付き配線基板、配線基板及びその製造方法 | |
| US5646068A (en) | Solder bump transfer for microelectronics packaging and assembly | |
| JPH10209625A (ja) | 基板上にはんだを形成する方法および装置 | |
| JPH09199506A (ja) | 半導体素子のバンプ形成方法 | |
| US5695109A (en) | Solder paste inter-layer alignment apparatus for area-array on-board rework | |
| US6085968A (en) | Solder retention ring for improved solder bump formation | |
| JP2002507838A (ja) | フリップチップアセンブリのための洗浄不要フラックス | |
| JPH08213413A (ja) | シリコン素子のはんだ付け方法 | |
| KR20090046368A (ko) | 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법 | |
| JPH1062482A (ja) | Ｉｃチップの試験のための方法および装置 | |
| US6220499B1 (en) | Method for assembling a chip carrier to a semiconductor device | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| US6574861B1 (en) | System and method for solder ball rework | |
| JPH05190599A (ja) | 半導体装置の組立方法 | |
| Puttlitz et al. | Solder transfer technique for flip-chip and electronic assembly applications | |
| JP3001053B2 (ja) | バンプの形成方法及び電子装置 | |
| JP2006313929A (ja) | フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法 | |
| JPH06275628A (ja) | Ｃｃｂバンプ形成用部品及びこれを用いた半導体装置の製造方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 |