JP2002057453A - 半導体装置のリペア方法 - Google Patents

半導体装置のリペア方法

Info

Publication number
JP2002057453A
JP2002057453A JP2000240119A JP2000240119A JP2002057453A JP 2002057453 A JP2002057453 A JP 2002057453A JP 2000240119 A JP2000240119 A JP 2000240119A JP 2000240119 A JP2000240119 A JP 2000240119A JP 2002057453 A JP2002057453 A JP 2002057453A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
wiring board
substrate
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000240119A
Other languages
English (en)
Inventor
Tomohiro Nishiyama
知宏 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000240119A priority Critical patent/JP2002057453A/ja
Publication of JP2002057453A publication Critical patent/JP2002057453A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】 【課題】はんだバンプを有するベアチップや微細ピッチ
BGAにも対応可能で、隣接する搭載部品の間隔に制限
条件が無い半導体装置のリペア方法の提供。 【解決手段】半導体装置1をプリント配線基板2から取
り外す工程と、プリント配線基板2の基板電極に残って
いるはんだを除去する工程と、半導体装置1の電極配置
と同一配置の凹形状の窪みを持つ、半導体装置1と略同
一サイズのはんだ供給治具7にはんだペースト9を均一
に充填する工程と、はんだ供給治具7のはんだペースト
9をプリント配線基板2に転写し、予備はんだを形成す
る工程と、半導体装置1とプリント配線基板2とを溶融
・接続する工程とによって半導体装置のリペアを行い、
隣接部品3と間隔が狭い場合であっても、容易かつ確実
に予備はんだを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置のリペ
ア方法に関し、特に、はんだバンプを有する半導体ベア
チップ及び微細ピッチBGA(ボールグリッドアレイ)
などの半導体パッケージのリペア方法に関する。
【0002】
【従来の技術】はんだバンプを有する半導体チップ等は
配線基板等に実装した後に所定の検査を行い、その際不
良と判定された場合には、半導体チップを配線基板から
一旦取り外した後、予備はんだを形成し直して再度搭載
するリペアが行われる。ここで、従来の半導体装置のリ
ペア方法について、図5を参照して説明する。図5は、
従来の半導体装置のリペア方法を模式的に示す工程断面
図である。
【0003】図5に示すように、従来のリペア方法は、
隣接部品3と共にプリント配線基板2に搭載された半導
体装置1をヒーター5を用いて局部的に加熱して、リワ
ーク装置の吸着ヘッド4により半導体装置1を引き上げ
ることにより、プリント配線基板2と半導体装置1とを
切り離す工程(図5(a)参照)と、プリント配線基板
2に残った余分なはんだをスクレーバー6を用いて除去
するはんだ除去工程(図5(b)参照)と、予備はんだ
形成位置に開口が形成されたメタルマスク14及びスキ
ージ8を用いてプリント配線基板2にはんだペースト9
を供給する予備はんだ供給工程(図5(c)参照)と、
半導体装置1とプリント配線基板2とを互いのはんだ面
が向かい合うように配置し、ヒーター5によってはんだ
を加熱、溶融して接合するLSI再搭載工程(図5
(d)、(e)参照)とから構成されている。
【0004】ここで、図5(c)の予備はんだ供給工程
において、プリント配線基板2にはんだペースト9を供
給するには、LSIのパッド寸法およびパッドレイアウ
トに対応した専用のメタルマスク14を用意し、手作業
によりプリント配線基板2とメタルマスク14との位置
合わせを行い、はんだペースト印刷を行う方法が一般的
に用いられている。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置のリペア方法における予備はんだ供給工程
は、プリント配線基板2の上にメタルマスク14を乗
せ、手動で印刷位置合わせ及びはんだペースト印刷を行
うため、位置合わせが非常に困難であり、且つ作業性が
悪く、印刷位置の精度を向上させることができないとい
う問題がある。
【0006】また、手作業による印刷では、印圧やスキ
ージ速度といった印刷のパラメータのばらつきが大きい
ため、予備はんだの供給量が安定せず、”にじみ”や”
だれ”といった印刷不良も起きやすくなる。特に、ピッ
チが小さいフリップチップのリペアを行う場合は、高い
位置合わせ精度やはんだ供給量の安定性が要求されるた
め、上記不良が生じやすい。
【0007】また、はんだペースト9をスキージングに
よりメタルマスク14開口に充填するには、メタルマス
ク14にはある程度の剛性が必要であり、剛性を維持す
るためにはメタルマスク14に枠14aを設ける必要が
ある。従って、メタルマスク14の大きさは、搭載する
半導体装置1よりも少なくとも枠14aの分だけ大きく
しなければならず、チップコンデンサなどの隣接する他
の実装部品3との間には所定の寸法以上の間隔が必要と
なり、間隔が狭い場合には、図5(c)に示すように、
予備はんだ形成に際して隣接部品3も一旦取り外さなけ
ればならないという問題がある。このような問題は、高
密度に実装された半導体装置において、特に顕著に現れ
る。
【0008】本発明は、上記問題点に鑑みてなされたも
のであって、その第1の目的は、はんだバンプを有する
ベアチップや微細ピッチBGAにも対応可能な半導体装
置のリペア方法を提供することにある。また、本発明の
第2の目的は、リペア工事をしたい半導体装置と隣接す
る搭載部品の間隔に制限条件が無いリペア方法を提供す
ることにある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、基板上にはんだで実装されている半導体
装置を加熱手段により加熱し、前記基板から前記半導体
装置を取り外す工程と、前記基板上に残った余分なはん
だをスクレーパーにより除去する工程と、前記基板には
んだペーストを供給する予備はんだ形成工程と、前記半
導体装置と前記基板とを貼り合わせた後、前記加熱手段
によりはんだを加熱・溶融して接合する再搭載工程とを
含む半導体装置のリペア方法において、前記予備はんだ
の形成に際して、前記半導体装置の電極配置と同一位置
に凹部が形成された、前記半導体装置と略同一サイズの
はんだ供給治具に、スキージングによって前記はんだペ
ーストを供給し、前記はんだ供給治具を前記基板に対向
して配置した後、前記加熱手段により加熱・溶融するこ
とによって前記はんだペーストを前記基板に転写するも
のである。
【0010】本発明においては、前記予備はんだの形成
に際して、前記はんだ供給治具上に、前記凹部に対応す
る位置に開口が形成されたメタルマスクを重ねて配置
し、前記凹部と前記開口部とに前記はんだペーストを供
給する構成とすることができる。
【0011】また、本発明においては、前記予備はんだ
の形成に際して、前記基板に前記はんだペーストを転写
後、平板を用いて前記はんだペーストを上面側から押圧
して平坦化する工程を含む構成とすることもできる。
【0012】また、本発明においては、前記基板及び前
記半導体装置を載置するリワーク装置にパルスヒート機
能を備え、前記パルスヒート機能により前記基板及び前
記半導体装置の加熱温度制御を行うことが好ましい。
【0013】このように、本発明では、凹部を有する平
板状のはんだ供給治具を用い、はんだ供給治具の凹部に
充填されたはんだペーストをプリント配線基板の電極部
に溶融、転写することによって予備はんだの供給を行う
ため、メタルマスクで印刷する方法に比べてマスク開口
にはんだペーストが付着することがなく、安定して予備
はんだを形成することができ、狭ピッチ化に対応するこ
とが可能である。また、メタルマスクで印刷する方法と
異なり、はんだ供給治具は配線基板の電極部分に搭載さ
れる半導体装置の外径寸法とほぼ同程度にすることが出
来るので、隣接する他の実装部品が接近している場合で
あっても本リペア方法を適用することができる。
【0014】
【発明の実施の形態】本発明の半導体装置のリペア方法
は、その好ましい一実施の形態において、半導体装置1
およびプリント配線基板2にホットエアーやヒーター5
により熱を加え、リワーク吸着ヘッド4を引き上げるこ
とによって半導体装置1をプリント配線基板2から取り
外す第1の工程と、プリント配線基板2をはんだの融点
付近の温度まで加熱した状態で、スクレーパー6等を用
いてプリント配線基板2の基板電極に残っている余分な
はんだを掻き取って除去する第2の工程と、プリント配
線基板2の予備はんだ形成箇所に対応する位置(半導体
装置1の電極配置と同一位置)に凹形状の窪みを持つ、
半導体装置1と略同一サイズのはんだ供給治具7を用意
し、その凹部にスキージ8を用いてはんだペースト9を
均一に充填する第3の工程と、はんだ供給治具7のはん
だペースト9が印刷された面をプリント配線基板2に位
置合わせして接触させ、ホットエアー等で加熱すること
によってプリント配線基板2側にはんだペーストを転写
し、予備はんだを形成する第4の工程と、リワーク装置
の吸着ヘッド4に半導体装置1を吸着させ、位置合わせ
を行った後、半導体装置1のバンプとプリント配線基板
2の予備はんだを接触させ、加熱によって両者を溶融・
接続する第5の工程とからなり、プリント配線基板2の
配線電極に直接はんだペースト9を供給する方法に比べ
て、隣接部品3との間隔が狭い場合であっても容易かつ
確実にはんだペースト9を形成することができるもので
ある。
【0015】
【実施例】上記した本発明の一実施の形態についてさら
に詳細に説明すべく、本発明の実施例について図面を参
照して説明する。
【0016】[実施例1]まず、本発明の第1の実施例
にかかる半導体装置のリペア方法について、図1乃至図
3を参照して説明する。図1及び図2は、第1の実施例
のリペア方法を模式的に示す工程断面図であり、作図の
都合上、分図したものである。また、図3は、印刷治具
の外観を表す斜視図である。なお、本実施例では、16
mm□の領域のBGAを使用し、バンプおよび予備はん
だの材質は共にSn/Ag/Cu合金を用い、電極は
0.5mmピッチでエリア状に配置されている構成例に
ついて記載している。
【0017】本実施例の半導体装置のリペア方法につい
て説明すると、まず、図1(a)に示すように、プリン
ト配線基板2に隣接部品3と共に実装され、リワークを
施したい半導体装置1を覆うようにリワーク装置のノズ
ルを設置し、プリント配線基板2背面にあるヒーター5
を用いて予備加熱を行う。これは、急な加熱によるプリ
ント配線基板2の反りの発生を防止するために行うもの
であるが、その際、プリント配線基板2背面の一部また
は全面を加熱してもよい。
【0018】次に、半導体装置1をホットエアー等によ
りはんだ溶融温度以上まで加熱し、はんだ接続部が変形
し易くなったところでリワーク装置の吸着ヘッド4を半
導体装置1に吸着・上昇させ、半導体装置1をプリント
配線基板2から切り離す。ここで、吸着ヘッド4が無い
装置を使用する場合には、半導体装置1を取り外す段階
でノズルを上昇させ、吸着治具等を使用して手動で半導
体装置1を取り外すことも可能である。
【0019】なお、半導体装置1のBGAを取り外す際
の温度プロファイルとしては、バンプ接続部の温度が1
50℃の予備加熱を150秒、220℃の本加熱を60
秒となるようにホットエアーの温度プロファイルを設定
し、加熱後リワーク装置のヘッドを持ち上げて半導体装
置1を取り外した後に、大気を吹き付けて冷却し室温ま
で戻した。
【0020】次に、図1(b)に示すように、半導体装
置1を取り外した後のプリント配線基板2側の電極上に
残っている余分なはんだを除去する。ここで、プリント
配線基板2側の電極に残ったはんだの量は均一ではなく
表面も平滑ではないため、そのまま半導体装置1が再搭
載された場合には実装不良を引き起こしてしまう。そこ
で、プリント配線基板2をはんだ融点近くの温度まで加
熱した状態で、薄いステンレスのスクレーパー6等を用
いて掻き取り、余分なはんだの除去、もしくははんだ量
の均一化およびはんだ表面の平滑化を行う。このような
処理を施すことによって、半導体装置1の再搭載後の実
装性をリペアが無い場合と同等にする事が出来る。
【0021】次に、図1(c)乃至図2(e)に示すよ
うに、予備はんだの再供給を行うが、本実施例では、プ
リント配線基板2に直接予備はんだを行わず、はんだ供
給治具7を用いて予備はんだを行うことを特徴としてい
る。具体的には、まず、はんだ供給治具7の凹部10に
スキージ8を使用してはんだペースト9を充填する(図
1(c)参照)。この方法では、メタルマスク14でペ
ースト印刷する方法のように、マスク開口部にはんだペ
ースト9が付着して充填量が減ることがなく、はんだペ
ースト9を容易に安定供給することが出来る。
【0022】また、図5に示す従来の方法のように、メ
タルマスク14でペースト印刷する場合は、メタルマス
ク14と隣接部品3の干渉の問題から、隣接部品3を一
旦取り外さなければならない場合がある。これに対し、
本実施例の方法では、はんだ供給治具7の寸法は半導体
装置1と同等程度にすることができ、はんだ供給治具7
への印刷は、図3に示す印刷治具11を用いることによ
り容易に行うことができる。このため、本実施例では半
導体装置1の隣接部に他の実装部品があっても問題な
い。
【0023】次に、図1(d)に示すように、はんだペ
ースト9が充填されたはんだ供給治具7をリワーク装置
の吸着ヘッド4に吸着し、プリント配線基板2の電極に
位置合わせして接触させた後、はんだの融点付近の温度
まで加熱してはんだペースト9を溶融し、プリント配線
基板2の電極側にはんだペースト9を転写して、プリン
ト配線基板2の予備はんだを行う(図2(e)参照)。
【0024】ここで、本実施例で用いるはんだ供給治具
7の材質は、はんだと反応し難く、耐熱性があり、加工
性の良いステンレス鋼等が望ましい。また、はんだ供給
治具7の凹部は、機械加工やエッチング加工により形成
され、コーティングする場合の材料としては、Cr、T
a、Ti、TiN、Mo、フッ素樹脂等のコーティング
材料や、窒化処理を施した材料を用いることができる。
【0025】また、はんだ供給治具7の大きさは半導体
装置1のBGAと同様に16mm□で、その凹部10の
形状を半球状、開口径を直径0.3mm、深さ0.15
mmとし、はんだ供給治具7に直接スキージングにより
はんだペースト9を充填した。スキージ8は硬質ゴムを
使用し、手動によりスキージングを行った。また、予備
はんだのプリント配線基板2への転写時は、約220℃
の温度を30秒程度維持するように設定した。
【0026】最後に、図2(f)、(g)に示すよう
に、再度搭載する半導体装置1のBGAのバンプ表面に
フラックスを塗布し、半導体装置1のBGAとプリント
配線基板2の位置合わせを行った後、取り外し時と同一
温度プロファイルで半導体装置1とプリント配線基板2
の接続を行い、リワークが完了する。なお。図5の従来
例では、半導体装置1と隣接部品3の間隔はメタルマス
ク14の大きさの制限から5mm以上必要であったが、
本実施例では隣接部品3が3mmまで接近していてもリ
ペアは可能である。
【0027】このように、プリント配線基板2の配線電
極にメタルマスク14を用いて直接はんだペースト9を
供給する代わりに、プリント配線基板2の予備はんだ形
成箇所に対応する位置(半導体装置1の電極位置)に凹
部10を有するはんだ供給治具7を用い、このはんだ供
給治具7にはんだペースト9を充填し、それをプリント
配線基板2に転写することによって、隣接部品3と間隔
が狭い領域に容易かつ確実に予備はんだを形成すること
ができる。
【0028】なお、本実施例では、バンプ材料がSn/
Ag/Cu合金の場合の例を挙げたが、本発明は上記実
施例に限定されるものではなく、Sn/Ag/Cu合金
に代えて、Sn/Pb、Sn/Cu、Sn/Zn、Sn
/Bi、Sn/Sb、Sn/In、In/Ag、In/
Cuおよびこれらの材料に添加元素を更に加えた材料を
用いることが出来る。
【0029】[実施例2]次に、本発明の第2の実施例
について、図4を参照して説明する。図4は、第2の実
施例のリペア方法を模式的に示す工程断面図である。な
お、本実施例では、パルスヒート機能付きのマウンター
を使用して取り外し・搭載を行っており、この方法では
隣接部品との許容間隔を0.5mm程度まで小さくする
ことが出来る。また、ベアチップの外径寸法は10mm
□であり、0.25mmピッチでフルグリッドのバンプ
を有している。バンプ材料としては、ベアチップ側がS
n/Pb高温はんだ、予備はんだがSn/Pb共晶はん
だを使用している。
【0030】まず、図4(a)に示すように、プリント
配線基板2に実装され、リワークを施したい半導体装置
1を覆うようにリワーク装置のノズルを設置し、プリン
ト配線基板2背面にあるマウンターステージ13を用い
てはんだ溶融温度以上まで加熱を行う。はんだ接続部が
変形し易くなったところで吸着ヘッド4を半導体装置1
に吸着・上昇させ、半導体装置1を取り外す。
【0031】この時の、ベアチップの取り外しの温度プ
ロファイルは、予備加熱を150℃−150秒、本加熱
を200℃−60秒、その後に冷却という設定とした。
このようなパルスヒート機能付きマウンターはマウンタ
ーヘッド部を介して加熱を行うことができるため、加熱
プロファイルの精密なコントロールが可能であり、加熱
エリアをヘッド部が接触する局所エリアに限定すること
ができるという効果がある。
【0032】次に、半導体装置1を取り外した後のプリ
ント配線基板2側の電極上に残っている余分なはんだを
除去し、その後、図4(b)に示すように、予備はんだ
の再供給を行う。再供給に際しては、はんだ供給治具7
の上に、はんだ供給治具7の凹部10に対応する位置に
開口部が形成されたメタルマスク14を設置し、スキー
ジ8を使用して凹部10及び開口部にはんだペースト9
を充填する。
【0033】ここで、はんだ供給治具7の寸法はベアチ
ップと同じ10mm□のものを用い、その凹部10の形
状は開口径が直径0.16mm、深さ0.08mmとし
た。また、メタルマスク14としては、厚さ0.05m
m、開口径0.14mmのものを用い、材質はNiにフ
ッ素樹脂をコーティングしたものを用いた。本実施例の
ように、メタルマスク14を併用して印刷することによ
り、はんだ供給量を増やし、はんだを高く形成すること
ができ、ベアチップなどの狭ピッチの場合に特に有効と
なる。
【0034】その後、図4(c)に示すように、はんだ
ペースト9が充填されたはんだ供給治具7をリワーク装
置の吸着ヘッド4に吸着し、プリント配線基板2の電極
と位置合わせして接触させた後、はんだの融点付近の温
度まで加熱してはんだを溶融し、プリント配線基板2の
電極側に予備はんだを転写・形成する。なお、予備はん
だのプリント配線基板2への転写は、本加熱を200℃
−30秒とした。更に、本実施例では、平板をマウンタ
ーヘッドに吸着させ、予備はんだに所定の加圧力を加え
ることで予備はんだ上面を平坦化しているが、これは、
ベアチップ再搭載時の接続を安定させるために行うもの
である。
【0035】最後に、図4(d)に示すように、再度搭
載する半導体装置1のBGAのバンプ表面にフラックス
を塗布し、半導体装置1とプリント配線基板2の位置合
わせを行った後、再度搭載して、取り外し時と同一温度
プロファイルで半導体装置1のとプリント配線基板2の
接続を行い、リワークが完了する。
【0036】このように、プリント配線基板2の配線電
極に直接はんだペースト9を供給する代わりに、はんだ
供給治具7にメタルマスク14を用いてはんだペースト
9を供給し、それをプリント配線基板2に転写すること
によって、隣接部品3との間隔が狭い領域に容易かつ確
実に予備はんだを行うことができる。
【0037】また、第1の実施例と異なり、メタルマス
ク14の開口径を印刷性を考慮して設定することが出来
るため、はんだペースト9の供給量を容易に安定させる
ことが出来る。例えば、図4(b)に示すように、はん
だ供給治具7の上にメタルマスク14を置く方法ではん
だペースト9を供給した場合には、はんだペースト9の
供給量を増やすことができ、はんだペースト9をプリン
ト配線基板2に転写する際のはんだと電極の接触が容易
になる。また、予備はんだ形成後に加圧をかけ、予備は
んだ上面を平坦化することによって半導体装置をより安
定して接続することが出来る。
【0038】なお、本実施例では、バンプ材料がSn/
Pb系の場合の例を挙げたが、本発明は上記実施例に限
定されるものではなく、Sn/Cu、Sn/Zn、Sn
/Bi、Sn/Sb、Sn/In、In/Ag、In/
Cu、Sn/Agおよびこれらの材料に添加元素を更に
加えた材料を用いることも出来る。
【0039】
【発明の効果】以上説明したように、本発明の半導体装
置のリペア方法によれば下記記載の効果を奏する。
【0040】本発明の第1の効果は、半導体装置の電極
が狭ピッチ化された場合であっても、安定して予備はん
だを供給することができ、半導体装置のリペアを確実に
行うことができるということである。その理由は、はん
だ供給治具を用いることにより、また、はんだ供給治具
とメタルマスクを併用して予備はんだを形成することに
より、微細ピッチでも安定して形成することが可能だか
らである。
【0041】本発明の第2の効果は、予備はんだをプリ
ント配線基板に形成する際に、隣接する他の実装部品と
の間隔に制約が無いということである。その理由は、メ
タルマスクをプリント配線基板上に置いて直接印刷法で
はんだ印刷を行う場合と異なり、予備はんだ形成に用い
るはんだ供給治具の大きさを半導体装置と同等にするこ
とが出来るからである。
【図面の簡単な説明】
【図1】本発明の第1の実施例にかかる半導体装置のリ
ペア方法を模式的に示す工程断面図である。
【図2】本発明の第1の実施例にかかる半導体装置のリ
ペア方法を模式的に示す工程断面図である。
【図3】印刷治具の外観を表す斜視図である。
【図4】本発明の第2の実施例にかかる半導体装置のリ
ペア方法を模式的に示す工程断面図である。
【図5】従来のリペア方法を模式的に示す工程断面図で
ある。
【符号の説明】
1 半導体装置 2 配線基板 3 隣接部品 4 リワーク装置吸着ヘッド 5 ヒーター 6 スクレーパー 7 はんだ供給治具 8 スキージ 9 はんだペースト 10 はんだ供給治具凹部 11 印刷治具 12 マウンターヘッド 13 マウンターステージ 14 メタルマスク 14a 枠
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) B23K 3/04 B23K 3/04 Y 3/06 3/06 W H01L 21/60 321 H01L 21/60 321Z // B23K 101:42 B23K 101:42

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板上にはんだで実装されている半導体装
    置を加熱手段により加熱し、前記基板から前記半導体装
    置を取り外す工程と、前記基板上に残った余分なはんだ
    をスクレーパーにより除去する工程と、前記基板にはん
    だペーストを供給する予備はんだ形成工程と、前記半導
    体装置と前記基板とを貼り合わせた後、前記加熱手段に
    よりはんだを加熱・溶融して接合する再搭載工程とを含
    む半導体装置のリペア方法において、 前記予備はんだの形成に際して、前記半導体装置の電極
    配置と同一位置に凹部が形成された、前記半導体装置と
    略同一サイズのはんだ供給治具に、スキージングによっ
    て前記はんだペーストを供給し、前記はんだ供給治具を
    前記基板に対向して配置した後、前記加熱手段により加
    熱・溶融することによって前記はんだペーストを前記基
    板に転写することを特徴とする半導体装置のリペア方
    法。
  2. 【請求項2】前記予備はんだの形成に際して、前記はん
    だ供給治具上に、前記凹部に対応する位置に開口が形成
    されたメタルマスクを重ねて配置し、前記凹部と前記開
    口部とに前記はんだペーストを供給することを特徴とす
    る請求項1記載の半導体装置のリペア方法。
  3. 【請求項3】前記予備はんだの形成に際して、前記基板
    に前記はんだペーストを転写後、平板を用いて前記はん
    だペーストを上面側から押圧して平坦化する工程を含む
    ことを特徴とする請求項1又は2に記載の半導体装置の
    リペア方法。
  4. 【請求項4】前記基板及び前記半導体装置を載置するリ
    ワーク装置にパルスヒート機能を備え、前記パルスヒー
    ト機能により前記基板及び前記半導体装置の加熱温度制
    御を行うことを特徴とする請求項1乃至3のいずれか一
    に記載の半導体装置のリペア方法。
JP2000240119A 2000-08-08 2000-08-08 半導体装置のリペア方法 Withdrawn JP2002057453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000240119A JP2002057453A (ja) 2000-08-08 2000-08-08 半導体装置のリペア方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000240119A JP2002057453A (ja) 2000-08-08 2000-08-08 半導体装置のリペア方法

Publications (1)

Publication Number Publication Date
JP2002057453A true JP2002057453A (ja) 2002-02-22

Family

ID=18731541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000240119A Withdrawn JP2002057453A (ja) 2000-08-08 2000-08-08 半導体装置のリペア方法

Country Status (1)

Country Link
JP (1) JP2002057453A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7299965B2 (en) 2003-05-29 2007-11-27 Fujitsu Limited Method and apparatus for mounting and removing an electronic component
JP2009164404A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 電子部品のリペア方法、リペア装置および配線板ユニット
JP2009253283A (ja) * 2008-04-02 2009-10-29 General Electric Co <Ge> 取外し可能な相互接続構造体
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
CN111785752A (zh) * 2020-07-07 2020-10-16 深圳市微组半导体科技有限公司 主板返修方法
CN113942288A (zh) * 2021-10-08 2022-01-18 陕西华经微电子股份有限公司 基于圆形基板厚膜印刷设计的耐高温连片印刷治具制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7299965B2 (en) 2003-05-29 2007-11-27 Fujitsu Limited Method and apparatus for mounting and removing an electronic component
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
JP2009164404A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 電子部品のリペア方法、リペア装置および配線板ユニット
JP2009253283A (ja) * 2008-04-02 2009-10-29 General Electric Co <Ge> 取外し可能な相互接続構造体
KR101571898B1 (ko) * 2008-04-02 2015-11-26 제너럴 일렉트릭 캄파니 전자 부품 및 전자 조립체
CN111785752A (zh) * 2020-07-07 2020-10-16 深圳市微组半导体科技有限公司 主板返修方法
CN113942288A (zh) * 2021-10-08 2022-01-18 陕西华经微电子股份有限公司 基于圆形基板厚膜印刷设计的耐高温连片印刷治具制作方法
CN113942288B (zh) * 2021-10-08 2022-10-28 陕西华经微电子股份有限公司 圆形基板厚膜印刷设计的耐高温连片印刷治具制作方法

Similar Documents

Publication Publication Date Title
US5930889A (en) Method for mounting packaged integrated circuit devices to printed circuit boards
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JPH0335590A (ja) 部品の半田付け方法とその装置
KR100279133B1 (ko) 전자회로장치의제조방법,땜납잔여물균일화지그,땜납페이스트전사용지그,및전자회로장치의제조장치
JP2011243683A (ja) 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置
JP4631851B2 (ja) はんだプリコート方法および電子機器用ワーク
JP2002064265A (ja) Bga実装方法
JP3054056B2 (ja) はんだ付け方法
US20070164079A1 (en) Electronic component mounting method, and circuit substrate and circuit substrate unit used in the method
JP2002057453A (ja) 半導体装置のリペア方法
KR100771644B1 (ko) 전자소자의 생산방법
US20010052536A1 (en) Method and apparatus for making an electrical device
US7159758B1 (en) Circuit board processing techniques using solder fusing
JP3266414B2 (ja) はんだ供給法
JP2001156441A (ja) Csp・bgaのリペア工法
JP4102538B2 (ja) 電子回路基板補修方法
JPH0969680A (ja) 電子部品の実装方法
JP3997614B2 (ja) 実装ハンダ付け方法
KR100994467B1 (ko) 솔더범프 형성장치 및 방법
JP3691972B2 (ja) パッドへのはんだ付着方法
JPH05283587A (ja) 多リード素子の半田付方法
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JPH07273438A (ja) プリント配線板の製造方法
JPH08236921A (ja) 電子部品の半田付け方法
JP2000244110A (ja) Bgaパッケージの実装方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106