JP2009253283A - 取外し可能な相互接続構造体 - Google Patents

取外し可能な相互接続構造体 Download PDF

Info

Publication number
JP2009253283A
JP2009253283A JP2009075413A JP2009075413A JP2009253283A JP 2009253283 A JP2009253283 A JP 2009253283A JP 2009075413 A JP2009075413 A JP 2009075413A JP 2009075413 A JP2009075413 A JP 2009075413A JP 2009253283 A JP2009253283 A JP 2009253283A
Authority
JP
Japan
Prior art keywords
layer
electronic device
base insulating
insulating layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009075413A
Other languages
English (en)
Other versions
JP5420287B2 (ja
Inventor
Charles Gerard Woychik
チャールズ・ジェラルド・ウォイチク
Raymond A Fillion
レイモンド・アルバート・フィリオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2009253283A publication Critical patent/JP2009253283A/ja
Application granted granted Critical
Publication of JP5420287B2 publication Critical patent/JP5420287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Abstract

【解決手段】電子部品は、第１の表面及び第２の表面を有するベース絶縁層、第１の表面及び第２の表面を有する電子デバイス、電子デバイスの第１の表面上に配置された１以上のＩ／Ｏコンタクト、電子デバイスの第１の表面とベース絶縁層の第２の表面との間に配設された接着剤層、Ｉ／Ｏコンタクト上に配設された第１の金属層、並びに電子デバイスの第１の表面とベース絶縁層の第２の表面との間に配設されかつ第１の金属層に隣接して配置された取外し可能な層を含んでいる。
【効果】ベース絶縁層は第１の金属層及び取外し可能な層を介して電子デバイスに固定され、第１の金属層及び取外し可能な層は第１の金属層及び取外し可能な層がその軟化点又は融点より高い温度に暴露された場合にベース絶縁層を電子デバイスから解放することができる。
【選択図】図３

Description

本発明は、相互接続構造体の作製に関する実施形態を含んでいる。さらに詳しくは、本発明の実施形態は相互接続構造体からチップ又は他の電気部品を回収する方法に関する。
印刷回路板、基板、相互接続構造体又はたわみ回路上への半導体チップ、個別受動素子、ＢＧＡキャリヤ又は他の電気素子のような電子デバイスの結合は、一般にはんだ又は接着剤を用いて行われる。エリアアレイはんだ取付けアセンブリでは、電気的接続は温度を上昇させてはんだをリフローさせることで行われ、冷却後にはんだは凝固する。電子デバイスの熱膨張率（ＣＴＥ）がそれを取り付ける基板のＣＴＥと緊密に整合していない用途では、熱サイクリングがはんだ継手に応力を加え、はんだの疲労破損を引き起こすことがある。この問題を解消するための１つの方法は、充填材入りエポキシ樹脂のようなポリマ樹脂アンダーフィルではんだ継手を包んではんだ継手の応力除去を行うことである。部品の１以上の側面に液状樹脂をディスペンスし、毛管作用で樹脂を部品の下方に流すことで、これらのアンダーフィルを適用できる。
高温（例えば２００℃）への暴露に敏感な電子デバイスには、高温熱可塑性樹脂結合剤を使用すべきでない。さらに低温熱可塑性樹脂は、硬化のような後の加工段階或いはそれの融解温度又は軟化温度を超える特定の組立段階に暴露することができない。その結果、かかる電子デバイスの加工では熱硬化性樹脂系接着剤が使用される。熱硬化性樹脂系接着剤は比較的低い温度（＜２００℃）で硬化させることができ、しかも後続の加工段階中又は使用環境中においては高温で安定だからである。その上、ゼロ応力点は結合温度で確定され、結合温度が低いほど正規動作温度における相互接続アセンブリ中の応力は低下するので、低温接着及び結合が好ましい場合がある。
複数の電子デバイスが共通の基板に取り付けられ、はんだ取付け及びアンダーフィル硬化後に１つのデバイスに欠陥のあることが判明した場合には、欠陥のあるデバイスを取り外して新しい部品と交換し、かくして基板及び基板上に配置された他の電子デバイスを回収することが一般に望ましい。熱硬化性アンダーフィル樹脂の使用に係る問題は、熱硬化性樹脂が正規加工温度で再融解せず、したがって欠陥のある電子デバイスを取り外すことができないので回路全体を廃棄しなければならないことである。それゆえに、低加工温度かつ低応力の熱硬化性樹脂系接着剤の使用は補修不可能な加工段階をもたらす。さらに、再融解可能かつ再加工可能な熱可塑性樹脂系接着剤は高温加工を必要とすることがあり、ある種の用途には適合しない高応力構造体を生じることがある。
さらに、相互接続構造体を電子部品の表面に直接取り付ける埋込みチップ用途でも同様な問題が起こる。これらの用途では、電子部品を相互接続構造体に結合するための熱可塑性樹脂系接着剤の使用は、高い熱可塑性樹脂融解温度のため構造体に過大な応力を加えるか、或いは低い熱可塑性樹脂融解温度のため部品の動作温度及び／又は組立温度に厳しい制限を課する。加えて、熱可塑性樹脂系接着剤はチップ−フィルム結合時に液体に変わり、加工中にチップを移動させることがある。これらの用途における熱硬化性樹脂系接着剤の使用は応力を低減させると共に動作及び組立温度範囲を増大させるが、電子部品の回収は不可能でないにせよ極めて困難になる。
エンベッデッド・チップ・ビルドアップ（ＥＣＢＵ）又はチップス・ファースト・ビルドアップ（ＣＦＢＵ）技術といわれる現行の埋込みチッププロセスでは、裸のチップが外周又は周辺のＩ／Ｏパッド或いは上面に分布したＩ／Ｏパッドのアレイを用いて高密度相互接続構造体中にパッケージされ、はんだ継手又はワイヤボンドの必要がない。ＥＣＢＵ又はＣＦＢＵプロセスを使用すれば、印刷回路板のような回路板レベルアセンブリに適合する大きいコンタクトパッドに複雑な半導体チップを相互接続するチップキャリヤを形成できる。これらのハイエンドチップは数百ドルの価格を有することがある。すべての複雑な相互接続構造体は短絡及び／又は開路のような加工欠陥を有するので、これらは固有の歩留り低下も有する。通常のフリップチップ又はワイヤボンド型チップキャリヤアセンブリでは、高価なチップをアセンブルする前に相互接続構造体は完全に作製されかつ電気的に試験される。したがって、欠陥のある相互接続構造体が高価なチップの損失引き起こすことはない。ＥＣＢＵプロセスでは、チップは相互接続構造体の作製前に相互接続構造体に結合されるので、良いチップが不良チップと共に廃棄される可能がある。
米国特許第４，６３０，０９６号明細書 米国特許第４，７２２，９１４号明細書 米国特許第４，７８３，６９５号明細書 米国特許第４，８９４，１１５号明細書 米国特許第４，９０１，１３６号明細書 米国特許第４，９１８，８１１号明細書 米国特許第４，９３３，０４２号明細書 米国特許第４，９８１，８１１号明細書 米国特許第５，１６９，６７８号明細書 米国特許第５，１６９，９１１号明細書 米国特許第５，３５３，１９５号明細書 米国特許第５，３５３，４９８号明細書 米国特許第５，３６６，９０６号明細書 米国特許第５，４５２，１８２号明細書 米国特許第５，４９７，０３３号明細書 米国特許第５，５２７，７４１号明細書 米国特許第５，８６６，９５２号明細書 米国特許第５，８８８，８３７号明細書 米国特許第５，９４６，５４６号明細書 米国特許第６，２３９，４８２号明細書 米国特許第６，２３９，９８０号明細書 米国特許第６，２４２，２８２号明細書 米国特許第６，３９６，１５３号明細書 米国特許第６，４７５，８７７号明細書 米国特許第６，４８９，１８５号明細書 米国特許第６，５０６，６３２号明細書 米国特許第６，５０６，６３３号明細書 米国特許第６，５４８，８９６号明細書 米国特許第６，５５５，９０６号明細書 米国特許第６，５８６，８２２号明細書 米国特許第６，７１３，８５９号明細書 米国特許第６，７３４，５３４号明細書 米国特許第６，７４９，７３７号明細書 米国特許第６，８２５，０６３号明細書 米国特許第６，８３８，７７６号明細書 米国特許第６，８９４，３９９号明細書 米国特許第６，９９１，９６６号明細書 米国特許第６，９９４，８９７号明細書 米国特許第７，００７，３５６号明細書 米国特許第７，０７８，７８８号明細書 米国特許第７，１７０，１６２号明細書 米国特許第７，１８３，６５８号明細書 欧州特許第１４７４９５９号明細書 欧州特許出願公開第１６１７７１４号明細書 国際公開第０３／０６５７７８号パンフレット 国際公開第２００４／０７７９０２号パンフレット 国際公開第２００４／０７７９０３号パンフレット 国際公開第２００５／０２７６０２号パンフレット 国際公開第２００６／０１３２３０号パンフレット
一実施形態では、本発明は電子部品を提供する。かかる電子部品は、第１の表面及び第２の表面を有するベース絶縁層、第１の表面及び第２の表面を有する電子デバイス、電子デバイスの第１の表面上に配置された１以上のＩ／Ｏコンタクト、電子デバイスの第１の表面とベース絶縁層の第２の表面との間に配設された接着剤層、Ｉ／Ｏコンタクト上に配設された第１の金属層、並びに電子デバイスの第１の表面とベース絶縁層の第２の表面との間に配設されかつ第１の金属層に隣接して配置された取外し可能な層を含んでいて、ベース絶縁層は第１の金属層及び取外し可能な層を介して電子デバイスに固定され、第１の金属層及び取外し可能な層は第１の金属層及び取外し可能な層がその軟化点又は融点より高い温度に暴露された場合にベース絶縁層を電子デバイスから解放することができる。
別の実施形態では、電子アセンブリが提供される。かかる電子アセンブリは、第１の表面及び第２の表面を有するベース基板、第１の表面及び第２の表面を有する電子デバイス、ベース基板の第２の表面上に配設された１以上のコンタクトパッド、コンタクトパッド上に配設された第１の金属層、ベース基板の第２の表面と電子デバイスの第１の表面との間に配設されかつ第１の金属層に隣接して配置された取外し可能な層、電子デバイスの第１の表面上に配置された１以上のＩ／Ｏコンタクト、１以上のＩ／Ｏコンタクトをベース基板上に配置された１以上のコンタクトパッドに電気的に接続する１以上の導電性要素、並びに電子デバイスの第１の表面とベース基板の第２の表面との間に配設されたアンダーフィル層を含んでいて、ベース基板は第１の金属層及び取外し可能な層を介して電子デバイスに固定され、第１の金属層及び取外し可能な層は第１の金属層及び取外し可能な層がその軟化点又は融点より高い温度に暴露された場合に電子デバイスをベース基板から解放することができる。
図１(ａ)〜(ｄ)は、本発明の一実施形態に従ってベース絶縁層に結合される電子デバイスの断面側面図である。 図２(ａ)〜(ｂ)は、本発明の別の実施形態に係る電子デバイスの断面側面図である。 図３(ａ)〜(ｂ)は、本発明の別の実施形態に従ってベース絶縁層に結合される電子デバイスの断面側面図である。 図４(ａ)はフレームパネルの上面図であり、図４(ｂ)はフレームパネルの断面側面図である。 図５(ａ)〜(ｂ)は、本発明の別の実施形態に従ってベース絶縁層に結合されるフレームパネルの断面側面図であり、図５(ｃ)は、本発明の別の実施形態に従ってベース絶縁層上のフレームパネル内に結合される電子デバイスの断面側面図である。 図６(ａ)〜(ｄ)は、本発明の別の実施形態に従ってフレームパネル内でベース絶縁層に結合される電子デバイスの断面側面図である。 図７(ａ)〜(ｄ)は、本発明の別の実施形態に従ってベース絶縁層に結合される電子デバイス及びフレームパネルの断面側面図である。 図８(ａ)〜(ｄ)は、本発明の一実施形態に従ったベース絶縁層のバイア形成及び金属被覆を示す断面側面図である。 図９(ａ)〜(ｂ)は、本発明の別の実施形態に従って相互接続層に結合される追加のベース絶縁層の断面側面図であり、図９(ｃ)〜(ｄ)は、本発明の別の実施形態に従った追加のベース絶縁層のバイア形成及び金属被覆を示す断面側面図である。 図１０は、本発明の別の実施形態に係る相互接続アセンブリの断面側面図である。 図１１(ａ)は、本発明の別の実施形態に係る相互接続基板の断面側面図であり、図１１(ｂ)は、本発明の別の実施形態に従って相互接続基板上に配置する前の２つのチップスケール電子デバイスの断面側面図であり、図１１(ｃ)は、本発明の別の実施形態に従って相互接続基板上に実装された２つのチップスケール電子デバイスの断面側面図である。
本発明は、電気部品又は相互接続構造体の作製に関する実施形態を含んでいる。本発明はまた、該部品からチップ又は他の電気デバイスを回収する方法に関する実施形態も含んでいる。本方法は、欠陥のある相互接続構造体又はパッケージから無損傷の電子デバイス（例えばチップ）を回収することを可能にする。本方法は、樹脂アンダーフィル又は他の埋込みチップ技術を伴うプロセスにおいて有用であり得る。しかし、本方法は、相互接続構造体又はパッケージからの電子デバイスの回収が所望される用途においても使用できる。
電子部品は、第１の表面及び第２の表面を有するベース絶縁層並びに第１の表面及び第２の表面を有する電子デバイスを含むことができ、電子デバイスはベース絶縁層に固定される。電子デバイスの第１の表面とベース絶縁層の第２の表面との間に画成される容積中には、接着剤層、第１の金属層、取外し可能な層及び任意の第２の金属層が存在している。
ベース絶縁層として使用するための好適な材料には、ポリイミド、ポリエーテルイミド、ベンゾシクロブテン（ＢＣＢ）、液晶ポリマ、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂及びシリコーンの１種以上がある。ベース絶縁層として使用するための好適な市販材料には、ＫＡＰＴＯＮ Ｈポリイミド又はＫＡＰＴＯＮ Ｅポリイミド（Ｅ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ＆ Ｃｏ．製）、ＡＶポリイミド（鐘淵化学工業株式会社製）、ＵＰＩＬＥＸポリイミド（宇部興産株式会社製）及びＵＬＴＥＭポリエーテルイミド（Ｇｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｃｏｍｐａｎｙ製）がある。例示される実施形態では、ベース絶縁層はＫＡＰＴＯＮ Ｈポリイミドとして完全に硬化している。
ベース絶縁層は、相互接続構造体、たわみ回路、回路板又は他の構造体を形成し得る。相互接続構造体は、１以上の電子デバイスを実装して相互接続することができる。一実施形態について述べれば、ベース絶縁層に関する選択特性には、加工中の寸法変化を最小にする弾性率、熱膨張率及び湿度膨張率がある。たわみ性を維持するためには、ベース絶縁層の厚さを最小化すればよい。ベース絶縁層は、任意には第１及び第２の表面上に金属被覆層を支持しかつ後続の加工段階を通じて寸法安定性を維持するために十分な（厚さ、支持構造又は材料特性に由来する）剛性を有していなければならない。
ベース絶縁層の厚さに関しては、好適な厚さは最終用途、電子デバイスの数やタイプなどに関連して選択できる。厚さは約１０マイクロメートルを超え得る。厚さは約５０マイクロメートル未満であり得る。一実施形態では、ベース絶縁層は約１０〜約２０マイクロメートル、約２０〜約３０マイクロメートル、約３０〜約４０マイクロメートル、約４０〜約５０マイクロメートル又は約５０マイクロメートルを超える範囲内の厚さを有する。ベース絶縁層が回路板である一実施形態に関しては、その好適な厚さは回路板内の層の数に基づくことができる。回路板の層の数は一般に約２〜約５０又はそれ以上の範囲内にあり、各層は約１００マイクロメートルの厚さを有する。
接着剤層は熱硬化性樹脂系接着剤である。好適な接着剤の例には熱硬化性ポリマがある。好適な熱硬化性ポリマには、エポキシ樹脂、シリコーン、アクリル樹脂、ウレタン樹脂、ポリエーテルイミド及びポリイミドがある。好適な市販の熱硬化性樹脂系接着剤には、ＣＩＢＡ ＧＥＩＧＹ ４１２（Ｃｉｂａ Ｇｅｉｇｙ社製）、ＡＭＯＣＯ ＡＩ−１０（Ａｍｏｃｏ Ｃｈｅｍｉｃａｌｓ Ｃｏｒｐｏｒａｔｉｏｎ製）及びＰＹＲＥ−ＭＩ（Ｅ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ＆ Ｃｏ．製）のようなポリイミドがある。ＣＩＢＡ ＧＥＩＧＹ ４１２は約３０６℃のガラス転移温度を有している。他の好適な接着剤には、熱可塑性接着剤、水硬化接着剤、空気硬化接着剤及び放射線硬化接着剤がある。
接着剤層は、ベース絶縁層表面上に約５マイクロメートルを超える厚さをもった層を形成するように適用すればよい。一実施形態では、接着剤層は約５〜約１０マイクロメートル、約１０〜約２０マイクロメートル、約２０〜約３０マイクロメートル、約３０〜約４０マイクロメートル、約４０〜約５０マイクロメートル又は約５０マイクロメートルを超える範囲内の厚さを有する。
接着剤層は、スピンコーティング、スプレーコーティング、ローラコーティング、メニスカスコーティング、スクリーン印刷、ステンシリング、パターンプリント堆積、ジェッティング又は他のディスペンス方法によってベース絶縁層に適用できる。一実施形態では、接着剤はドライフィルムラミネーションによって適用される。接着剤層は、ベース絶縁層の第２の表面を部分的又は完全に覆うように適用できる。例えば、接着剤層は、電気接点パッド又は電気試験パッドのようなベース絶縁層表面上の他の領域を未被覆のままに保ちながら、電子デバイス実装部位のようなベース絶縁層表面上の選択部位に適用すればよい。これは、ジェッティングのような直接ディスペンスシステムによって、或いは回路板、基板又は部品上にはんだマスク樹脂を選択的に適用するために使用するステンシル又はスクリーン印刷標準組立加工段階によって達成できる。直接ディスペンスプロセスは約５０マイクロメートル未満の厚さをもった層を堆積させることができ、スクリーン印刷技法は約５０マイクロメートルを超える厚さをもった堆積層を形成することができる。
接着剤層は、取外し可能な層並びに第１及び第２の金属層を電子デバイスに適用した後に電子デバイスに適用することができる。したがって、接着剤層は取外し可能な層の表面並びに第１及び第２の金属層の表面に適用できる。一実施形態では、接着剤層を液体状態で電子デバイス上に堆積させて乾燥することができる。接着剤層は、液体状態のものを単独で適用してもよいし、或いは（例えば、溶剤と混合して）溶液の一部として堆積させてもよい。一実施形態では、好適な液状の熱硬化性ポリマは、６６．４重量％のＮ−ｍｐ、０．５９重量％の０．１％ＦＣ ４３０（登録商標）（３Ｍ Ｃｏｒｐｏｒａｔｉｏｎから商業的に入手できる界面活性剤）溶液及び８．３重量％のＤＭＡＣからなる溶液中に２４．８重量％のＣＩＢＡ ＧＥＩＧＹ ４１２を含み得る。この材料の液滴を、約２００〜約１０００マイクロメートルのコーティングを形成するのに十分な量で電子デバイス上にディスペンスすればよい。接着剤層溶液を堆積させた後、相次ぐ一連の熱処理段階（例えば、約１５０℃で１０〜２０分間、約２２０℃で１０〜２０分間、及び約３００℃で１０〜２０分間）で乾燥すればよい。熱処理段階の数及び時間並びに使用する温度は、使用する特定の熱硬化性ポリマ又は他の材料に依存する。このような乾燥手順は熱硬化性樹脂系接着剤溶液から溶剤を除去し、電子デバイス上に接着剤の完全に乾燥した層を残す。熱硬化性ポリマは完全に架橋し、もはや溶剤溶液に溶解せず、極度に高い温度に暴露しなければ軟化しない。
電子デバイスをベース絶縁層に結合又は固定するため、必要ならば接着剤層を完全に硬化させることができる。取外し可能な層並びに第１及び第２の金属層の融解温度より低い硬化温度を使用すべきである。
一実施形態では、取外し可能な層は熱可塑性ポリマを含んでいる。取外し可能な層を形成するのに使用するための好適な熱可塑性ポリマには、特に限定されないが、ポリオレフィン、ポリイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルスルホン、シリコーン、シロキサン及びエポキシ樹脂を含む熱可塑性樹脂がある。好適な熱可塑性ポリマの例には、（Ｃｉｂａ Ｇｅｉｇｙ社から商業的に入手できる）ＸＵ ４１２、ＧＥ Ｐｌａｓｔｉｃｓ社製のポリエーテルイミド樹脂であるＵＬＴＥＭ １０００及びＵＬＴＥＭ ６０００、Ｖｉｃｔｒｅｘ社から商業的に入手できるポリエーテルエーテルケトンであるＶＩＴＲＥＸ、Ｃｉｂａ Ｇｅｉｇｙ社から商業的に入手できるポリエーテルスルホンであるＸＵ ２１８、並びにＵｎｉｏｎ Ｃａｒｂｉｄｅ社から商業的に入手できるポリエーテルスルホンであるＵＤＥＬ １７００がある。
取外し可能な層を電子デバイスに適用するための好適な方法には、スプレーコーティング、スピンコーティング、ロールコーティング、メニスカスコーティング、漬け塗り、トランスファコーティング、ジェッティング、液滴ディスペンシング、パターンプリント堆積及びドライフィルムラミネーティングがある。取外し可能な層は約５マイクロメートルを超える厚さを有し得る。一実施形態では、取外し可能な層は約５〜約１０マイクロメートル、約１０〜約２０マイクロメートル、約２０〜約３０マイクロメートル、約３０〜約４０マイクロメートル、約４０〜約５０マイクロメートル又は約５０マイクロメートルを超える範囲内の厚さを有する。別の実施形態では、取外し可能な層は約１００マイクロメートル未満の厚さを有する。
取外し可能な層は、電子デバイスが単一部品形態にある間に電子デバイスに適用でき、或いは電子デバイスがパネル又はウェーハ状態にある時に電子デバイスに適用できる。例えば、電子デバイスが半導体チップであれば、取外し可能な層はウェーハレベルで適用するか、或いはウェーハ加工の完了後かつウェーハソーイング後に適用することができる。ウェーハは、半導体ウェーハダイシング装置を用いて２以上の個別チップに切断し得る。チップを水洗することでソーイング破片を除去できる。別法として、取外し可能な層はウェーハソーイング後の個片切断チップ上に直接適用することもできる。取外し可能な層がウェーハレベルで適用されるならば、それはスピンコーティング又はスプレーコーティングによって１つのウェーハ上に堆積させることができる。取外し可能な層が個片切断チップに適用されるならば、スプレーコーティング又は液滴ディスペンシングによって取外し可能な層を適用できる。複数のデバイスをまとめて取り扱うパネル中で電子デバイスを作製できる小形パッケージ化電子デバイス（例えば、エリアアレイチップスケール部品）では、デバイスがまだパネル中にある間に、ロールコーティング、メニスカスコーティング又は他のバッチ適用方法によって取外し可能な層をデバイスに適用できる。
取外し可能な層は電子デバイスの第１の表面を部分的に覆うように適用され、それによってＩ／Ｏコンタクトは未被覆のままに残される。所望ならば、電子デバイス上の追加領域を未被覆のままに残すことができる。これは、ジェッティングのような直接ディスペンスシステムによって、或いは回路板、基板又は部品上にはんだマスク樹脂を選択的に適用するために使用されるステンシル又はスクリーン印刷標準組立加工段階によって達成できる。取外し可能な層は、電子デバイスへの第１及び第２の金属層の適用前又は適用後に電子デバイスに適用できる。
電子デバイス上でＩ／Ｏコンタクト以外の領域が取外し可能な層で被覆されないままに残されるならば、ベース絶縁層の第２の表面上の対応する追加領域も接着剤層で被覆されないままに残すべきである。詳しくは、接着剤層はベース絶縁層上の電子デバイス実装部位の選択領域に適用すべきである。取外し可能な層又は第１の金属層で被覆されない電子デバイスの第１の表面上の領域は、電子デバイスをベース絶縁層上に配置して結合した場合、接着剤に接触しない。
取外し可能な層を形成する一実施形態では、熱可塑性ポリマを液体状態で電子デバイス上に堆積させ、次いで乾燥する。熱可塑性ポリマは、液体状態のものを適用してもよいし、或いは（例えば、溶剤と混合して）溶液の一部として堆積させてもよい。一実施形態では、好適な溶液は、２．５重量％のＤＭＡＣ（ジメチルアセトアミド）、２７．３重量％のアニソール及び６６．１重量％のγ−ブチロラクトン（ＧＢＬ）にＣＩＢＡ ＧＥＩＧＹ ＸＵ ４１２を４．１重量％溶液として添加することで調製される。この材料の液滴を、約１００〜約１０００マイクロメートルの範囲内の厚さを有するコーティングを形成するのに十分な量で電子デバイス上にディスペンスすればよい。液状の熱可塑性ポリマを堆積させた後、相次ぐ一連の熱処理段階で乾燥すればよい。好適な熱処理段階の例は、約１５０℃で１０〜２０分間、約２２０℃で１０〜２０分間、及び約３００℃で１０〜２０分間であり得る。熱処理段階の数及び時間並びに使用する温度は、使用する特定の熱可塑性ポリマに依存する。このような乾燥手順は熱可塑性ポリマ溶液から溶剤を除去して電子デバイス上に熱可塑性ポリマの完全に乾燥した層を残し、それによって取外し可能な層を形成する。
考慮すべきもう１つの因子は、硬化時に部品に加える圧力である。当然、圧力が大きいほど薄いボンドラインが生じる。十分に厚いボンドラインが許すよりも大きい圧力が必要であれば、ボンドラインの厚さを調節するためにスペーサ材料を接着剤に添加することができる。スペーサ材料は、固有特性として望ましい熱伝導率及び電気抵抗率を有することがあるので、さらに機能的であるように選択することができる。
取外し可能な層が硬化性材料であれば、取外し可能な層を形成した後にそれを硬化させてもよい。取外し可能な層は、熱、放射線又は熱と放射線の組合せによって硬化させることができる。好適な放射線には、紫外線（ＵＶ）、電子ビーム及び／又はマイクロ波がある。硬化した取外し可能な層は、ウェーハソーイング時及びチップのピック・アンド・プレース時に自動化視覚システムがウェーハのソーレーンを識別できるように、可視波長域で十分に透明でなければならない。このような透明性は、ウェーハソーイング時におけるソーの位置合せ及び配置時におけるチップ又は他の電子デバイスの位置合せを可能にする。加えて、硬化した取外し可能な層は、ベース絶縁層中にバイアをアブレートするために使用する波長でレーザ穴あけ可能でなければならない。例えば、硬化した取外し可能な層は望ましくはレーザ穴あけ可能である。
接着剤層の適用後、接着剤層を硬化させることができる。接着剤層は接着剤がＢ段階に達するまで部分的に硬化させるが、この場合に接着剤は完全には硬化していないが以後の取扱いのためには十分に安定である。接着剤層は熱又は熱と放射線の組合せによって硬化させることができる。好適な放射線には、ＵＶ及びマイクロ波がある。硬化中に接着剤から生じる揮発分が存在するならば、揮発分の除去を促進するために部分真空を使用できる。
電子デバイスの第１の表面に１以上の第１の金属層が適用される。詳しくは、各々の第１の金属層は電子デバイス上に配置されたＩ／Ｏコンタクトの表面に適用される。各々の第１の金属層は第１の表面及び第２の表面を有し、第１の金属層の第１の表面はＩ／Ｏコンタクト上に直接配置される。各々の第１の金属層の外周は、第１の金属層を配設するＩ／Ｏコンタクトの外周に実質的に一致している。完成した相互接続構造体では、各々の第１の金属層は取外し可能な層に隣接して配置され、取外し可能な層の厚さと実質的に等しい厚さを有している。第１の金属層は、鉛、銀、スズ、白金、銅、ランタン及び／又はヒ素やリンやナトリウムのような非金属材料、或いはこれらの２種以上の組合せからなり得る。好ましい実施形態では、第１の金属層は鉛からなる。
電子デバイスの第１の表面に１以上の第２の金属層を適用することもできる。各々の第２の金属層は第１の金属層の第２の表面に適用される。各々の第２の金属層の外周は、第２の金属層を配設する第１の金属層及びＩ／Ｏコンタクトの外周に実質的に一致している。完成した相互接続構造体では、各々の第２の金属層は取外し可能な層に隣接して配置され、第１及び第２の金属層の合計厚さは取外し可能な層の厚さと実質的に等しい。第２の金属層は、鉛、銅、銀、カドミウム、スズ、タリウム、亜鉛又はこれらの２種以上の組合せからなり得る。加えて、第１及び／又は第２の金属層は、銀−鉛、スズ−銅、スズ−銀、鉛−銀、ヒ素−カドミウム、鉛−カドミウム、白金−カドミウム、銅−鉛、ランタン−スズ、リン−タリウム、白金−鉛、鉛−亜鉛及び白金−タリウムの二成分系からなっていてもよい。
第１及び第２の金属層を電子デバイスに適用するための好適な方法は、めっき、真空蒸着及びスパッタリングがある。第１及び第２の金属層の各々は、電子デバイスへの取外し可能な層の適用前又は適用後に電子デバイスに適用できる。
図１(ａ)を参照すれば、本発明の一実施形態では、ベース絶縁層１０は第１の表面１２及び第２の表面１４を有している。ベース絶縁層は、加工に際して絶縁層に寸法安定性を与えるため、フレーム構造（図示せず）に固定されている。ベース絶縁層は電気絶縁材料で形成されている。さらにベース絶縁層は、導電性材料を固定できるポリマフィルムであり得る。
図１(ｂ)に示すように、ベース絶縁層の第２の表面に接着剤層１６を適用できる。接着剤層は電子デバイス１８に結合できる（図１(ｃ)参照）。このように、接着剤層は電子デバイスをベース絶縁層に固定又は結合できる。
図１(ｃ)に示すように、電子デバイスは第１の表面２０及び第２の表面２２を有している。電子デバイスの第１の表面は、その上に１以上のＩ／Ｏコンタクト２３が配置されたデバイスの活性表面であり得る。電子デバイス上に配置し得るＩ／Ｏコンタクトの例には、図示された実施形態に示されるようなパッドがある。電子デバイスの第１の表面の少なくとも一部分上にはパッシベーション層２１を堆積させることができる。パッシベーション層は電子デバイスの活性領域を保護すると共にＩ／Ｏコンタクトを露出させる。パッシベーション層はベンゾシクロブテン（ＢＣＢ）、酸化シリコン、窒化シリコン又はポリイミドからなり得る。
好適な電子デバイスは、マイクロプロセッサ、マイクロコントローラ、ビデオプロセッサ又はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のようなパッケージド又は非パッケージド半導体チップ、個別受動素子或いはボールグリッドアレイ（ＢＧＡ）キャリヤであり得る。一実施形態では、電子デバイスは第１の表面上にＩ／Ｏコンタクトパッドのアレイを配設した半導体シリコンチップである。
さらに図１(ｃ)を参照すれば、複数の第１の金属層２４、複数の第２の金属層２５及び取外し可能な層２６が電子デバイスの第１の表面に適用されている。図１(ｃ)に示すような一実施形態では、取外し可能な層は第１の金属層又は第２の金属層で覆われていない領域において電子デバイスの第１の表面に適用されている。図２(ａ)に示すような別の実施形態では、取外し可能な層は電子デバイスの第１の表面全体にわたって適用され、したがって第１及び第２の金属層を覆っている。別法として、図２(ｂ)に示すように、取外し可能な層及び複数の第１の金属層のみを電子デバイスに適用することができる。続いて、電子デバイスサブアセンブリをベース絶縁層上にアセンブルすることができる。
一実施形態では、電子デバイスの活性表面又は第１の表面をベース絶縁層の第２の表面に接触させて配置することができる。それにより、その上に取外し可能な層並びに第１及び第２の金属層を有する電子デバイスの活性表面が接着剤層に接触して配置される（図１(ｄ)参照）。例えば、ベース絶縁層は、ダイストウェーハ又はワッフルパックのような個片切断チップトレーから各電子デバイス（この場合にはチップ）をつまみ上げる自動化ピック・アンド・プレースシステムの加熱ステージ上に配置できる。部分的に硬化した接着剤層を加熱することで接着剤は軟化して粘着性になるが、硬化することはない。次いで、第１の表面を下向きにしてチップを配置することで、チップの活性表面をベース絶縁層の第２の表面に接触させ、好ましくは各チップのＩ／Ｏコンタクトをベース絶縁層上のフィジューシャルに整列させる（図１(ｄ)参照）。フィジューシャルはインキ、パターン化金属、スルーホール、或いはベース絶縁層の第１又は第２の表面上に形成されたその他のフィーチャであり得る。
図３(ａ)に示される一実施形態では、取外し可能な層並びに複数の第１及び第２の金属層が電子デバイスの第１の表面に適用されている。取外し可能な層は、第１の実施形態に関して上述したようにして電子デバイスに適用しかつ硬化させることができる。図３(ａ)に示すように、取外し可能な層並びに第１及び第２の金属層の上部において接着剤層を電子デバイスの第１の表面に適用し、電子デバイスをベース絶縁層に結合するために使用できる。好適な適用方法は上記に記載したものと同じである。
図３(ｂ)を参照すれば、その上に取外し可能な層、第１及び第２の金属層並びに接着剤層を有する電子デバイスの活性表面又は第１の表面をベース絶縁層の第２の表面に接触させて配置することができる。ベース絶縁層は、加工に際して絶縁層に寸法安定性を与えるため、フレーム構造に固定されている。自動化システムでは、ベース絶縁層は、ダイストウェーハ又はワッフルパックのような個片切断チップトレーから各電子デバイス（この場合にはチップ）をつまみ上げる自動化ピック・アンド・プレースシステムの加熱ステージ上に配置できる。チップを加熱することで部分的に硬化した接着剤は軟化して粘着性になるが、硬化することはない。次いで、電子デバイスの第１の表面がベース絶縁層の第２の表面に接触するようにチップを配置し、好ましくは上述したように各チップのＩ／Ｏコンタクトをベース絶縁層上のフィジューシャルに整列させる。接着剤層は、上述したようにして完全に硬化させることができる。
相互接続構造体及びベース絶縁層から電子デバイスを回収するためには、封入段階を最終加工段階まで遅らせればよい。しかし、加工に際して電子デバイスをベース絶縁層上で封入されないままに放置すれば、非封入表面の非平面性のためにベース絶縁層はパターン化の問題を生じることがある。
加工に際してベース絶縁層に寸法安定性を与えるため、ベース絶縁層はフレームパネルに固定される。図４を参照すれば、一実施形態では、フレームパネル３０は第１の表面３２及び第２の表面３４を有している。フレームパネルは、ベース絶縁層上の各電子デバイス部位に対して穴又は開口３８を画成する表面を有している（図４(ａ)及び図４(ｂ)参照）。
図５に示すように、ベース絶縁層はフレームパネルに固定できる。フレームパネルは、相互接続構造体の作成に際し、（上述した）フレーム構造の代わりに又はそれに加えてベース絶縁層を安定化する。さらに、フレームパネルは加工に際してベース絶縁層の非封入表面の平面性を高めることができる。フレームパネルは、相互接続構造体の比較的恒久的な部材であり得る。図５(ａ)に示すように、フレームパネルは複数の開口３８を含むのに十分な大きさを有し得る。各開口はベース絶縁層上の異なる電子デバイス部位に対応しており、かくしてフレームパネルは複数の電子デバイス部位に安定性及び向上した平面性を与える。別法として、フレームパネルが単一の開口を含むと共に、ベース絶縁層上の１つの電子デバイス部位に安定性及び向上した平面性を与えるようにサイズを決定することもできる。
好適なフレームパネルは、金属、セラミック又はポリマ材料で形成できる。好適なポリマ材料には、ポリイミド或いはエポキシ樹脂又はエポキシ樹脂ブレンドがある。ポリマ材料は１種以上の補強充填材を含むことができる。かかる充填材には、繊維又は小無機粒子がある。好適な繊維はガラス繊維又は炭素繊維であり得る。好適な粒子には、炭化シリコン、窒化ホウ素又は窒化アルミニウムがある。フレームパネルは成形ポリマ構造体であり得る。一実施形態では、フレームパネルはチタン、鉄、銅及びスズから選択される金属である。別法として、金属はステンレス鋼又はＣｕ：インバール：Ｃｕのような合金又は金属複合材であり得る。フレームパネルを形成するための具体的な材料は、所望の熱膨張率、剛性又は他の所望の機械的性質に基づく特定のデザインに関して選択することができる。フレームパネルは金属コーティングを有し得る。コーティング用の好適な金属にはニッケルがある。フレームパネルはポリマコーティングを有し得る。好適なポリマコーティング材料にはポリイミドがあり、これは密着性を向上させ得る。
フレーム構造及び／又はフレームパネルは、加工に際してベース絶縁層を安定化する。しかし、フレーム構造又はフレームパネルの使用が必要でない場合もある。例えば、ロール・トゥ・ロール加工はフレーム構造又はフレームパネルの使用を必要としないことがある。
フレームパネルは、約１０ｐｐｍ／℃を超える熱膨張率（ＣＴＥ）を有し得る。フレームパネルは、約２０ｐｐｍ／℃未満の熱膨張率（ＣＴＥ）を有し得る。一実施形態では、フレームパネルは電子デバイスの厚さに等しいか又はそれに近い厚さを有し得る。別の実施形態では、フレームパネルは電子デバイスの厚さよりかなり大きい厚さを有し得る。様々な厚さをもった複数の電子デバイスが電子デバイス部位に配置される実施形態では、フレームパネルは最も厚い電子デバイスの厚さに等しいか又はそれに近い厚さを有し得るか、或いは別法として最も厚い電子デバイスの厚さよりかなり大きい厚さを有し得る。
一実施形態では、フレームパネルの第１の表面はベース絶縁層の第２の表面に固定される（図５(ａ)及び図５(ｂ)参照）。ベース絶縁層は接着剤層４０を用いてフレームパネルに結合できる。フレームパネルをベース絶縁層に結合するための好適な接着剤には、少なくとも好適な接着剤として上記に記載した材料がある。好適な適用方法には上記に記載したものがある。
一実施形態では、図５(ｃ)に示すように、フレームパネルは電子デバイスをベース絶縁層に固定する前にベース絶縁層に結合される。
加えて、フレームパネルをベース絶縁層に結合するために使用する接着剤層が電子デバイスをベース絶縁層に結合するために使用する接着剤層と同じであれば、電子デバイス及びフレームパネルをベース絶縁層上に配置して同時に硬化させることができる。これは、加工段階の簡易化又は加工段階の数の減少を可能にする。例えば、図６に示すように、ベース絶縁層１４の第２の表面を熱硬化性樹脂系接着剤層１６で被覆し、接着剤をＢ段階まで硬化させる。図６(ｂ)に示すように、ベース絶縁層の第２の表面をフレームパネル３０の第１の表面に貼り合わせる。取外し可能な層並びに第１及び第２の金属層を既に固定した電子デバイス１８を、フレームパネル３０の開口内においてベース絶縁層の第２の表面上に配置する（図６(ｃ)及び図６(ｄ)参照）。接着剤層を完全に硬化させることでフレームパネル及び電子デバイスの両方をベース絶縁層に結合する。
図３(ａ)及び図３(ｂ)に示すように、接着剤層が電子デバイスの第１の表面に適用されるならば、フレームパネル接着剤を用いてフレームパネルの第１の表面をベース絶縁層の第２の表面に固定できる。フレームパネル接着剤層４０はベース絶縁層の第２の表面のうちのフレームパネルに接触する領域に選択的に適用してもよいし、或いは別法としてフレームパネル接着剤はフレームパネルの第１の表面に適用してもよい。フレームパネルをベース絶縁層に結合するための好適な接着剤には、少なくとも好適な接着剤として上記に記載した材料がある。好適な適用方法には上記に記載したものがある。
フレームパネルの各開口は、ｘ及びｙ寸法について電子デバイスより約０．２〜約５ミリメートル（ｍｍ）大きい範囲内にあり得る。このようなサイズ倍率は、以後に電子デバイスをベース絶縁層上に配置することを容易にすることができる。別法として、電子デバイスをベース絶縁層上に配置及び／又は結合した後にフレームパネルをベース絶縁層上に配置することもできる。
例えば図７(ａ)を参照すれば、ベース絶縁層の第２の表面を接着剤層で被覆し、接着剤をＢ段階まで硬化させる。図６(ｂ)に示すように、その上に取外し可能な層、第１の金属層及び第２の金属層を有する電子デバイスをベース絶縁層の第２の表面上に配置する。図７(ｃ)及び図７(ｄ)に示すように、ベース絶縁層の第２の表面をフレームパネルの第１の表面に貼り合わせる。電子デバイスをフレームパネルの開口内に配置する。最後に、接着剤層を完全に硬化させることでフレームパネル及び電子デバイスをベース絶縁層に結合する。
一実施形態では、サブアセンブリは、接着剤層と取外し可能な層との間並びに接着剤層と第１及び第２の金属層との間に配設されてサンドイッチを形成するバリヤコーティングを含んでいる。バリヤコーティングは、接着剤層から取外し可能な層、第１の金属層及び第２の金属層への反応性化学種の移動を阻止し、加工中に接着剤層が取外し可能な層、第１の金属層及び第２の金属層と反応するのを防止できる。かかる反応が起これば、それは接着剤層と取外し可能な層との間或いは接着剤層と第１又は第２の金属層との間に弱い界面又は欠陥点を引き起こすことがある。例えば、熱硬化性樹脂系接着剤層は高温プロセス（例えば硬化）中に取外し可能な層の熱可塑性樹脂材料と反応することがある。
バリヤコーティングは、取外し可能な層並びに第１及び第２の金属層を電子デバイスに適用した後、取外し可能な層並びに第１及び第２の金属層（「の上部」）の外側に向いた表面に適用すればよい。バリヤコーティングは有機層又は無機層であり得る。有機バリヤコーティングを使用する実施形態では、それは接着剤層又は取外し可能な層の適用に適するものとして本明細書中に示した方法（特に限定されないが、化学蒸着、プラズマ蒸着又は反応スパッタリングを含む）によってベース絶縁層又は電子デバイスに適用できる。無機バリヤコーティングを使用する実施形態では、それは例えばＣＶＤ、真空蒸着又はスパッタリングによって堆積させることができる。バリヤコーティングは、ウェーハ加工後かつウェーハソーイング前にウェーハレベルで適用できる。別法として、バリヤコーティングはウェーハソーイング後に個片切断チップ上に適用することもできる。
バリヤコーティングは、ポリオレフィン、ポリエステル又は無定形水素化炭素から選択される１種以上の有機材料を含み得る。他の好適なバリヤコーティングは、Ｔａ２Ｏ５、Ａｌ２Ｏ３、Ｓｂ２Ｏ３、Ｂｉ２Ｏ３、ＷＯ３又はＺｒＯ２のような無機材料から形成できる。
一実施形態では、電子デバイスをベース絶縁層に結合した後、電子デバイスとベース絶縁層との間に電気的接続が設けられる。詳しくは、電子デバイス上に配置されたＩ／Ｏコンタクトとベース絶縁層上に配置された電気導体との間に電気的接続が設けられる。
図８を参照すれば、ベース絶縁層上に配置し得る好適な電気導体４１には、パッド、ピン、バンプ及びはんだボールがある。ベース絶縁層と電子デバイスとの間の電気的接続は、特定用途向けパラメータに基づいて選択される構造であり得る。例えば、ベース絶縁層及び接着剤層を貫通して電子デバイス上の１以上の第１の金属層又は第２の金属層に達する開口、穴又はバイア４２が形成される（図８(ａ)参照）。別法として、図２(ａ)に示すように取外し可能な層が第１の金属層及び第２の金属層上に適用されるならば、開口、穴又はバイア４２はベース絶縁層、接着剤層及び取外し可能な層を貫通して電子デバイス上の１以上の第１の金属層又は第２の金属層に達するように形成すればよい。レーザアブレーション、湿式化学エッチング、プラズマエッチング又は反応イオンエッチングによってバイアを形成できる。一実施形態では、バイアはマイクロバイアとなるようにサイズ決定すればよい。
バイアの直径は約１０マイクロメートル未満であり得る。一実施形態では、バイアの直径は約１０〜約２０マイクロメートル、約２０〜約３０マイクロメートル、約３０〜約４０マイクロメートル、約４０〜約５０マイクロメートル又は約５０マイクロメートルを超える範囲内にある。
レーザアブレーション技法によってバイアを形成するならば、ベース絶縁層をフレーム構造で支持し、ひっくり返して自動化レーザシステム上に配置すればよい。レーザシステムは、選択された位置でベース絶縁層をレーザアブレートするようにプログラムすればよい。このプロセスによれば、ベース絶縁層及び接着剤層を貫通して電子デバイス１８上のＩ／Ｏコンタクト上に配置された第２の金属層に達する１以上のブラインドバイアが形成される。Ｉ／Ｏコンタクト上に第２の金属層が配設されなければ、バイアは第１の金属層まで延在する。所望ならば、レーザアブレーションに続いてバイア中の残留灰及び残留接着剤層を除去するスミア除去又はスカム除去プロセスを実施することで、電子デバイス上の第１の金属層又は第２の金属層を露出させることができる。この段階は、反応イオンエッチ（ＲＩＥ）、プラズマクリーン又は湿式化学エッチで実施できる。所望ならば、ベース絶縁層の第１の表面上にトレース、電力面又は接地面を形成できる。
図８(ｂ)を参照すれば、電子デバイス上のＩ／Ｏコンタクト上に配置された１以上の第１の金属層又は第２の金属層まで延在するバイア中及びベース絶縁層１０の第１の表面上に、参照番号４４で示される導電性材料を堆積させればよい。導電性材料は導電性ポリマであってよく、ジェッティング又はスクリーニングによって堆積させることができる。好適な導電性材料の例には、金属粒子充填材を組み込んだエポキシ樹脂、ポリスルホン又はポリウレタンがある。好適な金属粒子には銀及び金がある。他の好適な金属には、Ａｌ、Ｃｕ、Ｎｉ、Ｓｎ及びＴｉがある。充填材入りポリマ材料とは別に、固有の導電性ポリマを使用することもできる。好適な導電性ポリマには、ポリアセチレン、ポリピロール、ポリチオフェン、ポリアニリン、ポリフルオレン、ポリ−３−ヘキシルチオフェン、ポリナフタレン、ポリ−ｐ−フェニレンスルフィド及びポリ−ｐ−フェニレンビニレンがある。粘度及び安定性の問題が解消されるならば、固有の導電性ポリマに導電性充填材を混入して導電率をさらに高めることができる。
導電性材料が金属であれば、導電性材料はスパッタリング、真空蒸着、電気めっき及び無電解めっきの１以上を含む方法によって堆積させることができる。一実施形態では、ベース絶縁層の第１の表面及び第２の金属層まで延在するバイアの露出面が複合スパッタめっき・電気めっき手順を用いて金属被覆される。ベース絶縁層の第１の表面及びバイアがスパッタシステムに暴露されるようにして、ベース絶縁層を真空スパッタシステム内に配置する。バックスパッタ段階により、露出した第２の金属層をスパッタエッチすることで残留接着剤及び天然の金属酸化物が除去される。さらに、バックスパッタ段階はベース絶縁層の表面にもエッチングを行う。第１の金属層又は第２の金属層のスパッタエッチは次の金属被覆段階の接触抵抗を低下させる一方、ベース絶縁層のエッチングはベース絶縁層の第１の表面に対する金属密着性を高めることができる。
図８(ｂ)に示すように、ベース絶縁層の第１の表面上、バイアを画成する側壁上、及び露出した第１の金属層又は第２の金属層上にシード金属層４４をスパッタ堆積させる。Ｔｉ又はＣｒのようなバリヤ金属及びＣｕ又はＡｕのような非バリヤ金属を含む二元金属系が使用できる。バリヤ金属は約１０００〜約３０００Åの範囲内の厚さにめっきでき、非バリヤ金属は約０．２〜約２．０マイクロメートルの範囲内の厚さにめっきできる。金属堆積段階は、ベース絶縁層の第１の表面（又は非部品側）上に金属相互結線を形成できる。
スパッタリング段階の後、図８(ｃ)に示すように、非バリヤシード金属の比較的厚い層がベース絶縁層の第１の表面上に電気めっきされる。好適な金属被覆パターニングプロセスは、図８に示すようなセミアディティブ（ｓｅｍｉ−ａｄｄｉｔｉｖｅ）又はパターンプレートアッププロセスを含み得る。バイア側壁を含めたベース絶縁層の表面上のシード金属層に金属を電気めっきすることで、約０．５〜約２マイクロメートルの範囲内の厚さをもっためっき層を形成する。ベース絶縁層の第１の表面上のめっき層を覆ってフォトマスク材料を配設し、フォトパターン化して表面の特定領域を露出させる。金属を保持することが望まれるベース絶縁層の第１の表面上の領域（例えば、相互接続トレース及びバイア）からフォトマスク材料を除去する。金属を除去することが意図されるベース絶縁層表面の領域は、フォトマスク材料で覆われたままに残す。図８(ｃ)を参照すれば、フォトマスク材料をパターン化した後、絶縁層の第１の表面の露出領域上に約２〜約２０マイクロメートルの範囲内の厚さをもった厚い金属をめっきする。プレーテッドアップ金属はパターン化フォトレジストの直立した側壁に従った側壁を有するので、フォトレジストの厚さはプレーテッドアップ金属の厚さより大きくなければならない。厚い金属をめっきした後、残りのフォトマスク材料を除去し、得られた薄いシード金属の露出領域を複数の湿式金属エッチ浴で除去すると共に、プレーテッドアップ金属及びスパッタード金属を除去する。それにより、図８(ｄ)に示すように所望の金属被覆パターンが残される。
一手順では、サブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）金属パターニングプロセスを使用する。この方法では、めっき層にめっきすることで、電子部品の回路要件に基づいて約２〜約２０マイクロメートルの範囲内の厚さをもった厚い層にする。ベース絶縁層の第１の表面を覆ってフォトマスク材料を配設し、次いでフォトパターン化して表面の特定領域を露出させる。金属を保持することが望まれるベース絶縁層の第１の表面上の領域（例えば、相互接続トレース、第２の金属層及びバイア）をフォトレジストで覆われたままに残す一方、金属を除去することが意図されるベース絶縁層の領域は覆われないままに残す。複数の標準的な湿式金属エッチ浴により、露出したベース絶縁層表面領域上のプレーテッドアップ金属及びスパッタード金属を除去する一方、残りの領域はマスキング材料によって湿式エッチャントから保護される。エッチング段階の完了後、残留するフォトレジスト材料を除去する。フォトレジスト材料の除去により、図８(ｄ)に示すように所望の金属被覆パターンが明らかになる。ベース絶縁層と電子デバイスとの間の電気結線は、はんだプロセスを用いて形成することもできる。
先行するプロセス段階により、第１の相互接続層４８及び電子デバイスのＩ／Ｏコンタクトへの電気的接続が完成する。マイクロプロセッサ、ビデオプロセッサ及びＡＳＩＣ（特定用途向け集積回路）のような半導体チップを含む１以上の複雑な電子デバイスに対する相互接続には、所要のチップＩ／Ｏコンタクトのすべてに対する完全なルーチングのために追加の相互接続層が必要となることがある。これらの電子デバイスに関しては、ベース絶縁層の第１の表面上に１以上の追加相互接続層を形成できる。ルーチング複雑度の低い一層簡単な電子デバイスに関しては、ただ１つの相互接続層しか必要でないこともある。
一実施形態では、第１の相互接続層に追加の絶縁層５０を結合することで追加の相互接続層が形成される。図９(ａ)に示す一実施形態では、追加の絶縁層は第１の表面５２及び第２の表面５４を有しており、追加の接着剤層５６で被覆されている。本発明で使用するのに適した接着剤には、好適な接着剤として上記に記載した材料がある。追加の接着剤層が熱硬化性材料を含むならば、追加の絶縁層に追加の接着剤層を適用した後、接着剤をＢ段階まで硬化させる。別の実施形態では、追加の接着剤層を第１の相互接続層の第１の表面に適用できる。さらに別の実施形態では、追加の絶縁層を第１の相互接続層の第１の表面上に液体状態で適用し、その場で硬化させることができる。
追加の接着剤層を追加の相互接続層又は別法として以前の相互接続層の第１の表面に適用するための好適な方法には、スプレーコーティング、スピンコーティング、ロールコーティング、メニスカスコーティング、漬け塗り、トランスファコーティング、ジェッティング、液滴ディスペンシング、パターンプリント堆積及びドライフィルムラミネーティングがある。図９(ａ)に示すように、追加の接着剤層５６は約５マイクロメートルを超える厚さを有し得る。一実施形態では、追加の接着剤層は約５〜約１０マイクロメートル、約１０〜約２０マイクロメートル、約２０〜約３０マイクロメートル、約３０〜約４０マイクロメートル、約４０〜約５０マイクロメートル又は約５０マイクロメートルを超える範囲内の厚さを有する。別の実施形態では、接着剤層は追加の絶縁層の表面に適用されたプレハブ（ｐｒｅｆａｂｒｉｃａｔｅｄ）粘着フィルムであり得る。
図９(ｂ)を参照すれば、追加の絶縁層の第２の表面がベース絶縁層の第１の表面（非部品側）に接触して配置される。接着剤層５６を完全に硬化させることで、追加の絶縁層をベース絶縁層及び相互接続層４８に結合する。一実施形態では、加熱真空ラミネーションシステムを用いて追加の絶縁層をベース絶縁層の第１の表面上に貼り合わせる。
追加の絶縁層上の電気導体４１は、ベース絶縁層上の電気導体４１に電気的に接続される。例えば、図９(ｃ)に示すように、追加の絶縁層及び接着剤層を貫通してベース絶縁層上の選択された金属導体に達するバイアを形成すればよい。上述したように第１の相互接続層中にバイアを形成しかつ導電性材料を堆積させるために使用したものと同じプロセス段階を使用することで、追加の絶縁層及び接着剤層中に導電性バイアを形成できる（図９(ｄ)参照）。
一実施形態では、第１の相互接続層に関して上述した金属被覆及びパターニング段階を用いて追加の絶縁層の第１の表面を金属被覆することで第２の相互接続層が完成する。同様にして複数の追加相互接続層を形成することができる。
複数の相互接続層が協働して、図９(ｄ)及び図１０に示すような相互接続アセンブリを画成する。相互接続アセンブリは第１の表面６２及び第２の表面６４を有している。アセンブリの第１の表面を誘電体又ははんだマスキング材料６８で被覆して金属トレ−スをパッシベートすると共に、アセンブリ又はパッケージＩ／Ｏコンタクトとして使用するためのコンタクトパッドを画成することにより、相互接続アセンブリを完成させることができる。パッケージＩ／Ｏコンタクトは、さらに頑強なＩ／Ｏコンタクトを得るため露出したコンタクトパッドに適用される追加の金属堆積物（例えば、Ｔｉ：Ｎｉ：Ａｕ）を有し得る。追加の金属堆積物は電気めっきによって適用できる。Ｉ／Ｏコンタクトパッドは、これらに取り付けられ又はパッドアレイを形成する際に残されたピン、はんだ球又はリードを有し得る。図１０は、ボールグリッドアレイのようなはんだ球６９のアレイを有する相互接続アセンブリ６０を示している。他の相互接続構造体も使用できる。例えば、相互接続アセンブリはピングリッドアレイのようなピンのアレイを有していてもよい。
相互接続層又は複数の相互接続層を含む相互接続アセンブリであり得る相互接続構造体の完成時には、標準的な電気試験ステーションによってすべての相互接続が適正であるか否かが判定される。「適正」とは、回路が開路又は短絡を含まないことを意味する。試験により、相互接続構造体に欠陥があるか、或いは相互接続構造体上の別の部品に欠陥があることが示されれば、良い電子デバイスを欠陥のあるパッケージから回収すればよい。別法として、電子デバイスに欠陥のあることが判明すれば、欠陥のあるデバイスを相互接続構造体から取り外し、新しいものと交換すればよい。
一実施形態では、取外し可能な層、第１の金属層及び第２の金属層の各々は軟化点又は融点を有している。取外し可能な層、第１の金属層及び第２の金属層の各々は、約２５０〜約３５０℃の軟化点又は融点を有している。電子デバイスは、取外し可能な層、第１の金属層及び第２の金属層をその軟化点又は融点まで加熱することで相互接続構造体から回収できる。その温度では、ベース絶縁層及び相互接続構造体から解放すべき又は取り外すべき電子デバイスを回収できる。取外し可能な層、第１の金属層及び第２の金属層を熱源に暴露することで取外し可能な層並びに第１及び第２の金属層を軟化又は融解する。このような技法を用いれば、電子デバイスは保持装置によってしっかりと固定されているので、相互接続構造体を電子デバイスから剥ぎ取ることができる。好適な保持装置は真空又は機械的クランプを使用すればよい。クランプは相互接続構造体のへりをつかみ、相互接続構造体を電子デバイスから取り外し又は剥ぎ取ることができる。
取外し可能な層、第１の金属層及び第２の金属層は、電子デバイス又はその活性表面上の要素に損傷を与えることなしに電子デバイスを回収することを可能にする。このことは、低Ｋ（誘電率）の中間層誘電体を使用する最新の半導体デバイスに関して特に重要である。かかるデバイスは低い機械的強度を有していて損傷を受けやすいからである。
別の取外し方法では、相互接続構造体を加熱ステージ上に取り付けることができ、そこでは二次熱源が電子デバイス及びデバイスを取り巻く領域の局部加熱をもたらす。取外し可能な層、第１の金属層及び第２の金属層がその軟化点又はその融点に加熱される。取外し可能な層が熱可塑性ポリマ又は熱硬化性ポリマからなるならば、第１又は第２の金属層の軟化点又は融点以上でありさえすれば、ポリマの材料特性によって決定される温度に取外し可能な層を暴露することによって取外し可能な層を軟化又は融解することができる。
機能的で無傷の電子デバイスを不良なベース絶縁層から分離するのであれば、取外し可能な層、第１の金属層及び第２の金属層の軟化点又は融点は電子デバイスの最高損傷閾値温度より低くなければならない。電子デバイスの最高損傷閾値温度とは、電子デバイスに損傷を与えることなしに（その上の回路部品を含めた）電子デバイスを暴露し得る最高の温度である。別法として、不良の電子デバイスを機能的で無傷のベース絶縁層から取り外すことが所望されるならば、取外し可能な層、第１の金属層及び第２の金属層の軟化点又は融点はベース絶縁層の最高損傷閾値温度より低くなければならない。（その上の回路部品を含めた）ベース絶縁層の最高損傷閾値温度とは、部品に損傷を与えることなしにベース絶縁層を暴露し得る最高の温度である。かくして、相互接続構造体から、欠陥のある電子デバイス又は欠陥のある残りの部品のいずれかを取り外すことができる。
一実施形態では、相互接続構造体は、電子デバイスをベース基板に電気的に接続して相互接続構造体を画成及び形成するために比較的微小なピッチ（約５０〜約１０００マイクロメートル）のはんだ球アレイを使用するフリップチップ又はチップスケール電子デバイスを含んでいる。図１１(ａ)を参照すれば、回路板又は１以上の相互接続層を含むたわみ性相互接続構造体のようなベース基板８０は第１の表面８１及び第２の表面８２を有している。複数のコンタクトパッド８３がベース基板の第２の表面上に配設されており、ベース基板の第２の表面の少なくとも一部分上にはパッシベーション層８４を配設することができる。パッシベーション層はベース基板の電気的フィーチャを保護すると共に、コンタクトパッドを露出させる。パッシベーション層は、エポキシ樹脂のようなはんだマスク材料からなり得る。複数の第１の金属層８６、複数の第２の金属層８７及び取外し可能な層８８がベース基板の第２の表面に適用されている。
図１１(ｂ)を参照すれば、フリップチップ又はチップスケール部品の形態をもった電子デバイス９０及び９０′は第１の表面９２及び第２の表面９３を有している。フリップチップ又はチップスケール部品の第１の表面上にはＩ／Ｏコンタクトパッド９４が配置されている。Ｉ／Ｏコンタクトをベース基板上それぞれのコンタクトパッドに電気的に接続するため、部品のＩ／Ｏコンタクト上に導電性要素９６が配設されている。導電性要素は、金属、導電性ポリマ又は導電性粒子を混入したポリマからなり得る。
図１１(ｃ)を参照すれば、電子デバイスはベース基板上に配置され、導電性要素が電子デバイス上に位置するＩ／Ｏコンタクトとベース基板上に位置する対応コンタクトパッドとの間に機械的結合及び電気的接続を生み出す。導電性要素がポリマからなる場合、結合はポリマをポリマ硬化温度より高く加熱することで達成される。別法として、導電性要素が金属からなる場合、結合は金属をその融点より高く加熱することで達成される。電子デバイスの第１の表面とベース基板の第２の表面との間にアンダーフィル層９８を配設することができる。アンダーフィル層は、基板のコンタクトパッドに結合した後の導電性要素を封入する。かくして、アンダーフィルは基板ではなく取外し可能な層並びに第１及び第２の金属層に結合される。電子デバイス実装部位の下方に取外し可能な層並びに第１及び第２の金属層を適用することは、アンダーフィルの硬化が起こった後に電子デバイスの取外しを可能にする。一実施形態では、相互接続構造体を加熱ステージ上に取り付けることができる。二次熱源が電子デバイス及びデバイスを取り巻く領域に局部加熱をもたらす。いずれも電子デバイスを相互接続構造体に結合している取外し可能な層接合部、第１及び第２の金属層接合部並びにはんだ接合部がその軟化点又はその融点に加熱される。これにより、取外し可能な層、第１の金属層、第２の金属層及び電子デバイスは解放され、熱硬化性樹脂アンダーフィルを全く無傷のままに残しながら電子デバイスを実装部位から取り外すことができる。以前の実装部位をクリーニングすることで残留物又は残骸を除去できる。最後に、導電性要素を有する新しい電子デバイスを基板上に実装し、基板に結合し、アンダーフィルすることで欠陥部品の交換が完了する。
電子デバイスを相互接続構造体から取り外せば、残留接着剤層及びバイア内に配置された導電性材料が電子デバイス上に残存することがある。電子デバイス表面上及びバイア内に残存する導電性材料又は過剰の残留接着剤層は湿式エッチング、プラズマエッチ、化学エッチ又は反応イオンエッチによって除去でき、残存する接着剤はプラズマエッチ、化学エッチ又は反応イオンエッチによって除去できる。加えて、導電性材料が金属からなる場合には、電子デバイス上に残存する部分の導電性材料は金属エッチによって除去できる。導電性材料がＣｕ又はＴｉ：Ｃｕバイメタル構造体を含む場合には、Ｃｕを硝酸でエッチングして薄いＴｉ金属被覆をその場に残すことができる。さらに、電子デバイス上に残存する部分の第１の金属層又は第２の金属層は金属エッチによって除去できる。
残存する残留接着剤層、導電性材料、第１の金属層及び第２の金属層を電子デバイスから除去した後には、デバイスはほとんど元の状態にあり、別の相互接続構造体中にアセンブルすることができる。
チップ・オン・フレックス、プラスチック高密度相互接続体（ＨＤＩ）及び高Ｉ／Ｏカウントプロセッサチップについては、本明細書中に開示された実施形態を使用することが有益であり得る。チップ・オン・フレックスプロセスでは、電子デバイスをベース絶縁層に結合した後に複雑な相互接続構造体を作製する必要がある。それは、多数のチップＩ／Ｏパッドに対するルーチングのために必要な層の数の点で複雑であり、また必要な相互接続層の複雑度の点で複雑である。これは、約２〜約１０％という、相互接続構造体当たりの望ましくない欠陥率を有することがある。複雑な相互接続構造体の歩留り低下は、再加工プロセスが利用できなければ、高価なプロセッサチップを廃棄するリスクをもたらす。１以上の開示された方法による回収は、正規の動作温度にわたって安定であり、高いはんだリフロー温度に耐えるが、電子部品を相互接続構造体から回収する必要があれば取外し可能である結合部に関する比較的低応力の回収プロセスを提供し得る。
一実施形態では、相互接続構造体からの電子デバイスを可能にするため、封入を最終の加工段階まで遅らせることができる。相互接続構造体及び電子デバイスに欠陥のないことが判明すれば、電子デバイスを取り巻く領域を封入することで、電子デバイス及び相互接続構造体を水分及び熱機械的応力からさらに保護することができる。ベース絶縁層及び露出電子デバイスを封止材料７０で封入してベース絶縁層及び露出電子デバイスを完全に埋め込むことができる（図１０参照）。別の実施形態では、ベース絶縁層及び露出電子デバイスを部分的に封入してベース絶縁層及び電子デバイスを埋め込むこともできる（図１０参照）。一実施形態では、ポッティング又は成形プロセスを用いて封入を行う。好適な成形プロセスには、流し込み成形、トランスファ成形及び圧縮成形がある。好ましくは、ダム・アンド・フィル封入方法が使用される。
使用できる封入材料には、熱可塑性ポリマ及び熱硬化性ポリマがある。好適な脂肪族ポリマ及び芳香族ポリマには、ポリエーテルイミド、アクリル樹脂、ポリウレタン、ポリプロピレン、ポリスルホン、ポリテトラフルオロエチレン、エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ）、室温加硫性（ＲＴＶ）シリコーン及びウレタン樹脂、ポリイミド、ポリエーテルイミド、ポリカーボネート、シリコーンなどがある。一実施形態では、封入材料は比較的低い硬化温度が利用できる点で熱硬化性ポリマである。封入材料は充填材を含むことができる。充填材の種類、サイズ及び量は、熱伝導率、熱膨張率、粘度及び吸湿性のような各種の成形材料特性を調整するために使用できる。例えば、これらの材料は無機物質の粒子、繊維、スクリーン、マット又は板を含み得る。好適な充填材には、ガラス、シリカ、セラミック、炭化ケイ素、アルミナ、窒化アルミニウム、窒化ホウ素、ガリウム並びに他の金属、金属酸化物、金属炭化物、金属窒化物及び金属ケイ化物がある。他の好適な充填材には、炭素系材料がある。
フレームパネルを使用するならば、それは電子デバイスの取付け前（図６参照）、電子デバイスの取付け後（図７参照）、又は相互接続アセンブリの完成後に適用できる。後者のアプローチでは、フレームパネルの主面に接着剤を適用し、相互接続アセンブリの第２の表面に結合する。これらのフレームパネル取付方法のいずれにおいても、各フレームパネル開口の内縁と開口内に配設される電子デバイスの外縁との間にギャップ又はモート領域が存在することがある。このギャップは、充填されないままに残してもよいし、或いは封入材料で完全に又は部分的に充填してもよい。フレームパネル開口の内縁と電子デバイスの外縁との間のギャップは、充填率が１０〜９０％となるようにして部分的に充填できる。封入材料は硬化させることができる。特定の実施形態では、封入材料及び接着剤層を同時に硬化させることが有益であり得る。
ベース絶縁層及び露出電子デバイスを封止した後、電子デバイスに対する熱保護を与えるため、電子デバイスの第２の表面に蓋／熱スプレッダ７２を結合することができる。蓋／熱スプレッダは熱界面材料（ＴＩＭ）７４を用いて結合される。蓋／熱スプレッダはまた、接着剤７６を用いてフレームパネルの第２の表面にも結合できる。別法として、約５〜約１００ワット又はそれ以上の放熱を示す高出力デバイスに関しては、デバイス動作中の熱除去を容易にするために電子デバイスの裏面を露出したままにしておくこともできる。
本明細書中に説明した実施形態は、特許請求の範囲に記載した本発明の構成要素に相当する構成要素を有する組成物、構造物、装置及び方法の例である。この説明によれば、当業者は同様に特許請求の範囲に記載した本発明の構成要素に相当する別の構成要素を有する実施形態を製造し使用することができよう。したがって、本発明の技術的範囲は、特許請求の範囲の字義通りの表現と違わない組成物、構造物、装置及び方法を包含するばかりでなく、さらには特許請求の範囲の字義通りの表現との軽微な相違を有する他の構造物、装置及び方法も包含する。本明細書中には若干の特徴及び実施形態のみを例示し説明したが、当業者には数多くの修正及び変更が想起されるであろう。特許請求の範囲はかかる修正及び変更のすべてを包含する。
１０ ベース絶縁層
１２ 第１の表面
１４ 第２の表面
１６ 接着剤層
１８ 電子デバイス
２０ 第１の表面
２２ 第２の表面
２３ Ｉ／Ｏコンタクト
２４ 第１の金属層
２５ 第２の金属層
２６ 取外し可能な層
８０ ベース基板
８１ 第１の表面
８２ 第２の表面
８３ コンタクトパッド
８６ 第１の金属層
８８ 取外し可能な層
９０ 電子デバイス
９２ 第１の表面
９３ 第２の表面
９４ Ｉ／Ｏコンタクト
９６ 導電性要素
９８ アンダーフィル層

Claims (10)

  1. 第１の表面１２及び第２の表面１４を有するベース絶縁層１０、
    第１の表面２０及び第２の表面２２を有する電子デバイス１８、
    電子デバイス１８の第１の表面２０上に配置された１以上のＩ／Ｏコンタクト２３、
    電子デバイス１８の第１の表面２０とベース絶縁層１０の第２の表面１４との間に配設された接着剤層１６、
    Ｉ／Ｏコンタクト２３上に配設された第１の金属層２４、並びに
    電子デバイス１８の第１の表面２０とベース絶縁層１０の第２の表面１４との間に配設されかつ第１の金属層２４に隣接して配置された取外し可能な層２６
    を含んでなる電子部品であって、
    ベース絶縁層１０は第１の金属層２４及び取外し可能な層２６を介して電子デバイス１８に固定され、第１の金属層２４及び取外し可能な層２６は第１の金属層２４及び取外し可能な層２６がその軟化点又は融点より高い温度に暴露された場合にベース絶縁層１０を電子デバイス１８から解放することができる、電子部品。
  2. 第１の金属層２４が鉛、銀、スズ、ヒ素、白金、銅、ランタン、ナトリウム、リン又はこれらの２種以上の組合せからなる、請求項１記載の電子部品。
  3. 取外し可能な層２６及び第１の金属層２４の各々が電子デバイス１８の最高損傷閾値温度より低い軟化点又は融点を有し、取外し可能な層２６及び第１の金属層２４をその軟化点又は融点より高いが電子デバイス１８の最高損傷閾値温度より低い温度に暴露した場合に電子デバイス１８をベース絶縁層１０の第２の表面１４から取り外すことができる、請求項１記載の電子部品。
  4. 取外し可能な層２６及び第１の金属層２４の各々が約２５０〜約３５０℃の軟化点又は融点を有する、請求項３記載の電子部品。
  5. 取外し可能な層２６及び第１の金属層２４の各々がベース絶縁層１０の最高損傷閾値温度より低い軟化点又は融点を有し、取外し可能な層２６及び第１の金属層２４をその軟化点又は融点より高いがベース絶縁層１０の最高損傷閾値温度より低い温度に暴露した場合に電子デバイス１８をベース絶縁層１０の第２の表面から取り外すことができる、請求項１記載の電子部品。
  6. さらに、第１の金属層２４の表面上に配置されかつ取外し可能な層２６に隣接して配置された第２の金属層２５を含んでいて、ベース絶縁層１０は取外し可能な層２６並びに第１及び第２の金属層２４、２５を介して電子デバイス１８に固定され、取外し可能な層２６並びに第１及び／又は第２の金属層２４、２５は取外し可能な層２６並びに第１及び／又は第２の金属層２４、２５がその軟化点又は融点より高い温度に暴露された場合にベース絶縁層１０を電子デバイス１８から解放することができる、請求項１記載の電子部品。
  7. 第２の金属層２５が鉛、銅、銀、カドミウム、スズ、タリウム、亜鉛又はこれらの２種以上の組合せからなる、請求項６記載の電子部品。
  8. 取外し可能な層２６、第１の金属層２４及び／又は第２の金属層２５が電子デバイス１８の最高損傷閾値温度より低い軟化点又は融点を有し、取外し可能な層２６、第１の金属層２４及び第２の金属層２５をその軟化点又は融点より高いが電子デバイス１８の最高損傷閾値温度より低い温度に暴露した場合に電子デバイス１８をベース絶縁層１０の第２の表面１４から取り外すことができる、請求項６記載の電子部品。
  9. 取外し可能な層２６、第１の金属層２４又は第２の金属層２５がベース絶縁層１０の最高損傷閾値温度より低い軟化点又は融点を有し、取外し可能な層２６、第１の金属層２４及び第２の金属層２５をその軟化点又は融点より高いがベース絶縁層１０の最高損傷閾値温度より低い温度に暴露した場合に電子デバイス１８をベース絶縁層１０の第２の表面１４から取り外すことができる、請求項６記載の電子部品。
  10. 第１の表面８１及び第２の表面８２を有するベース基板８０、
    第１の表面９２及び第２の表面９３を有する電子デバイス９０、
    ベース基板８０の第２の表面８２上に配設された１以上のコンタクトパッド８３、
    コンタクトパッド８３上に配設された第１の金属層８６、
    ベース基板８０の第２の表面８２と電子デバイス９０の第１の表面９２との間に配設されかつ第１の金属層８６に隣接して配置された取外し可能な層８８、
    電子デバイス９０の第１の表面９２上に配置された１以上のＩ／Ｏコンタクト９４、
    １以上のＩ／Ｏコンタクト９４をベース基板８０上に配置された１以上のコンタクトパッド８３に電気的に接続する１以上の導電性要素９６、並びに
    電子デバイス９０の第１の表面９２とベース基板８０の第２の表面８２との間に配設されたアンダーフィル層９８
    を含んでなる電子アセンブリであって、
    ベース基板８０は第１の金属層８６及び取外し可能な層８８を介して電子デバイス９０に固定され、第１の金属層８６及び取外し可能な層８８は第１の金属層８６及び取外し可能な層８８がその軟化点又は融点より高い温度に暴露された場合に電子デバイス９０をベース基板８０から解放することができる、電子アセンブリ。
JP2009075413A 2008-04-02 2009-03-26 取外し可能な相互接続構造体 Active JP5420287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/061,141 2008-04-02
US12/061,141 US9953910B2 (en) 2007-06-21 2008-04-02 Demountable interconnect structure

Publications (2)

Publication Number Publication Date
JP2009253283A true JP2009253283A (ja) 2009-10-29
JP5420287B2 JP5420287B2 (ja) 2014-02-19

Family

ID=40957755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009075413A Active JP5420287B2 (ja) 2008-04-02 2009-03-26 取外し可能な相互接続構造体

Country Status (5)

Country Link
US (1) US9953910B2 (ja)
EP (1) EP2107600B1 (ja)
JP (1) JP5420287B2 (ja)
KR (1) KR101571898B1 (ja)
TW (1) TWI548045B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003292A (ja) * 2012-06-15 2014-01-09 General Electric Co <Ge> 集積回路パッケージおよびそれを作る方法
JP2014027277A (ja) * 2012-07-30 2014-02-06 General Electric Co <Ge> 表面実装モジュールのための拡散障壁
JP2014521533A (ja) * 2011-08-10 2014-08-28 エンパイア テクノロジー ディベロップメント エルエルシー 除去可能なコーティングを有する被覆熱可塑性物品

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009147547A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Electronic device and method of manufacturing an electronic device
US8877523B2 (en) 2011-06-22 2014-11-04 Freescale Semiconductor, Inc. Recovery method for poor yield at integrated circuit die panelization
CN104584207A (zh) 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
WO2014097645A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624700B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
CN103996351B (zh) * 2013-02-20 2020-01-21 泰科消防及安全有限公司 粘合剂结合的物品保护标签
DE102014007429A1 (de) * 2014-05-22 2015-11-26 Schweizer Electronic Ag Leiterplatte mit Bauelement und Verfahren zu dessen Herstellung
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
US10312194B2 (en) 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
US9966371B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US9966361B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) 2016-11-04 2020-06-30 General Electric Company Stacked electronics package and method of manufacturing thereof
US10497648B2 (en) 2018-04-03 2019-12-03 General Electric Company Embedded electronics package with multi-thickness interconnect structure and method of making same
KR102371130B1 (ko) * 2019-03-14 2022-03-07 한국전자기술연구원 마이크로 디바이스 전사방법
CN113299593B (zh) * 2021-05-21 2023-01-10 錼创显示科技股份有限公司 接着层结构以及半导体结构
TWI808422B (zh) 2021-05-21 2023-07-11 錼創顯示科技股份有限公司 接著層結構以及半導體結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057453A (ja) * 2000-08-08 2002-02-22 Nec Corp 半導体装置のリペア方法
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630096A (en) 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
US4722914A (en) 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
US4918811A (en) 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4933042A (en) 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4783695A (en) 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4901136A (en) 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US4894115A (en) 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5169678A (en) 1989-12-26 1992-12-08 General Electric Company Laser ablatable polymer dielectrics and methods
JP3280394B2 (ja) 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US4981811A (en) 1990-04-12 1991-01-01 At&T Bell Laboratories Process for fabricating low defect polysilicon
US5161093A (en) 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5151769A (en) 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5169911A (en) 1992-02-18 1992-12-08 General Electric Company Heat curable blends of silicone polymide and epoxy resin
US5366906A (en) 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5434751A (en) 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
ATE271718T1 (de) 1995-03-20 2004-08-15 Unitive Int Ltd Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
US5745984A (en) 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5888837A (en) 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5949138A (en) 1996-10-31 1999-09-07 Texas Instruments Incorporated Heat spreader
US5966593A (en) 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method of forming a wafer level contact sheet having a permanent z-axis material
AU8502798A (en) 1997-07-21 1999-02-10 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US7007356B2 (en) 1999-06-18 2006-03-07 Phoenix Performance Products, Inc. Cushioning pads and the formation of cushioning pads
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6365057B1 (en) 1999-11-01 2002-04-02 Bmc Industries, Inc. Circuit manufacturing using etched tri-metal media
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6429042B1 (en) 2000-04-04 2002-08-06 General Electric Company Method of reducing shear stresses on IC chips and structure formed thereby
US6657031B1 (en) 2000-08-02 2003-12-02 Loctite Corporation Reworkable thermosetting resin compositions
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6749737B2 (en) 2001-08-10 2004-06-15 Unimicron Taiwan Corp. Method of fabricating inter-layer solid conductive rods
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
DE10146353B4 (de) 2001-09-20 2007-08-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6506633B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of fabricating a multi-chip module package
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6994897B2 (en) 2002-11-15 2006-02-07 General Electric Company Method of processing high-resolution flex circuits with low distortion
JP4209178B2 (ja) 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
FI20030293A (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TW588445B (en) 2003-03-25 2004-05-21 Advanced Semiconductor Eng Bumpless chip package
US6933493B2 (en) 2003-04-07 2005-08-23 Kingpak Technology Inc. Image sensor having a photosensitive chip mounted to a metal sheet
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7847411B2 (en) * 2003-11-07 2010-12-07 Shinko Electric Industries Co., Ltd. Electronic device and method of manufacturing the same
US20060258048A1 (en) 2004-01-05 2006-11-16 Ekubik Consulting Llc Integrated capacitor for wafer level packaging applications
DE102004022884B4 (de) 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
JP4165467B2 (ja) 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
EP1617714B1 (en) 2004-07-16 2008-09-10 STMicroelectronics S.A. Electronic circuit assembly, device comprising such assembly and method for fabricating such device
FI117812B (fi) 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
JP2006120943A (ja) 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
DE102004060156A1 (de) 2004-11-30 2006-06-01 Francotyp-Postalia Ag & Co. Kg Verfahren zum Ansteuern eines Thermotransferdruckknopfes
TWI264094B (en) 2005-02-22 2006-10-11 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
JP2006245057A (ja) 2005-02-28 2006-09-14 Sony Corp ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
US20060292377A1 (en) 2005-06-28 2006-12-28 Seagate Tecnology Llc Adhesive attachment of a first member to a second member

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057453A (ja) * 2000-08-08 2002-02-22 Nec Corp 半導体装置のリペア方法
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014521533A (ja) * 2011-08-10 2014-08-28 エンパイア テクノロジー ディベロップメント エルエルシー 除去可能なコーティングを有する被覆熱可塑性物品
JP2014003292A (ja) * 2012-06-15 2014-01-09 General Electric Co <Ge> 集積回路パッケージおよびそれを作る方法
JP2014027277A (ja) * 2012-07-30 2014-02-06 General Electric Co <Ge> 表面実装モジュールのための拡散障壁

Also Published As

Publication number Publication date
EP2107600A2 (en) 2009-10-07
TW201001646A (en) 2010-01-01
US20080318027A1 (en) 2008-12-25
JP5420287B2 (ja) 2014-02-19
EP2107600B1 (en) 2016-05-11
KR101571898B1 (ko) 2015-11-26
KR20090105858A (ko) 2009-10-07
US9953910B2 (en) 2018-04-24
EP2107600A3 (en) 2012-11-28
TWI548045B (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
JP5420287B2 (ja) 取外し可能な相互接続構造体
US9610758B2 (en) Method of making demountable interconnect structure
US20080313894A1 (en) Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318413A1 (en) Method for making an interconnect structure and interconnect component recovery process
US20080318055A1 (en) Recoverable electronic component
TWI495075B (zh) 互連結構
KR100670751B1 (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법
US8293576B2 (en) Semiconductor device and method of manufacturing the same
TWI446465B (zh) Manufacturing method of semiconductor device
EP2006908B1 (en) Electronic device and method of manufacturing the same
US20080318054A1 (en) Low-temperature recoverable electronic component
JP2010109293A (ja) 配線構造の製造方法及び低温配線部品回収方法
EP2184776A1 (en) Method for making an interconnect structure and low-temperature interconnect component recovery process
JP2010114172A (ja) 低温回収可能電子部品
EP2184774A1 (en) Low-temperature recoverable electronic component
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
EP2184773A1 (en) Recoverable electronic component
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP4605177B2 (ja) 半導体搭載基板
KR20100049447A (ko) 상호접속 구조물의 제조 방법 및 저온 상호접속 부품 회수 방법
KR20090105860A (ko) 상호접속 구조물 제조 방법
JP2010114111A (ja) 回収可能電子部品
KR20100056218A (ko) 전자 구성요소
KR20100056139A (ko) 전자 구성요소
JP4507424B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130627

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130801

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130828

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R150 Certificate of patent or registration of utility model

Ref document number: 5420287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250