TWI495075B - 互連結構 - Google Patents

互連結構 Download PDF

Info

Publication number
TWI495075B
TWI495075B TW097142887A TW97142887A TWI495075B TW I495075 B TWI495075 B TW I495075B TW 097142887 A TW097142887 A TW 097142887A TW 97142887 A TW97142887 A TW 97142887A TW I495075 B TWI495075 B TW I495075B
Authority
TW
Taiwan
Prior art keywords
frame
insulating
layer
mesh
logic device
Prior art date
Application number
TW097142887A
Other languages
English (en)
Other versions
TW201019451A (en
Inventor
Raymond Albert Fillion
Kevin Matthew Durocher
Richard Joseph Saia
Charles Gerard Woychik
Original Assignee
Gen Electric
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Electric filed Critical Gen Electric
Publication of TW201019451A publication Critical patent/TW201019451A/zh
Application granted granted Critical
Publication of TWI495075B publication Critical patent/TWI495075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

互連結構
本發明包含關於互連結構的實施例。互連結構可以是電的或光學的。
在稱為嵌入晶片建立(ECBU)或晶片首次建立(CFBU)技術之目前的嵌入式晶片製程中，裸晶與散佈於上表面上的周圍或周邊I/O墊或I/O墊陣列一起封裝成高密度互連結構，無需銲點或打線接合。ECBU或CFBU製程可以形成晶片載具，晶片載具使複雜的半導體晶片互連至與例如印刷電路板等機板等級的組件相容的更大接觸墊。
半導體裝置正以增加的I/O數(4000至8000或更多)製造。當CFBU技術應用至這些增加的複雜半導體裝置時，對應增加的晶片佈線需求強迫使用增加的佈線層及/或更薄的導線及線與線之間更少的空間。以相同的特徵尺寸增加佈線層及進入更小的特徵以佈置更多的線，均會增加產能損失。由於在晶片被置於載具之前，CFBU技術未形成互連層、或是與這些互連層相關連的線、間隔及層至層通孔，所以，任何產能損失的增加會使價格昂貴的晶片處於被廢棄的風險之數目增加。此外，解耦合電容器需要近似快速的切換處理器以適當有效。在具有例如小於1毫米(mm)之薄型CFBU載具中，相對於具有2mm或更厚的輪廓之工業標準的覆晶建立載具，可能不具有足夠的空間以在載具中安裝所需的各別解耦合電容器。而且，針柵陣列接腳比球柵陣列銲球具有更低的機械強度。
在一實施例中，本發明提供包含框之電子元件，框能夠支撐網及固定於網之邏輯裝置。框支撐光學或電子電路，以及，受支撐的光學或電子電路會與邏輯裝置通訊。
在一態樣中，電子電路包含被動電子元件，例如電容器、電感、或電阻。在另一態樣中，光學電路包含分光器、鏡、光柵、等等。框可以與其它元件組合以形成電子封裝。
在一實施例中，本發明提供互連結構，其包含：具有第一表面及第二表面的絕緣網；邏輯裝置，固定至絕緣網的第二表面；框面板組件，包含具有第一表面及第二表面的框基部、配置於框基部第一表面與絕緣網第二表面之間的第一框絕緣層、延伸經過框基部與第一框絕緣層的孔口，其中，邏輯裝置的至少一部份配置於孔口之內，以及，第一框連接器配置於位於框基部第一表面上的第一導電層與位於第一框絕緣層的表面上的第二導電層之間；配置於邏輯裝置的表面上的I/O接點與位於絕緣網的表面上的第三電導體之間的裝置連接器；及配置於位於絕緣網的表面上之第三電導體與位於第一框絕緣層的表面上的第二導電層之間的絕緣層連接器。
在另一實施例中，本發明提供物件，其包含具有第一表面及第二表面的絕緣網；邏輯裝置，固定至絕緣網的第二表面；框板組件，包含具有第一表面及第二表面的框基部、配置於框基部第一表面與絕緣網第二表面之間的第一框絕緣層、延伸經過框基部與第一框絕緣層的孔口，其中，邏輯裝置的至少一部份配置於孔口之內，以及，第一框連接器配置於框基部與第一框絕緣層之間；裝置連接器配置於邏輯裝置與絕緣網之間；及配置於絕緣網與第一框絕緣層之間的絕緣層連接器。
本發明包含關於互連結構的實施例。互連結構具有整合的框組件。互連結構可以是電的或光學的。
如同此處所使用般，被動構件或元件是消耗(但不會產生)電能之元件，或是不具功率增益的元件。不是被動的構件稱為主動元件。全部由被動元件組成的電路也被視為被動的(以及具有與被動元件相同的特性)。在此定義下，被動元件包含電容器、電感器、電阻、變壓器、電壓源、及電流源。主動元件包含具有一或更多電晶體、繼電器、輝光管、電壓調整管、穿隧二極體、及類似裝置。除非上下文或語言上表示其它意思，否則「絕緣」一詞意指電絕緣，「傳導」一詞意指導電。「互連層」是其上具有至少一通孔及至少一電路或連接器的絕緣層。
參考圖1及2，顯示互連中間結構2。互連結構2(圖1)經過修改而產生根據本發明的實施例之框10(圖2)。框包含具有第一表面14和第二表面16的框基部12。第一導電層18固定至框基部第一表面。框黏著層20將第一框絕緣層22固定至框基部，以及，與至少部份第一導電層重疊。為簡明起見，某些圖式中未顯示框黏著層。第一框絕緣層具有第一、面外表面24及第二、面內表面26。第二導電層28位於第一框絕緣層的第一表面上。
參考圖2，形成通孔30，其延伸經過框黏著層及第一框絕緣層。以導電材料填充通孔以形成第一框連接器32。第一框連接器允許經過框黏著層及第一框絕緣層而連通至位於框基部第一表面上的第一導電層。導電軌跡或接點34形成於第一框絕緣層面外表面上。框基部具有界定框孔口36的內表面35，框孔口36延伸通過框基部。
圖3是框組件37的剖面透視圖，框組件37包含圖2的框(未依比例)及由絕緣黏著層39固定至框的絕緣網38。絕緣網延伸經過及封閉框孔口的其它開口端以形成巢部或凹部。邏輯裝置40顯示為安裝至與框基部的面內表面相隔開之框孔口中的絕緣網。邏輯裝置具有第一表面42及第二表面44。邏輯裝置的第一表面包含I/O接點46。假始如此延伸於絕緣網的面內表面上，則在絕緣網的面內表面上、或是在絕緣網黏著層的面內表面上，邏輯裝置I/O接點與對應的接合墊(未顯示)相符。溝槽或間隙48由邏輯裝置的表面與框基部的面內表面界定。代號49代表絕緣網的面外表面。
雖然替代的框可以是單晶的，但是，所示的框包含框基部、框絕緣層、及將它們接合在一起的框黏著層。金屬層、電路及被動裝置可以視實施例而包含於及或嵌入於上述任一者中。
框基部可以由選自金屬、陶瓷、或聚合材料之材料所形成。適當的聚合材料可以包含聚醯亞胺、能夠ROMP的單聚物、或環氧樹脂。聚合材料包含強化填充物。此填充物包含纖維或小的無機粒子。適當的纖維可以是玻璃纖維或碳纖維。適當的粒子包含矽石、碳化矽、氮化硼、氧化鋁或氮化鋁。假使由聚合材料形成，框基部可以是模造或鑄造結構。適當的模造技術包含樹脂射出模造、整塊模造、等等。
框基部包含根據所需的熱膨脹係數、剛性、或其它所需的機械的、電的、及熱特性而選取之用於特別設計的材料。假使框基部是導電的，介電的或電絕緣披覆塗著可以施加至框基部的表面。適當的導電框材料可以是金屬的。作為框基部之適當的金屬可以選自鋁、鎳、鈦、鐵、銅、或錫。或者，金屬可以是合金或金屬複合物。舉例而言，適當的合金及複合物包含不銹鋼或銅：因鋼：銅。適當的電絕緣披覆材料可為陶瓷材料、聚合物材料、或琺瑯質。可以根據所使用的材料之彼此相對的熱膨脹匹配係數、披覆介電特性、黏著性、及其它特性，選取披覆材料。電絕緣披覆材料使導電軌跡與框基部上支撐的電子裝置絕緣。
框基部及絕緣層的材料應選取成在使用期間避免使框基部捲曲。框基部材料應選取成熟膨脹(CTE)係數應符合與結構組裝的一或更多元件的CTE。半導體載具可以固定至有機印刷電路板。此印刷電路板具有從約15ppm/℃至約20ppm/℃範圍的CTE。假使絕緣層具有高於電路板CTD的CTE，則框基部會捲曲而變成凹狀。假使絕緣層CTE較低，則框基部捲曲成為凸狀。雖然框基部上的應力及張力可能相當高，但是，將框基部選取成具有相對增加的楊氏模數，則可以降低捲曲的機率。此外，將絕緣層選取成降低其楊氏模數及/或固化期間絕緣層的收縮，則可以降低捲曲的機率及框基部上的應力或張力。
框基部及如此的框具有界定開口或孔口的面內表面。銑製、機械模鍛、雷射切割、水刀、濕蝕刻、雷射消熔、模衝壓、或乾蝕刻可以在框基部中形成孔口。邏輯裝置可以被支撐於孔口內的絕緣網上(將於下述中提供進一步細節)。在增加框絕緣層、框黏著層、第一導電層、及其它元件之前或之後，可以形成孔口。
第一導電層可以是配置於至少部份框基部第一表面上的金屬化平面，以及，選加地位於至少選取的部份框基部第二表面上。第一導電層是連續的金屬平面，其可以作為參考平面。參考平面可以是接地平面或功率平面。或者，第一導電層可以是分段的金屬平面。框絕層的第一表面上的金屬化可以作為訊號路由層，而框基部的第一表面上金屬化可以作為接地參考平面。絕緣網的第一表面上的金屬化可以作為第二訊號路由層或例如用於電壓平面的第二參考平面。如同高性能邏輯裝置所需般，框絕緣層上的接地參考及絕緣網上的參考電壓平面可以作為一實體電壓平面或作為具有多個隔離參考平面的平面。很多其它的訊號層、電壓參考層及含有訊號路由及參考平面的層之配置可以構造成如同特定電路需求所要求般。
用於形成導電層的適當材料包含Al、Ag、Au、Cu、Ni、Pb、Sn、及Ti之一或更多。可以藉由電鍍、濺射、或無電電鍍，將導電層應用至框基部、框絕緣層、及/或絕緣網的表面。在一實施例中，導電層可以是藉由有機金屬前驅物的分解而形成的元素金屬。框基部可以具有繫結層以改進與導電層的黏著。作為繫結層的適當材料包含聚醯亞胺、環氧樹脂、及矽樹脂。
框黏著層可以塗敷至第一框絕緣層的第二表面、框基部的表面、或作為三明治疊層。塗敷方法包含旋轉塗敷、噴灑塗敷、輥塗敷、凹凸塗敷、圖案印刷沈積、射出塗敷、或其它分配法。在框黏著劑施加至第一框絕緣層之後，框絕緣層設於框基部第一表面上及與其接觸。框黏著層可以完全地固化以接合第一框絕緣層至框基部第一表面。用於黏著層中的適當材料可以包含熱固黏著劑或照射固化黏著劑。其它的適當黏著劑包含熱塑黏著劑、水固化黏著劑、空氣固化黏著劑。黏著層可以被熱固化或是以熱和照射的結合來固化。假使可以熱固化，則適當的固化溫度可以在約攝氏100度至約攝氏200度範圍中。假使可照射固化的，則適當的照射包含紫外(UV)光、電子束、及/或微波照射。
假使黏著劑中有任何揮發物存在，則在固化期間，可以使用部份真空以從黏著劑中移除揮發物。適當的黏著劑之實施例包含熱固聚合物及照射可固化聚合物，每一聚合物與適當的固化劑、硬化劑、添加物、等等相結合。適當的熱固聚合物包含環氧樹脂、矽樹脂、丙烯酸酯、氨基甲酸乙酯、聚醚醯亞胺、或聚醯亞胺、或它們之中的二或更多者的混合。適當的商業上可取得之聚醯亞胺包含CIBA GEIGY 412(由Ciba Geigy公司製造)、AMOCO AI-10(由Amoco Chemicals公司製造)及PYRE-MI(由E.I. du Pont de Nemours & Co.製造)。CIBA GEIGY 412具有約攝氏360度的Tg 。
用於施加黏著層至絕緣層(或網)的適當方法包含噴灑塗敷、旋轉塗敷、輥塗敷、凹凸塗敷、浸漬塗敷、轉印塗敷、射出塗敷、滴放塗敷、圖案印刷沈積、模版塗敷、及乾膜疊層。黏著層具有大於約5微米的厚度。在一實施例中，黏著層具有從約5微米至約10微米範圍的厚度、從約10微米至約20微米範圍中的厚度、從約20微米至約30微米範圍中的厚度、從約30微米至約40微米範圍中的厚度、從約40微米至約50微米範圍中的厚度、或是大於約50微米的厚度。在替代實施例中，黏著層可為預製造的自我黏著膜，其可以施加至增加的絕緣層的表面。在另一替代實施例中，使用混合的黏著材料，例如平頭釘點中的壓感黏著劑，以當熱固黏著劑固化至b階段時將層固持在適當地方。
框絕緣層可以是有機介電膜或支撐網。如同此處所使用般，膜或網是可撓片，其不是自我支撐的。膜的厚度小於0.2毫米。在某些實施例中，膜可以是連續的，在其它實施例中是不連續的。可以以例如纖維材料來使膜強化。而且，膜包含多個副層，以及，副層可以具有彼此不同的成分及特性。舉例而言，一副層可以提供尺寸穩定度，以及，其它副層可以提供靜電放電、導熱、或高介電特性。作為框絕緣層的適當材料包含一或更多聚醯亞胺、聚醚醯亞胺、苯環丁烯(BCB)、液晶聚合物、雙馬來亞醯胺三樹脂(BT樹脂)、環氧樹脂、或矽樹脂。用於框絕緣層之商業上可取得的材料包含聚亞醯胺膜H聚醯亞胺或聚亞醯胺膜E聚醯亞胺(由E.I.du Pont de Nemours & Co.公司製造)、APICAL AV聚醯亞胺(由Kanegafugi Chemical Industry公司製造)、UPILEX聚醯亞胺(由UBE Industries Ltd.製造)、及ULTEM聚醚醯亞胺(由General Electric公司製造)。在所示的實施例中，框絕緣層被完全固化成為聚亞醯胺膜H聚醯亞胺。
在其它實施例中，包含框絕緣層及框黏著劑的上述疊層框絕緣結構可以由單一介電沈積取代，例如熱固或熱塑聚合物塗著或自接合框絕緣層。熱塑聚合物可以是可從例如GE Plastics公司取得的ULTEM 1000或ULTEM 6000等聚醚醯亞胺樹脂、可從例如Victrex公司取得的PEEK等聚醚醚酮、例如可從ICI Americas公司取得的VITREX等聚醚碸、例如可從Ciba Giegy公司取得的XU 218等聚醚碸、或是可從Union Carbide公司取得的UDEL 1700聚碸。可以藉由噴灑塗敷、旋轉塗敷、輥塗敷、或乾膜疊層以塗敷熱塑或熱固聚合物。
適當的導體包含光學及電導體，且可以位於框絕緣層上。適當的電導體包含墊、接腳、凸塊、及銲球。在框基部與第一框絕緣層之間的連接器可以是根據應用特定參數而選取的結構。舉例而言，孔口、孔、或導孔從第一框絕緣層延伸經過框黏著層至配置於框基部第一表面上的第一導電的第一表面層。導孔使框基部第一表面上的金屬區曝露。在一實施例中，使導孔的尺寸形成為它們是微導孔。雷射消熔、濕化學蝕刻、電漿蝕刻、反應離子蝕刻、或微影術可以形成導孔。全部或部份地使用機械鑽孔或打孔，形成其它適當的導孔。
填入於導孔中的導電材料可為金屬、先天上導電的聚合物、填充有導電填充物的聚合物或陶瓷、或金屬。假使導電材料是適當金屬，則其包含Ag、Au，Al、Cu、Ni、Sn、及Ti中之一或更多。假使導電材料是先天上導電的聚合物，舉例而言，則其可以在未填充狀態下使用，以取得決定性的黏度及/或具有決定性的潤濕能力或除氣能力。藉由射出法或網版印刷，沈積先天上導電的聚合物。
適當的導電填充材料包含填充例如導電金屬粒子的環氧樹脂、聚碸、或聚胺甲酸酯。這些金屬粒子包含銀及金。其它的適當的金屬粒子包含Al、Cu、Ni、Sn、及Ti中之一或更多。填充的聚合物材料之外，可以使用先天上導電的聚合物。適當的導電聚合物包含聚乙炔、聚吡咯、聚噻吩、聚苯胺、聚茀、聚3-己基噻吩、聚萘、聚對苯硫醚、及聚對伸苯乙烯。自然地，先天上導電的聚合物可以填充導電填充物以進一步增強導電率。
假使導電材料是金屬，則以包含濺射、蒸鍍、電鍍、或無電電鍍方法中之一或更多的方法來沈積導電材料。適當的金屬包含Al、Ag、Au、Cu、Ni、Pb、Sn及Ti中之一或更多。在一實施例中，將第一框絕緣層的第一表面及延伸至框基部上的電導體之導孔的曝露表面金屬化。金屬化可以使用結合的濺射電鍍及無電電鍍程序。框絕緣層可以置於真空濺射系統中，以框絕緣層的第一表面及導孔曝露至濺射系統。背濺射步驟將框基部上曝露的電導體濺射蝕刻以移除餘留的黏著材料及自然的金屬氧化物。此外，背濺射蝕刻步驟蝕刻至框絕緣層表面中。位於框基部第一表面上的金屬電導體的濺射蝕刻降低後續的金屬化步驟之接觸電阻，而框絕緣層的蝕刻會增加金屬對框絕緣層的第一表面之黏著性。
藉由使用消減或半增加技術以形成金屬化導孔、墊及訊號路由軌跡，將沈積於框絕緣層第一表面上的金屬圖型化。在一半增加圖型化處理中，使用例如先前所述的金屬化製程，將厚度約0.1微米至約2.0微米的種子層可以施加至整個框絕緣第一表面。希望保持例如互連軌跡、I/O接點、及導孔等金屬的框絕緣層的第一表面上的區域未被光阻(未顯示)遮蓋，而希望金屬被移除之框絕緣層表面的區域被遮蓋。包含導孔側壁之框絕緣層的第一表面曝露的金屬化區域接著被電鍍至約1微米至約20微米的厚度範圍。在完成向上電鍍處理步驟之後，接著移除餘留的光阻材料。移除會使框絕緣層的第一表面上種子金屬未被向上電鍍的金屬化區域露出。多重標準濕金屬蝕刻浴可以移除曝露的種子金屬而留下所需的金屬化圖案。
在消減金屬圖型化處理中，以金屬電鍍包含導孔側壁之框絕緣層的金屬化表面，以形成厚度在約2微米至約20微米的範圍內的層。光罩材料(未顯示)可以配置於框絕緣層的第一表面上及被光圖型化，以使表面之選取區域曝露。希望保持例如互連軌跡、I/O接點、及導孔等金屬的框絕緣層的第一表面上的區域由光阻遮蓋，而要金屬被移除之框絕緣層表面的區域曝露且未被遮蓋。多重濕金屬蝕刻浴移除曝露的框絕緣層表面區中向上電鍍及濺射的金屬，而其餘的區域由遮罩材料保護而免受濕蝕刻劑侵蝕。在完成蝕刻步驟之後，接著移除餘留的光阻材料。移除光阻材料會露出所需的金屬化圖案。
絕緣網藉由絕緣網黏著層而固定至框絕緣層。絕緣網黏著層的厚度大於約5微米。在一實施例中，黏著層具有的厚度在約5微米至約10微米的範圍中、在約10微米至約20微米的範圍中、在約20微米至約30微米的範圍中、在約30微米至約40微米的範圍中、在約40微米至約50微米的範圍中、或大於約50微米。
藉由旋轉塗敷、噴灑塗敷、輥塗敷、凹凸塗敷、圖案印刷沈積、或射出塗敷，將絕緣網黏著層施加至絕緣網的第二表面。在一實施例中，藉由乾膜疊層，塗敷黏著劑。適當的黏著劑包含下述黏著劑。
邏輯裝置上的IO接點與絕緣網上的對應接點連通(請參見圖4)。可以設於邏輯裝置上的I/O接點的實施例包含墊、接腳、銲凸塊、及銲球。在所示的實施例中，I/O接點是I/O墊。其它適當的邏輯裝置可為封裝的或未封裝的半導體晶片，例如微處理器、微控制器、影像處理器、或ASIC(特定應用積體電路)；各別被動元件；或BGA載具。在一實施例中，電子裝置可為半導體矽晶片，具有配置於其第一表面上的I/O接點墊陣列。
框面板組件可以製備成具有多個孔口。假使在塗敷框絕緣層之前，孔口形成於框基部中，則可移除重疊框基部中的孔口之框絕緣層的區域。移除可以為雷射消熔、水刀、或機械手段。
參考圖4，處理絕緣網(以及絕緣網黏著層，在需要時)以提供穿過它之孔口或導孔。導孔形成於孔口中以提供電路及電接點。特別地，一接點50經由框絕緣層至第一框導電層而與接點連通，另一接點51連通至框第一絕緣層上的金屬化或電路，另一接點52與第一框導電層、及另一接點53連接，接點53與邏輯裝置上的I/O接點相連通。又另一接點54與電路裝置上的I/O接點直接連通，但未與第一框導電層連通。以及，一導孔55延伸經過絕緣網與第一框絕緣層(及對應的黏著層)，以及，接點56與第一框導電層直接連通。其它的排列、電路及構造是可思及的且可能的，但未顯示。絕緣網的面外表面57具有接點及電路曝露於其上。
邏輯裝置的第一表面接觸塗著絕緣網的第二表面的黏著劑。或者，假使無黏著劑存在時，與絕緣網直接接觸。至少部份邏輯裝置配於框板組件中的框孔口內。黏著劑將絕緣網接合至框，以及，將邏輯裝置接合至絕緣網。
有些接點配置於邏輯裝置的第一表面上，被稱為裝置連接器。裝置連接器與一或更多導孔中的導電材料連通，此一或更多導孔均從絕緣網的第一表面延伸至配置於邏輯裝置的第一表面上的I/O接點。類似地，框絕緣層連接器可以固定至框絕緣層，框基部連接器可以固定至框基部，以及，絕緣網連接器可以固定至絕緣網。在需要時，導電材料可以配置在導孔之內以橋接或經過支撐層。
以類似於第一框連接器及絕緣層連接器的形成處理之方式，形成互連結構及組件中的其它連接器。在一實施例中，使用上述用於框絕緣層的金屬化及圖型化步驟，將絕緣網的第一表面金屬化。
如同所需般，先前步驟完成第一互連層以及其與邏輯裝置的I/O接點的連接以及與導電層的連接。雖然為了簡明起見，僅顯示僅具有二I/O接點的單一邏輯裝置，但是，包含更複雜的邏輯裝置之互連。邏輯裝置包含微處理器、影像處理器及ASIC(特定應用積體電路)。某些邏輯裝置需要增加的互連層以完全地經過所有需要的晶片I/O接點。對於這些電子裝置而言，一或更多增加的互連層可以形成於框及/或絕緣網上。對於具有較少路由複雜性的簡單邏輯裝置而言，可以僅需要一互連層。
參考圖5，框孔口的內表面及配置於框孔口內的邏輯裝置之外邊緣界定間隙或溝。此間隙可以未填充或是由密封材料填充。密封材料60圍繞間隙中的邏輯裝置。框板孔口的內邊緣與邏輯裝置的外邊緣之間的間隙由密封材料填充。在其它實施例中，間隙可以被部份地填充。根據相對於絕緣網表面的邏輯裝置的高度，填充的高度在約1%至約50%的範圍中，在約50%至約100%的範圍中，或是在邏輯裝置上流動。藉由另一方式，間隙體積可以在約全部的10%至約全部的30%範圍中、在約全部的30%至約全部的50%範圍中、在約全部的50%至約全部的80%範圍中、或在約全部的80%至約全部的95%範圍中。
適當的密封材料包含熱塑及/或熱固聚合物。適當的脂族及芳香族聚合物包含聚醯胺、聚丙烯酸酯、聚胺甲酸酯、聚丙烯、聚碸、聚四氟乙烯、環氧樹脂、苯環丁烯(BCB)、聚醯亞胺、聚醚醯亞胺、聚碳酸酯、矽樹脂、或其中之二或更多的混合。其它適當的密封材料包含室溫可硫化的材料。在一實施例中，密封材料為導因於可取得的相對低的固化溫度之熱固聚合物。密封材料包含填充物材料。填充材料的型式、尺寸、及數量可以用以修整不同的模製材料特性，例如導熱性、熱膨脹係數、黏滯度、游移電阻、收縮度、排氣、及吸水性。舉例而言，這些材料包含粒子、纖維、網、墊、或無機粒子板。
適當的填充材料可由玻璃、陶瓷、或金屬形成。某些填充材料的實施例包含矽石、SiC、Al2 O3 、BN、及AlN。其它適當的填充物包含碳形式。在一實施例中，填充材料是導熱的及電絕緣的。可以添加添加物以影響密封劑特性。某些添加物可以增加玻璃轉變溫度、可撓性、張力強度、流動性、或抗氧化性。其它受影響的特性包含導熱性、熱膨脹係數、黏滯度、游移電阻、收縮度、及吸水性。密封材料可以被固化。
在某些實施例中，同時固化密封材料及絕緣網黏著層是有利的。黏著層可以被照射固化。適當的照射包含紅外線加熱(IR加熱)、紫外光(UV光)、電子束、及/或微波。
又參考圖5，藉由使用第二絕緣網黏著層63以將第二絕緣網62固定至第一互連層57的面外表面，形成額外的互連層。第二絕緣網的外表面64支撐與例如第一導電層、第二導電層、邏輯裝置I/O接點、及其它電路(未顯示)相連通的接點。連通可以是直接使用延伸達到適當的導電層之導孔或是間接地使用與適當的導電層連通的連接器。以密封層、進一步的互連層、接腳、銲球、等等，製備互連結構66。
第二絕緣網的第二表面可以設置成與第一絕緣網的面外表面(非元件側)相接觸。黏著層被固化以將第二絕緣網接合至第一絕緣網。在一實施例中，使用加熱真空疊層系統，將第二絕緣層疊層於絕緣網的第一表面上。
裝置連接器可以經由第二絕緣層連通至配置於第二絕緣網的面外表面上的I/O接點。第二絕緣網的面外表面可以金屬化以形成對應的導電層。金屬化區可以用於I/O墊及/或參考平面及/或增加的訊號路由軌跡。處理可以是增加的或消減的。增加的連接器可以形成於框基部或框絕緣層上第二絕緣層的第一表面上至少一電連接器與導電層或電路之間。多層深導孔可以形成為從第二絕緣網的第一表面延伸至框絕緣層的第一表面。
以類似方式形成眾多增加的互連層。重複絕緣層塗著、導孔形成、金屬化及光圖型化的製程以增加參考平面或互連層。
關於最後的面外互連層，可以使用介電的或銲料遮罩材料以使金屬軌跡鈍化及界定用於組件或封裝I/O接點的接觸墊。封裝I/O接點具有施加至曝露的接點墊之增加的金屬沈積以提供更堅固的I/O接點。適當的增加的金屬沈積包含合金，例如Ti:Ni:Au。可以藉由無電電鍍以施加增加的金屬沈積。I/O接點墊具有接腳、銲球、或附著至它們的引線、或I/O接點墊可以產生墊陣列。
參考圖6，互連結構67類似於圖5中所示的互連結構，又包含接腳陣列68、鈍化層69及位於內壁59所界定的第二框孔口中的被動元件70。當孔口36打開時，第二孔口可以打開通至框基部。一或更多被動連接器72經過導孔73、電路或第一導電層而連接至被動元件。
所示的陣列之接腳之一與邏輯裝置I/O接點之一連通，而其它所示的陣列接腳與其它邏輯裝置I/O接點連通。在替代實施例中(未顯示)，使用銲球、銲料凸塊、導電聚合物凸塊、接觸墊、引線、或光學I/O連接器取代接腳。
被動連接器允許從被動裝置上的I/O接點連通至位於絕緣網上的導體。被動連接器包含一或更多導孔，這些導孔均從絕緣網的第一表面延伸至配置於被動裝置的表面上的I/O接點。導電材料配置於至少部份的導孔，以及，導電材料延伸經過導孔至位於被動裝置上的I/O接點。
圖7顯示結構100，其中，薄的框絕緣層110及導電層112沈積置於位於框基部表面上的第一導電層18。移除部份框絕緣層及導電層以形成散佈的被動元件。散佈的被動元件的實施例是解耦合電容器。
薄框絕緣層可以由有機介電材料形成。適當的有機介電材料包含聚醯亞胺或類碳鑽。藉由旋轉塗敷(聚醯亞胺)或藉由蒸鍍(DLC)以沈積此層。在替代實施例中，薄框絕緣層由無機介電材料形成。適當的無機介電材料包含SrTiO3 、PZT、BST、TaO2 、或BaTiO3 。藉由化學溶液沈積、藉由金屬氧化物沈積、或熱液合成，以形成此層。
將導電層圖型化以曝露框絕緣層上薄的、電阻介電層的選取區域。或者，導電層、薄電阻介電層及薄框絕緣層可以分別被圖型化以使薄電阻介電層、薄框絕緣層及第一框電導體的選取區域曝露，產生圖型化的被動元件。圖型化被動元件的實施例包含電阻、電容、及導電元件。
參考圖8-9，框板組件120包含多重互連結構66，每一互連結構均包具有多個通孔122，通孔122的尺寸及形狀形成為製造期間可以容納陣列接腳。框結構可以圖型化以形成無導電材料的區域，通孔形成為穿過這些區域(圖9)。適當的通孔形成製程包含機械鑽孔、打孔、雷射消熔、或水刀。
在通孔形成於框基部中(在非圖型化區域)之後，通孔可以電鍍金屬126以較佳地容納陣列接腳。接腳可以藉由銲接或導電黏著劑而機械地及電地連接至絕緣層上的圖型化金屬。
在替代實施例中，邏輯裝置可為光學裝置。在此情形中，此處所述的某些或所有連接器及導體是光學上透射的而非電透射的。適當的光學連接器及/或導體包含光纖及/或波導。
此處所述的實施例是成份、結構、系統及方法的實施例，其具有之要件對應於申請專利範中所記載的發明要件。此說明可以使具有此領域的一般技藝者能夠製造及使用實施例，這些實施例具有類似地對應於申請專利範圍中的要件之替代要件。本發明的範圍如此包含不同於申請專利範圍的文字用語之成份、結構、系統、及方法，又包含與申請專利範圍的文字用語非實質上不同的其它結構、系統、及方法。雖然已僅顯示及說明某些特徵及實施例，但是，具有相關領域的一般技藝者可以做出很多修改及改變。後附的申請專利範圍涵蓋所有這些修改及改變。
2．．．中間結構
12．．．框基部
14．．．第一表面
16．．．第二表面
18．．．第一導電層
20．．．框黏著層
22．．．框絕緣層
24．．．第一面外表面
26．．．第二面內表面
28．．．第二導電層
30．．．導孔
32．．．第一框連接器
34．．．導電軌跡
35．．．內表面
36．．．框孔口
37．．．框組件
38．．．絕緣網
39．．．絕緣黏著層
40．．．邏輯裝置
42．．．第一表面
44．．．第二表面
46．．．I/O接點
48．．．間隙
49．．．面外表面
50．．．接點
51．．．接點
52．．．接點
53．．．接點
54．．．接點
55．．．導孔
56．．．接點
57．．．面外表面
60．．．密封材料
62．．．第二絕緣網
63．．．黏著層
64．．．外表面
66．．．互連結構
67．．．互連結構
68．．．接腳
69．．．鈍化層
70．．．被動元件
72．．．被動連接器
73．．．導孔
100．．．結構
110．．．框絕緣層
112．．．導電層
120．．．框面板組件
122．．．通孔
126．．．電鍍金屬
圖1是中間物件的側視圖。
圖2是根據圖1的中間物件所形成之本發明的實施例之框組件的側視圖。
圖3是根據本發明的實施例之圖2的框組件及與其接合之邏輯裝置的側剖面透視圖。
圖4是根據本發明的實施例之互連結構的側視圖。
圖5是根據本發明的實施例之從圖4的互連結構製備的互連結構的側視圖。
圖6是根據本發明的實施例之互連結構的側視圖。
圖7是根據本發明的實施例之具有金屬化層及絕緣層的框組件的側視圖。
圖8是根據本發明的實施例之多個框組件的上視圖。
圖9是根據本發明的實施例之互連結構的側視圖。
10．．．框
12．．．框基部
18．．．第一導電層
22．．．框絕緣層
30．．．導孔
32．．．第一框連接器
34．．．導電軌跡
35．．．內表面
36．．．框孔口

Claims (10)

  1. 一種互連結構，包含：實質上可撓的絕緣網，具有第一表面及第二表面；邏輯裝置，具有第一表面及第二表面，該邏輯裝置係透過該邏輯裝置的該第一表面而固定至該絕緣網的該第二表面；框組件，支撐該絕緣網且包括：框基部，具有第一表面、第二表面、及界定框孔口之面內表面，該框孔口從該框基部第一表面到該框基部第二表面延伸經過該框基部，其中，該邏輯裝置的至少一部份配置於該孔口之內；以及第一導電層，位於相鄰該框基部第一表面且僅經由該絕緣網間接地耦合到該邏輯裝置，其中，該第一導電層未與該邏輯裝置直接接觸；裝置連接器，可以操作以允許該邏輯裝置經由該裝置連接器而連通至該第一導電層。
  2. 如申請專利範圍第1項之互連結構，其中，該絕緣網是聚合物膜。
  3. 如申請專利範圍第1項之互連結構，其中，該框組件又包括第一框絕緣層，配置於該框基部第一表面與該絕緣網之間。
  4. 如申請專利範圍第3項之互連結構，其中，該第一框絕緣層包括第一表面及第二表面，該框組件又包括：第二框絕緣層，具有第一表面及第二表面，其中，該 第一框絕緣層的該第一表面固定至該第二框絕緣層的該第二表面；及第二框連接器，在位於該第一框絕緣層上的第二導電層與位於該第二框絕緣層上的第四導電體之間。
  5. 一種提供互連結構的物件，包括；框組件，包括：框基部，具有第一表面及第二表面，該框基部是導電的；第一框絕緣層，配置於該框基部第一表面上；框孔口，延伸經過該框基部；框導電層，配置於該第一框絕緣層上；及框連接器，由該框基部支撐，與該框導電層的至少部份連通；絕緣網，具有第一表面及第二表面；絕緣網導電層，由該絕緣網支撐；邏輯裝置，由該絕緣網支撐及配置於該框孔口之內；裝置連接器，與該絕緣網導電層連通，該框連接器與該框導電層及該絕緣網導電層連通。
  6. 如申請專利範圍第5項之物件，其中，該邏輯裝置是光學裝置，且其中，該框連接器及該裝置連接器是光學上透射的，以及，該框導電層和該絕緣網導電層包括波導。
  7. 一種電子元件，包括：框，支撐網及固定至該網的邏輯裝置，以及 由該框支撐的光學或電子電路，且該受支撐的光學或電子電路與該邏輯裝置連通，其中，該框具有界定周邊邊緣的外表面，且該光學或電子電路包括設置在該周邊邊緣上的I/O埠，以允許該邏輯裝置經由其而連通，其中，該框具有界定孔口的內表面，且該網被支撐在該孔口之內，其中，該框提供結構剛性給該元件。
  8. 如申請專利範圍第7項之元件，又包括電裝置連接器，該邏輯裝置經由該電裝置連接器而與該電子電路連通。
  9. 如申請專利範圍第7項之元件，又包括光學裝置連接器，該邏輯裝置經由該光學裝置連接器而與該光學電路連通。
  10. 如申請專利範圍第7項之元件，其中，該框是導電的，以及，又包括介面層，配置於該框的表面上及相鄰於該電子電路。
TW097142887A 2007-07-26 2008-11-06 互連結構 TWI495075B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/828,550 US20090028491A1 (en) 2007-07-26 2007-07-26 Interconnect structure

Publications (2)

Publication Number Publication Date
TW201019451A TW201019451A (en) 2010-05-16
TWI495075B true TWI495075B (zh) 2015-08-01

Family

ID=40295428

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097142887A TWI495075B (zh) 2007-07-26 2008-11-06 互連結構

Country Status (2)

Country Link
US (2) US20090028491A1 (zh)
TW (1) TWI495075B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740947B (zh) * 2016-07-02 2021-10-01 美商英特爾公司 具有子互連層的基材

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2174360A4 (en) 2007-06-29 2013-12-11 Artificial Muscle Inc CONVERTER WITH ELECTROACTIVE POLYMER FOR SENSOR REVIEW APPLICATIONS
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
JP2010139562A (ja) * 2008-12-09 2010-06-24 Shinko Electric Ind Co Ltd 光導波路、光導波路搭載基板及び光送受信装置
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
DE102010016780B4 (de) 2010-05-04 2021-08-12 Cicor Management AG Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
TW201206257A (en) * 2010-07-22 2012-02-01 Hon Hai Prec Ind Co Ltd Printed circuit board
JP5963776B2 (ja) * 2011-01-18 2016-08-03 パーカー−ハニフイン・コーポレーシヨン フレームレスアクチュエータ装置、システム、及び方法
WO2012118916A2 (en) 2011-03-01 2012-09-07 Bayer Materialscience Ag Automated manufacturing processes for producing deformable polymer devices and films
US20120326300A1 (en) * 2011-06-24 2012-12-27 National Semiconductor Corporation Low profile package and method
US8664040B2 (en) 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
EP2828901B1 (en) 2012-03-21 2017-01-04 Parker Hannifin Corporation Roll-to-roll manufacturing processes for producing self-healing electroactive polymer devices
KR20150002811A (ko) 2012-04-12 2015-01-07 바이엘 머티리얼사이언스 아게 개선된 성능의 eap 트랜스듀서
KR20150031285A (ko) 2012-06-18 2015-03-23 바이엘 인텔렉쳐 프로퍼티 게엠베하 연신 공정을 위한 연신 프레임
RU2511007C2 (ru) * 2012-06-20 2014-04-10 Открытое акционерное общество "Концерн радиостроения "Вега" Способ увеличения выхода годных при изготовлении высокоплотных электронных модулей
WO2014066576A1 (en) 2012-10-24 2014-05-01 Bayer Intellectual Property Gmbh Polymer diode
CN106537579A (zh) * 2014-05-23 2017-03-22 美题隆公司 气腔封装件
KR102019351B1 (ko) * 2016-03-14 2019-09-09 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US10692737B2 (en) 2018-10-08 2020-06-23 General Electric Company Multilayer interconnect structure with buried conductive via connections and method of manufacturing thereof
US10504826B1 (en) 2018-10-08 2019-12-10 General Electric Company Device almost last embedded device structure and method of manufacturing thereof
US12100698B2 (en) * 2021-08-19 2024-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5169678A (en) * 1989-12-26 1992-12-08 General Electric Company Laser ablatable polymer dielectrics and methods
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US4981811A (en) * 1990-04-12 1991-01-01 At&T Bell Laboratories Process for fabricating low defect polysilicon
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5169911A (en) * 1992-02-18 1992-12-08 General Electric Company Heat curable blends of silicone polymide and epoxy resin
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6242279B1 (en) * 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
US6239482B1 (en) * 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6645359B1 (en) * 2000-10-06 2003-11-11 Roche Diagnostics Corporation Biosensor
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
FR2824953B1 (fr) * 2001-05-18 2004-07-16 St Microelectronics Sa Boitier semi-conducteur optique a lentille incorporee et blindage
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6603182B1 (en) * 2002-03-12 2003-08-05 Lucent Technologies Inc. Packaging micromechanical devices
US6994897B2 (en) * 2002-11-15 2006-02-07 General Electric Company Method of processing high-resolution flex circuits with low distortion
TW588445B (en) * 2003-03-25 2004-05-21 Advanced Semiconductor Eng Bumpless chip package
US6933493B2 (en) * 2003-04-07 2005-08-23 Kingpak Technology Inc. Image sensor having a photosensitive chip mounted to a metal sheet
US20060258048A1 (en) * 2004-01-05 2006-11-16 Ekubik Consulting Llc Integrated capacitor for wafer level packaging applications
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
TWI264094B (en) * 2005-02-22 2006-10-11 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
JP2006245057A (ja) * 2005-02-28 2006-09-14 Sony Corp ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
TWI322495B (en) * 2006-12-20 2010-03-21 Phoenix Prec Technology Corp Carrier structure embedded with a chip and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740947B (zh) * 2016-07-02 2021-10-01 美商英特爾公司 具有子互連層的基材

Also Published As

Publication number Publication date
US8498131B2 (en) 2013-07-30
US20090028491A1 (en) 2009-01-29
US20110299821A1 (en) 2011-12-08
TW201019451A (en) 2010-05-16

Similar Documents

Publication Publication Date Title
TWI495075B (zh) 互連結構
US10032646B2 (en) Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
EP2107600B1 (en) Demountable interconnect structure
TWI715567B (zh) 晶片封裝
JP4883203B2 (ja) 半導体装置の製造方法
TWI504328B (zh) 製造可卸式互連結構的方法
KR20200028031A (ko) 통합 상호 연결 구조를 갖는 전자 패키지 및 그 제조 방법
KR20110039337A (ko) 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자
TW201018583A (en) Recoverable electronic component
US20170374748A1 (en) Package structure and manufacturing method thereof
JP5586841B2 (ja) 相互接続構造
EP2184777B1 (en) Interconnect structure
KR101595567B1 (ko) 상호접속 구조물 및 제품
US12125832B2 (en) Semiconductor device and method of manufacturing a semiconductor device
TWI296436B (zh)
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
US20220045037A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20200068721A1 (en) Package structure and manufacturing method thereof
CN113506792A (zh) 半导体封装装置及其制造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20090105860A (ko) 상호접속 구조물 제조 방법