TWI296436B - - Google Patents

Download PDF

Info

Publication number
TWI296436B
TWI296436B TW95110362A TW95110362A TWI296436B TW I296436 B TWI296436 B TW I296436B TW 95110362 A TW95110362 A TW 95110362A TW 95110362 A TW95110362 A TW 95110362A TW I296436 B TWI296436 B TW I296436B
Authority
TW
Taiwan
Prior art keywords
layer
fabricating
chip substrate
substrate according
metal layer
Prior art date
Application number
TW95110362A
Other languages
English (en)
Other versions
TW200737457A (en
Inventor
bo wei Chen
Hsien Shou Wang
Shih Ping Hsu
Original Assignee
Phoenix Prec Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Prec Technology Corp filed Critical Phoenix Prec Technology Corp
Priority to TW095110362A priority Critical patent/TW200737457A/zh
Publication of TW200737457A publication Critical patent/TW200737457A/zh
Application granted granted Critical
Publication of TWI296436B publication Critical patent/TWI296436B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1296436 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種覆晶基板的製作方法,尤指一種適 用於同時使用一核心載板的兩側製造無通孔結構之覆晶基 5 板,藉以提高線路佈線密度以及減少製程流程之無核層的 覆晶基板的製作方法。 【先前技術】 隨著電子產業的蓬勃發展,電子產品亦逐漸進入多功 10 能、高性能的研發方向。為滿足半導體封裝件高積集度 (Integration)以及微型化(Miniaturization)的封裝要求,提供 多數主被動元件及線路連接之電路板。另外亦逐漸由單層 板演變成多層板,以使在有限的空間下,藉由層間連接技 術(Interlayer connection)擴大電路板上可利用的佈線面積 15 而配合高電子密度之積體電路(Integrated circuit)需求。 習知之半導體封裝結構是將半導體晶片黏貼於基板頂 面,進行打線接合(wire bonding)或覆晶接合(Flip chip)封 裝。再於基板之背面植以錫球以進行電性連接。如此,雖 可達到高腳數的目的,但是在更高頻使用時或高速操作 20 時,其將因導線連接路徑過長而產生電氣特性之效能無法 提昇,而有所限制。另外,因傳統封裝需要多次的連接介 面,相對地增加製程之複雜度。 在覆晶基板的製作方法中,係由一核心基板開始,經 過鑽孔、鍍金屬、塞孔、線路成型等製程完成内層結構。 5 1296436 , 再經由增層製程完成多層載板,如圖1A至1E所示,製作增 層式的多層板的方法。如圖1A所示,首先,製備一核心基 板11 ’該核心基板11係由一具預定厚度的芯層1丨丨及形成於 該芯層111表面上之電路層112所構成。同時,於該芯層in 5 中形成有複數個電鍍導通孔113。藉此電性連接該芯層in 表面之電路層112。如圖1B所示,將該核心基板11實施增層 • 製程,以於該核心基板11表面佈設一介電層12,該介電層 12上開設有複數個連通至該電路層ip之開口 13。如圖ic 馨所示,於該介電層12外露表面以無電解電鍍或濺鍍等方式 10 形成一導電層14,並於該導電層14上形成一圖案化阻層 15 ’俾使該阻層15形成有複數個開口 15 〇以外露出欲形成圖 案化電路層之部分導電層14。如圖1D所示,利用電錢方式 於該阻層開口中形成有圖案化電路層16與導電盲孔I3a,並 使該電路層16得以透過該導電盲孔13a電性導接至該電路 15 層112,然後蝕刻移除該阻層15及阻層所覆蓋之部分導電層 14 ’俾以形成一線路增層結構1〇a。如圖1E所示,同樣地, φ 於該第一線路增層結構l〇a最外層表面上亦得運用相同方 法重複形成第二線路增層結構l〇b,以逐步增層形成一多層 載板10。 2〇 然上述製程係由一核心基板開始,經過鑽孔、鍍金屬、 塞孔、線路成型等製程完成内層結構。再經由增層製程完 成多層載板,此做法有佈線密度低,層數多,導線長且阻 抗南的問題,對於高頻基板較難應用。又因疊層數多,其 製程步驟不僅流程複雜、所耗費的製程成本也較高。 6 1296436 【發明内容】 釔於上述習知之缺點,本發明之主要目的係在提供一 種無核層的覆晶基板的製作方法,此製作方法中同時利用 核心載板的兩側製作覆晶基板俾能提高線路佈線密度 5 少製程流程。 Α 本發明之另-目的係在提供一種無核層的覆晶基板的 襄作方法,俾能使基板厚度降低以達到輕薄短小的功能。 為達成上述目的,本發明之一方向,係提供一種無核 層的覆晶基板的製作方法,其步驟包括·· 1〇 冑供一核心載板,該核心載板上方及下方之表面由内 而外依序形成一預浸層、一第一薄金屬層以及一第二薄金 屬層。再於該第二薄金屬層表面形成一第一防焊層,其中, 該第一防焊層形成複數個第一開口。接著,分別於該第一 防焊層之該等第一開口中由内而外依序形成一第一金屬 15層、一蝕刻停止層以及一第二金屬層。然後,於該第二金 屬層及《亥第一防焊層之表面形成至少一線路增層結構。之 後,於該線路增層結構表面形成一第二防焊層,該第二防 知曰开/成複數個第二開口,以顯露出部分線路增層結構之 線路以作為電性連接墊。再移除含有該預浸層及該第一薄 20 f屬層的該核心載板,進而形成兩組待完成之無核層的覆 :基板。移除該第二薄金屬層、該第一金屬層以及該蝕刻 如止層,以顯露出該第一防焊層之第一開口之第二金屬 層,作為電性連接墊;以及於該線路增層結構兩側之電性 連接塾上形成複數個焊料凸塊。 1296436
10 15 20 依上述本發明之覆晶基板的製作方法,當該蝕刻停止 層為不易氧化之金屬,則無需移除,直接進行後續製程。 且該不易氧化之金屬,係可為金。 依上述本發明之覆晶基板的製作方法,進一步地,該 線路增層結構兩側之電性連接塾上係先形成有金屬柱再形 成焊料凸塊。而該金屬柱的材料較佳地係可使用銅、鎳、 鉻、鈦、銅/鉻合金以及錫/鉛合金所組成之群組之一者,更 佳地,可使用的材料係為銅。 依上述本發明之覆晶基板的製作方法,複包括於該第 二防焊層之四周上方配詈—151姓从 ^ 门々此置固持件,用以避免該基板之翹 曲0 依上述本發明之覆晶基板的製作方法,其中,該核心 載板不限制任何材料,例如可❹料、金屬、有機或 無機材料等。 依上述本發明之覆晶基板的製作方法,其中,該預浸 層不限使靠何材料,較佳地可為纖維強化性的材料。該 第-薄金屬層或第二薄金屬層可為相同或不相同之材料, ==係可使用銅、鎳、鉻、鈦、銅/鉻合金以及錫/錯合金 所組成之群組之一者,更佳岫, 了使用的材料係為銅,且 该第一薄金屬層的厚度比該第二薄金屬層厚。另外,該第 與該!二薄金屬層之間係以黏著的方式形成, 八工把在於忐讓戎第一薄金屬層以及該第二 在不需使用時容易分離。 ’、曰 依上述本發明之覆晶基板的製作方法,其中,該第一 8 1296436 防焊層使用之材料並無限制,較佳地係為感光性高分子材 料如綠漆。另,該第一防焊層之該等第一開口不限於使用 各種方法,較佳地係以曝光以及顯影方式形成。 依上述本發明之覆晶基板的製作方法,其中,該第一 5金屬層、該蝕刻停止層以及該第二金屬層,較佳地係以電 鍍或無電電鍵方式形成。而該第一金屬層與該第二金屬層 係可使用相同或不相同之材料,較佳地係可使用銅、鎳、 鉻、鈦、銅/鉻合金以及錫/錯合金所組成之群組之一者,更 佳地,可使用的材料係為銅。另該蝕刻停止層使用之材料 10較佳地係為金、鐵、鎳、鉻、鈦、鋁、銀、錫、鉛及其合 金所組成之群組之一者。 依上述本發明之覆晶基板的製作方法,其中,形成該 至少一線路增層結構的步驟為·· 15 20 於該第二金屬層及該第一防焊層表面形成一介電層, 且使該介電層形成複數個第三開口,其中,至少一第三開 口係對應於該第二金屬層之位置;於該介電層及該等第三 開口表面形成一導電層;於該導電層上形成圖案化阻層, 其係使阻層形成複數個阻層開σ,其中,至少__阻層開口 係對應至該第二金屬層之位置;於該複數個阻層開口電鑛 道:ί鑛金屬層’以及移除該複數個阻層及阻層所覆蓋之 ^a if要可依上述步驟得到所需要之多層線路增層 結構。 依上述本發明之覆晶基板 ^ m ^ 作方法,在線路增層結 構之步驟中,該介電層俏 ’、 、自 ABF(Ajinomoto 9 1296436
Build-up Film )、BCB(Benzocyclo-buthene)、 LCP(Liquid Crystal Polymer)、Pl(Poly-imide)、 PPE(Poly(phenylene ether)) 、 PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、 BT(Bismaleimide Triazine)、芳香尼龍(Aramide) 專感光或非感光有機樹脂,或亦可混合環氧樹脂 與玻璃纖維專材質所組成之群組。該導電層主要作為 後述進行電鍍製程所需之電流傳導路徑,該導電層若選自 由銅、錫、鎳、鉻、鈦、銅-鉻合金以及錫-鉛合金中所組成 之群組之一者時,則以濺鍍、蒸鍍、無電電鍍及化學沈積 之一者形成。若以導電高分子作為導電層,則以旋轉塗佈 (spin coating )、喷墨印刷(ink_jet printing )、網印(似咖 15 printing)或壓印(impi4nting)方式形成,其中該導電高分 子係選自由聚乙炔、聚苯胺以及有機硫聚合物所組成之群 組之-者。該電鑛金屬層並無特殊限制,較佳地係為銅、 錫、錄、鉻、把、鈦、錫/錯或其合金,更佳地,係為銅。 依上述本發明之覆晶基板的製作方法,其中,該第二 防焊層m❹各㈣料,較佳地料感紐高分^材二 如綠漆。該第二防焊層之該等第二開口不限於使用各種方 法,較佳地係以曝光以及顯影方式形成。 依上述本發明之覆晶基板的製作方法,其中, 凸塊較佳地係、為使㈣鑛、電錢、印刷、Α ^枓 氣相沉積或化學氣相沉積方式形成,更佳::電= 印刷方式形成,且該焊料凸塊使用的材料為選自鋼:或 20 1296436 錯、銀、鎳、金、始及其合金所形成之群組之一者。 【實施方式】 以下係藉由特定的具體實施例說明本發明之實施方 5 式’熟^此技藝之人式可由本說明書所揭示之内容輕易地 了解本發明之其他優點與功效。本發明亦可藉由其他不同 的具體實施例加以施行或應用,本說明書中的各項細節亦 可基於不同觀點與應用,在不悖離本發明之精神下進行各 種修飾與變更。 10 實施例1 本發明之覆晶基板的製作方法其中之一實施例之剖面 示意圖,請參閱圖2A至21圖。 首先,如圖2A所示,提供一核心載板2〇1,該核心載板 201上方及下方之表面由内而外依序壓合有一預浸層2〇2、 15 一第一薄金屬層203以及一第二薄金屬層204,其中該預浸 層202的材料係為纖維強化性材料,該第一薄金屬層2们及 該第二薄金屬層204均為銅箔層且該且該第一薄金屬層的 厚度比該第二薄金屬層厚,第—薄金屬層2()3的厚度可為ι〇 βηι至80/zm、該第二薄金屬層2〇4的厚度可為至丨5“ 20二’另該第一薄金屬層2〇3與該第二薄金屬層綱之間係以黏 著的方式貼合,以利在後續製程可將其分離。 接著,如圖2B所示,於該第二薄金屬層2〇4表面塗覆一 第一防焊層205,而此第-防焊層2〇5的材料為綠漆,直中, 該第-防焊層205内利用曝光及顯影的方式形成複數個第 11 1296436 一開口 206。 然後’如圖2C所示,分別於該第一防焊層205之該等第 一開口 206中由内而外利用電鍍或無電電鍍方式依序形成 一第一金屬層207、一蝕刻停止層2〇8以及一第二金屬層 5 209。形成的該第一金屬層207及該第二金屬層209中,所使 用的材料為銅’而形成蝕刻停止層2〇8所使用的材料則為 金、鐵、鎳、鉻、鈦、鋁、銀、錫、鉛及其合金所組成之 群組之一者。 再者,如圖2D所示,於該第二金屬層209及該第一防焊 1〇 層205表面形成一介電層211,而該介電層211係選自 ABF(Ajinomoto Build-up Film ) 、 B CB(Benzocy cl o-buthene)、LCP(Li quid Crystal
Polymer) ^ Pl(Poly-imide) > PPE(Poly(phenylene ether))、PTFE(Poly(tetra_fluoroethylene))、FR4、 15 FR5、BT(Bismaleimide Triazine)、芳香尼龍 (Aramide)等感光或非感光有機樹脂,或亦可混合 環氧樹脂與玻璃纖維等材質所組成之群組。再使該 介電層211以雷射鑽孔或曝光、顯影形成複數個介電層開口 211a,其中,至少一介電層開口 21 la係對應於該第二金屬 20 層209之位置,惟當利用雷射鑽孔的技術時,復需進行除膠 渣(De-smear)作業以移除因鑽孔所殘留於該介電層開口内 的膠渣。再如圖2E所示,於該介電層211及介電層開口 2Ua 之表面形成一層導電層212,該導電層212主要係作為後述 進行電鍍之電流傳導路徑,其包括銅、錫、鎳、鉻、欽、 12 1296436 銅-鉻合金以及錫·錯合金中所組成之群組之一者,並且以錢 鍍、蒸鍍、無電電鍍及化學沉積之一者形成。此外該導電 層212係可包含導電高分子,其係選自由聚乙炔、聚苯胺以 及有機硫聚合物所組成之群組之一者,而以旋轉塗佈、喷 5 墨印刷、網印或壓印方式形成。 接著,如圖2F所示,於該導電層212上形成一圖案化阻 層218,其係使阻層以曝光以及顯影方式形成複數個阻層開 口 218a,其中,至少一阻層開口 218a係對應至該第二金屬 層209之位置。再如圖2G所示,於該複數個阻層開口 218a 10 電鍍一層電鍍金屬層213,該電鍍金屬層213最佳可為銅。 接著移除該複數個阻層218及蝕刻方式移除其所覆蓋之導 電層212而得一如圖2H所示之線路增層結構21〇a。 請參考圖21,依前述之方式於該線路增層結構21〇&上 方繼續形成線路增層結構21〇。 15 之後,如圖2J所示,於線路增層結構210表面塗覆形成 一層第二防焊層214,而該第二防焊層214使用的材料可為 綠漆,且於該第二防焊層214内以曝光、顯影的方式形成複 數個第二開口 215,以顯露出部分線路增層結構21〇之線路 以作為電性連接墊219。 20 接著,如圖2K所示,因該第一薄金屬層203與該第二薄 金屬層204以黏著的方式結合,故在該第一薄金屬層2〇3及 該第二薄金屬層204間以直接撕除的方式移除含有該預浸 層202及該第一薄金屬層203的該核心載板2(Π,進而形成兩 組待完成之無核層的覆晶基板。 13 1296436 然後,如圖2L所*,以餘刻的方式移除該第二薄金 層204以及該第一金屬層2〇7,且餘刻該姓刻停止層2⑽,以 顯露出該第—防焊層之第—開口之第二金屬層209,作為另 一端之電性連接墊219’。或者,如圖2L销示,當祕刻停 5止層細為不易氧化之金屬時,則無需移除,而該不易氧化 之金屬係可為金。 ^再如圖2Μ&2Μβ1所示,於該線路增層結構210兩側之 電性連接墊219,219,上形成複數個焊料凸塊216,該焊料凸 塊216之形成方式可為電鍍或印刷。或如圖2汹,及2μ_ι,所 10示,如製程需要,則可分別於該第二防焊層214之該等第二 開口上電鍍形成一金屬柱22〇,該金屬柱使用之材料係為 銅,且如圖2Μ’所示之於該第二金屬層2〇9下方電鑛形成一 金屬柱220’或於圖2Μ-1,所示之於該蝕刻停止層2〇8下方電 鍍形成依金屬柱220’,該金屬柱220,220,所使用之材料為 15 銅’再分別於該金屬柱220,220,上形成一焊料凸塊216,該 焊料凸塊216之形成方式可為電鍍或印刷,而該焊料凸塊 216為選自銅、錫、錯、銀、錄、金、翻及其合金所形成之 群組之一者。 最後,如圖2Ν、2Ν,、2Ν-1以及2Ν-1,所示,於該第二 2〇 防焊層214四周上各貼合形成一固持件217,而該固持件217 係用以避免該基板之翹曲(warpage)。 綜上所述,本發明解決了 一般覆晶基板中有佈線密度 低,層數過多,導線長且阻抗高等問題,此種無通孔結構 且利用一個核心載板之兩側同時製作覆晶基板,提高了線 1296436 - 路佈線密度,減少製程流程,將覆晶基板厚度降低,而達 到輕薄短小的目的。 上述實施例僅係為了方便說明而舉例而已,本發明所 主張之權利範圍自應以申請專利範圍所述為準,而非僅限 5 於上述實施例。 【圖式簡單說明】 圖1A至1E係習知之有核層的覆晶基板之剖面示意圖。 圖2A至2Ν-Γ係本發明一較佳實施例之覆晶基板的剖 10 面示意圖。 【主要元件符號說明】 10 多層載板 11 核心基板 111 芯層 112 電路層 113 電鍍導通孔 13a 盲孔 15 阻層 16 圖案化電路層 13,150 開口 10a,10b,2 10,210a 線路增層結構 12,211 介電層 14,212 導電層 201 核心載板 202 預浸層 203 第一薄金屬層 204 第二薄金屬層 205 第一防焊層 206 第一開口 207 第一金屬層 208 蝕刻停止層 209 第二金屬層 213 電鍍金屬層 15 1296436 214 第二防焊層 215 第二開口 216 焊料凸塊 217 固持件 218 阻層 218a 阻層開口 219, 電性連接墊 220,2205 金屬柱 2195 211a 介電層開口

Claims (1)

1296436 十、申請專利範圍·· 1 ·種覆晶基板的製作方法,其步驟包括: 提供-核心載板,該核心載板上方及下方之表面依序 形成-預浸層、一第一薄金屬層以及一第二薄金屬層. 5 ㈣第二薄金屬層表面形成—第一防焊層,/中,該 第一防焊層形成複數個第一開口; μ 分別於該第-防焊層之該等第一開口中依序形成一第 一金屬層、一蝕刻停止層以及—第二金屬層; 於該第二金屬層及該第-防焊層之表9面 10 路增層結構; 琢 於該至少-線路增層結構表面形成一第二防焊層,續 焊層内形成複數個第二開口,以顯露出部分線路增 層結構之線路以作為電性連接墊; 15 移除含有該預浸層及該第一薄金屬層的該核心载板; 移除該第二薄金屬層以及該第一金屬層;以及 移除該蝕刻停止層,以顯露出該第一防焊層之第一開 之第一金屬層,作為另一側之電性連接墊。 20 如申吻專利範圍第1項所述之覆晶基板的製作方 數個::凸:該線路增層結構兩側之電性連接墊上形成複 3.如申請專利範圍第1項所述之覆晶基板的製作方 技’、其中,該餘刻停止層使用之材料係選自金、鐵、錦、 紹銀、錫、錯及其合金所組成之群組之—者。 4.如申清專利範圍第〗項所述之覆晶基板的製作方 17 1296436 去,其中,當該蝕刻停止層為不易氧化之金屬,則無需移 除,直接進行後續製程。 、 、5·如申請專利範圍第4項所述之覆晶基板的製作方 去,其中該不易氧化之金屬,係為金。 • 6.如申請專利範圍第1或4項所述之覆晶基板的製作 方法,其中,該線路增層結構兩側之電性連接墊上係先形 — 成有金屬柱再形成焊料凸塊。 鲁 7·如申請專利範圍第丨或4項所述之覆晶基板的製作 方法,其中,復包括於該第二防焊層之四周上方配置一固 10 持件,用以避免該基板之翹曲。 8·如申請專利範圍第1項所述之覆晶基板的製作方 法,其中,該第一薄金屬層及第二薄金屬層使用之材料係 為銅。 9·如申請專利範圍第丨項所述之覆晶基板的製作方 15法,其中,該第一薄金屬層及第二薄金屬層間係以黏著方 式形成。 _ ι〇·如申請專利範圍第1項所述之覆晶基板的製作方 法,其中,該第一防焊層之該等第一開口係以曝光以及顯 影方式形成。 20 U ·如申請專利範圍第1項所述之覆晶基板的製作方 法,其中,該第一金屬層、該蝕刻停止層以及該第二金屬 層係以電鑛或無電電鑛方式形成。 12.如申請專利範圍第丨項所述之覆晶基板的製作方 法,其中,該第一金屬層與該第二金屬層使用之材料岣係 18 1296436 為銅。 、η·如申請專利範圍第1項所述之覆晶基板的製作方 法,其中,形成該至少一線路增層結構的步驟為: 於該第二金屬層及該第一防焊層表面形成一介電層, 5且使忒介電層形成複數個介電層開口,其中,至少一介電 層開口係對應於該第二金屬層之位置; 於該介電層及該介電層開口表面形成一導電層; 於該導電層上形成圖案化阻層,以使該阻層形成有複 數個阻層開口,其中,至少一阻層開口係對應至該第二金 10 屬層之位置; 於該複數個阻層開口電鍍一層電鍍金屬層;以及 移除該複數個阻層及該阻層所覆蓋之導電層。 14·如申請專利範圍第13項所述之覆晶基板的製作方 法’其中’該介電層係選自ABF(Ajinomoto Build-up 15 Fllm )、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer) 、 Pl(Poly-imide) 、 PPE(P〇ly(phenylene ether)) 、 PTFE(P〇ly(tetra-fluoroethylene))、FR4、FR5、 BT(Bismaleimide Triazine)、芳香尼龍(Aramide) 20 等感光或非感光有機樹脂,或亦可混合環氧樹脂 與玻璃纖維等材質所組成之群組。 15.如申請專利範圍第13項所述之覆晶基板的製作方 法,其中,該導電層係選自由銅、錫、鎳、鉻、鈦、銅_鉻 合金以及錫-鉛合金所組成之群組之一者。 1296436 , 16·如申請專利範圍第15項所述之覆晶基板的製作方 法,其中,該導電層係以濺鍍、蒸鍍、無電電鍍及化學沈 積之一者形成。 17.如申請專利範圍第13項所述之覆晶基板的製作方 5 法,其中,該導電層係以導電高分子作為導電層,而以旋 轉塗佈(spin coating)、喷墨印刷(ink-jet printing )、網 ♦ 印(screen printing)或壓印(imprinting)方式形成。 18·如申請專利範圍第17項所述之覆晶基板的製作方 • 法,其中,該導電高分子係選自由聚乙炔、聚苯胺以及有 10 機硫聚合物所組成之群組之一者。 19.如申請專利範圍第13項所述之覆晶基板的製作方 法’其中,該電鍍金屬層係為銅層。 2〇_如申請專利範圍第丨項所述之覆晶基板的製作方 法,其中,該第二防焊層之該等第二開口係以曝光以及顯 15 影方式形成。 21·如申請專利範圍第丨項所述之覆晶基板的製作方 # 法,其中,係以蝕刻的方式將該第二薄金屬層以及該第一 金屬層移除。 22·如申請專利範圍第6項所述之覆晶基板的製作方 20法,其中,該金屬柱的材料係為銅。 、23·如申請專利範圍第2項所述之覆晶基板的製作方 法’其中’該焊料凸塊使用的材料為選自銅、錫、鉛、銀、 鎳、金、鉑及其合金所形成之群組之一者。 %如中請專利範圍第22項所述之覆晶基板的製作方 20 1296436 法,其中,該金屬柱之形成方式係為電鍍。 25.如申請專利範圍第23項所述之覆晶基板的製作方 法,其中,該焊料凸塊之形成方式係為電鍍或印刷。
21
TW095110362A 2006-03-24 2006-03-24 Method for manufacturing flip chip substrate TW200737457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW095110362A TW200737457A (en) 2006-03-24 2006-03-24 Method for manufacturing flip chip substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095110362A TW200737457A (en) 2006-03-24 2006-03-24 Method for manufacturing flip chip substrate

Publications (2)

Publication Number Publication Date
TW200737457A TW200737457A (en) 2007-10-01
TWI296436B true TWI296436B (zh) 2008-05-01

Family

ID=45068764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095110362A TW200737457A (en) 2006-03-24 2006-03-24 Method for manufacturing flip chip substrate

Country Status (1)

Country Link
TW (1) TW200737457A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394248B (zh) * 2008-05-22 2013-04-21 Unimicron Technology Corp 封裝基板之製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394248B (zh) * 2008-05-22 2013-04-21 Unimicron Technology Corp 封裝基板之製法

Also Published As

Publication number Publication date
TW200737457A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
TWI294678B (en) A method for manufacturing a coreless package substrate
TWI324033B (en) Method for fabricating a flip-chip substrate
US7820233B2 (en) Method for fabricating a flip chip substrate structure
US7755183B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
US20080060838A1 (en) Flip chip substrate structure and the method for manufacturing the same
TWI296843B (en) A method for manufacturing a coreless package substrate
TWI495075B (zh) 互連結構
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
JP4538486B2 (ja) 多層基板およびその製造方法
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
US7754598B2 (en) Method for manufacturing coreless packaging substrate
TWI295842B (en) A method for manufacturing a coreless package substrate
US9524947B2 (en) Microelectronic interconnect element with decreased conductor spacing
JP3853219B2 (ja) 半導体素子内蔵基板および多層回路基板
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP7333454B2 (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
CN115763416A (zh) 一种金属框架封装基板及其制造方法
TWI296436B (zh)
JP2001144212A (ja) 半導体チップ
TWI299898B (zh)
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
TWI317163B (zh)
JP5439165B2 (ja) 多層配線板及びその製造方法
JP2007067189A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees