JP4883203B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4883203B2
JP4883203B2 JP2010111639A JP2010111639A JP4883203B2 JP 4883203 B2 JP4883203 B2 JP 4883203B2 JP 2010111639 A JP2010111639 A JP 2010111639A JP 2010111639 A JP2010111639 A JP 2010111639A JP 4883203 B2 JP4883203 B2 JP 4883203B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
via hole
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010111639A
Other languages
English (en)
Other versions
JP2011029602A (ja
Inventor
裕康 定別当
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2010111639A priority Critical patent/JP4883203B2/ja
Priority to KR1020100061768A priority patent/KR20110002426A/ko
Priority to US12/827,651 priority patent/US20110001247A1/en
Priority to TW099121657A priority patent/TW201120994A/zh
Priority to CN2010102208561A priority patent/CN101944495A/zh
Publication of JP2011029602A publication Critical patent/JP2011029602A/ja
Application granted granted Critical
Publication of JP4883203B2 publication Critical patent/JP4883203B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来の半導体装置には、半導体素子が基板上に実装され、その基板の上に封止体がモールドされ、半導体素子が封止体によってパッケージされ、半導体素子の下側において基板にビアホールが形成され、ビアホール内に導体が充填され、その導体によって半導体素子の電極と外部電極との電気的接続がとられたものがある（特許文献１参照）。
特開２００８−４２０６３号公報
ところで、半導体素子が基板上に実装されているため、基板の厚みによって半導体装置全体が厚くなってしまう。そこで、半導体素子を絶縁膜上に実装しようとする試みがなされている。絶縁膜単体では絶縁膜が変形してしまうので、絶縁膜を支持基材に支持した状態でその絶縁膜上に半導体素子を実装する。そして、その絶縁膜上に封止体をモールド成形した後、基材をエッチング等で除去することになる。その後、絶縁膜にレーザー光を照射することによってその絶縁膜にビアホールを形成して、ビアホールを半導体素子の電極まで貫通させた後、ビアホール内に導体を設けたり、絶縁膜の表面に配線をパターニングしたりする。
ところが、レーザー光によって絶縁膜にビアホールを形成する際には、半導体素子に熱的ダメージを与えてしまう。半導体素子の熱的ダメージを抑えるべく、レーザー光の強度が弱いと、絶縁膜にビアホールを形成することができなくなる場合がある。
そこで、本発明が解決しようとする課題は、レーザー光による半導体素子への熱的ダメージを抑えながらビアホールの位置精度を向上させることである。
本発明に係る半導体装置の製造方法は、第１基材に配置された、第１ビアホールを有する第１絶縁膜の一方の面に、接着剤層を介して、電極が形成された半導体素子を接着し、前記第１基材を前記第１絶縁膜から除去し、前記第１ビアホールを介して前記接着剤層に第１レーザー光を照射して前記接着剤層に第２ビアホールを形成して、前記接着剤層から前記電極を露出させ、前記第２ビアホールに金属層を形成して、前記金属層を前記電極と接続する方法である。
前記第１レーザー光の径は前記第１ビアホールの径より大きく、前記第１絶縁膜をマスクとして前記第２ビアホールを形成することが好ましい。
前記第１絶縁膜は繊維強化樹脂を含むことが好ましい。
前記第１絶縁膜には少なくとも１層以上の金属マスク層が設けられており、前記第２ビアホールを形成後、前記金属マスク層を除去することが好ましい。
前記第１レーザー光は紫外線レーザー光であることが好ましい。
前記第１ビアホールは、前記第１レーザー光より強度の強い第２レーザー光を前記第１絶縁膜に照射することによって形成されることが好ましい。
前記第１ビアホールは、炭酸ガスレーザー光を前記第１絶縁膜に照射することによって形成されることが好ましい。
前記金属層は、前記第２ビアホールから前記第１絶縁膜上にわたって連続して形成されており、前記金属層をパターニングして前記電極に接続された配線を形成することが好ましい。
前記第１絶縁膜に接着された前記半導体素子を封止層で封止することが好ましい。
前記第１絶縁膜の一方の面に接着された前記半導体素子と、第２基材に配置された第２絶縁膜と、の間に前記封止層を挟み、前記第１基材及び第２基材の両側から加圧することが好ましい。
前記第２絶縁膜は前記第１絶縁膜と同じ材料であることが好ましい。
前記第２絶縁膜に上部接地層を形成することが好ましい。
前記半導体素子の周囲における前記第１絶縁膜の前記一方の面に下部接地層を形成することが好ましい。
前記第２絶縁膜にヒートシンクを形成することが好ましい。
前記第１絶縁膜と前記第１基材との間に、前記第１基材と異なる材料を有する第１金属層が設けられており、前記第１絶縁膜に炭酸ガスレーザー光を照射して、前記第１絶縁膜に前記第１ビアホールを形成し、前記第１絶縁膜をマスクとして、前記第１ビアホールから前記第１金属層をエッチングすることが好ましい。
前記第１絶縁膜と前記第１金属層との間に、前記第１金属層と異なる材料を有する第２金属層が設けられており、前記第１絶縁膜をマスクとして、前記第１ビアホールから前記第２金属層をエッチングすることが好ましい。
本発明によれば、良好に半導体素子を製造することができる。
本発明の第１実施形態としての半導体装置の断面図。 パッケージされる半導体構成体として一例を示した断面図。 パッケージされる半導体構成体として一例を示した断面図。 パッケージされる半導体構成体として一例を示した断面図。 図１に示す半導体装置の製造方法の最初の工程における原材料の断面図。 図５に続く工程における断面図。 図６に続く工程における断面図。 図７に続く工程における断面図。 図８に続く工程における断面図。 図９に続く工程における断面図。 図１０に続く工程における断面図。 図１１に続く工程における断面図。 図１２に続く工程における断面図。 図１３に続く工程における断面図。 図１４に続く工程における断面図。 本発明の第２実施形態としての半導体装置の断面図。 本発明の第３実施形態としての半導体装置の断面図。 本発明の第４実施形態としての半導体装置の断面図。 図１８に示す半導体装置の製造方法の一工程における断面図。 本発明の第５実施形態としての半導体装置の断面図。 図２０に示す半導体装置の製造方法の一工程における断面図。 本発明の第６実施形態としての半導体装置の製造方法の最初の工程における原材料の断面図。 図２２に続く工程における断面図。 図２３に続く工程における断面図。 図２４に続く工程における断面図。 図２５に続く工程における断面図。 図２６に続く工程における断面図。 図２７に続く工程における断面図。 図２８に続く工程における断面図。 図２９に続く工程における断面図。 本発明の第７実施形態としての半導体装置の製造方法の一工程における断面図。 本発明の第８実施形態としての半導体装置の製造方法の一工程における断面図。 図３２に続く工程における断面図。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
＜第１の実施の形態＞
図１は、半導体装置１の断面図である。
この半導体装置１は、半導体構成体２をパッケージしたものである。半導体構成体２は、トランジスタ等の集積回路を有する半導体素子３及び複数の電極４を備える。半導体素子３は、シリコン基板といった半導体基板の下面に集積回路を設けたものである。半導体素子３の下面に複数の電極４が設けられている。電極４は、Ｃｕを含むものである。なお、電極４は、配線の一部であってもよい。半導体素子３の下面の４辺の周縁には図示しない複数の接続パッドが配列されている。接続パッドは、半導体素子３に形成された集積回路に接続されている。
封止される前の半導体構成体２は、図２〜図４の何れかのようになっている。
図２の断面図に示すように、半導体素子３には、ＣＳＰ（Chip Size Package）といわれるパッケージが施されている。つまり、パッケージとなる絶縁膜５が半導体素子３の下面に形成され、その絶縁膜５には、複数の接続パッドにそれぞれ対応した複数のビアホール６が形成されている。一端がビアホール６に埋められることによって接続パッドに接続された再配線層となる複数の電極４が設けられている。複数の電極４の他端は、接続用の端子であって、絶縁膜５の表面全体において縦横に並んでマトリクス状に配置されている。絶縁膜５としては、無機絶縁層（例えば、酸化シリコン層又は窒化シリコン層）若しくは樹脂絶縁層（例えば、ポリイミド樹脂層）又はこれらの積層体である。絶縁膜５が積層体である場合、無機絶縁層が半導体素子３の下面に成膜され、樹脂絶縁層がその無機絶縁層の表面に成膜されていてもよいし、その逆であってもよい。
図３の例では、図２の電極４にさらに柱状のポスト７が凸設されている。ポスト７はＣｕを含む。
図４の例では、図２の電極４及び絶縁膜５を覆うカバーコート８が形成されている。なお、図３のようにポスト７が形成されている場合でも、図４のように電極４及び絶縁膜５がカバーコート８によって覆われていてもよい。その場合、ポスト７の凸面がカバーコート８によって覆われていてもよいし、覆われていなくてもよい。
なお、半導体構成体２は複数の電極４が設けられていないで接続パッドが剥き出しになっているベアチップであってもよい。
図１に示すように、半導体素子３は、絶縁性を有する封止層９によって封止されている。この封止層９は、半導体素子３を包み込んでいる。封止層９は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含む。封止層９は、フィラーを含有した熱硬化樹脂（例えば、エポキシ樹脂）を含むことが好ましい。なお、封止層９は、ガラス布基材を含むガラス繊維含有絶縁性樹脂のように繊維強化されたものではないが、繊維強化樹脂を含むものとしてもよい。
封止層９は、封止層９の上面に設けられた絶縁膜１０と封止層９の下面に設けられた絶縁膜（第１の絶縁膜）１１との間に挟持されている。絶縁膜１０及び絶縁膜１１は、繊維強化樹脂膜である。具体的には、絶縁膜１０及び絶縁膜１１は、ガラス繊維含有エポキシ樹脂、ガラス繊維含有ポリイミド樹脂その他のガラス繊維含有基材絶縁性樹脂複合材を含む。絶縁膜１０の材料と絶縁膜１１の材料が同じであることが好ましい。なお、絶縁膜１０及び絶縁膜１１がガラス繊維以外の補強フィルムを含んでもよい。
半導体素子３の下面が絶縁膜１１に向いた状態で、半導体素子３が絶縁膜１１の中央部上に搭載されている。半導体素子３の下面及び電極４が接着剤層１３によって絶縁膜１１に接着されている。半導体素子３は、絶縁膜１１に接着された状態で封止層９によって封止されている。接着剤層１３は、絶縁性を有し、エポキシ系樹脂といった熱硬化性樹脂を含む。この接着剤層１３は、繊維強化されていない。
接着剤層１３のうち電極４の上記他端と重なる部分には、ビアホール（第２のビアホール）１４が形成されている。また、絶縁膜１１のうち電極４の上記他端と重なる部分には、ビアホール（第１のビアホール）１２が形成されている。したがってビアホール１２とビアホール１４が連なっている。ビアホール１４は、ビアホール１２より深さが小さく、ビアホール１４形成前に既に形成されているビアホール１２を介してレーザーからのレーザー光を接着剤層１３に照射することによって形成されたものである。
封止層９、絶縁膜１０及び絶縁膜１１には、複数のスルーホール１９が形成されている。スルーホール１９は、絶縁膜１０の表面（封止層９との界面の反対側の面）から絶縁膜１１の表面（封止層９との界面の反対側の面）まで連続して絶縁膜１０、封止層９及び絶縁膜１１を貫通している。
また、絶縁膜１１の表面（封止層９との界面の反対側の面）には、下層配線１５が形成されている。絶縁膜１０の表面（封止層９との界面の反対側の面）には、上層配線１７及び遮光兼接地層５４が形成されている。遮光兼接地層５４は、半導体素子３を遮光するとともに半導体素子３を外部ノイズから保護する。下層配線１５にはコンタクトパッド１６が設けられており、上層配線１７にはコンタクトパッド１８が設けられている。スルーホール１９には、上下導通部２０が形成されている。具体的には、上下導通部２０は、スルーホール１９の内壁面に成膜されているとともに筒状に設けられており、下層配線１５の少なくとも一部及び上層配線１７を導通している。下層配線１５、上層配線１７及び上下導通部２０は、銅若しくはニッケル又は銅とニッケルの積層体を含む。なお、下層配線１５、上層配線１７及び上下導通部２０が他の金属を含むものとしてもよい。
また、コンタクトパッド１６を除く下層配線１５及び絶縁膜１１は下層オーバーコート層２１によって覆われている。コンタクトパッド１８を除く上層配線１７及び絶縁膜１０は上層オーバーコート層２３によって覆われている。上下導通部２０の中空部には絶縁性の充填材２５が充填されている。下層オーバーコート層２１、上層オーバーコート層２３及び充填材２５はともに同じ絶縁性樹脂材料で形成されている。
下層オーバーコート層２１及び上層オーバーコート層２３はソルダーレジストとして機能する。下層オーバーコート層２１のうち下層配線１５のコンタクトパッド１６に対応する部分には開口２２が形成されている。開口２２内には半田バンプ２６が形成され、半田バンプ２６とコンタクトパッド１６が接続されている。一方、上層オーバーコート層２３のうち上層配線１７のコンタクトパッド１８に対応する部分には開口２４が形成されている。なお、開口２２，２４内においてコンタクトパッド１６，１８の表面には、メッキ（例えば、金メッキを含む単層メッキ、ニッケルメッキ・金メッキを含む二層メッキ）が形成され、半田バンプ２６がメッキを介してコンタクトパッド１６上に形成されていてもよい。
この半導体装置１においては、半導体構成体２が絶縁膜１１上に実装されているが、絶縁膜１１単体で半導体構成体２を保持するのではなく、封止層９、絶縁膜１０及び絶縁膜１１全体によって半導体構成体２を保持するため、絶縁膜１１は薄膜にすることができ、半導体装置１を薄型化することができる。
半導体構成体２の電極４を露出するビアホール１４の形成をビアホール１２の形成と別に行うことが可能となり、また接着剤層１３は繊維強化されていないので、接着剤層１３のビアホール１４を、紫外線レーザー光（ＵＶレーザー光）のような出力が小さいレーザー光で形成できるため、半導体構成体２への伝熱を抑制できる。
そして、絶縁膜１１はガラス布基材といったガラス繊維が含有されていることで繊維強化をされているために紫外線レーザー光のような出力が小さいレーザー光では消失しないので、絶縁膜１１をマスクとして、絶縁膜１１に設けられたビアホール１２と自己整合的にビアホール１４を形成することができる。このため、ビアホール１４の形成のために、別途フォトリソグラフィーによって形成されるレジストマスクを形成する必要がない。
半導体装置１の製造方法について説明する。
まず、図５に示すように、製造工程中、半導体構成体２を搬送するための第１の基材４１上に、繊維強化樹脂（例えば、ガラス繊維含有エポキシ樹脂又はガラス繊維含有ポリイミド樹脂）を含む絶縁膜１１を成膜する。基材４１は、絶縁膜１１の取り扱いを容易にするためのキャリアであり、具体的には銅等の金属板である。このように準備した基材４１、絶縁膜１１のサイズは、図１に示された１つの半導体装置１が複数個まとまったサイズとなっており、図５〜図１５は１つの半導体装置１を代表して示しているが、実際は複数の半導体装置１が横方向に連続して設けられている製造工程に係る図面である。
次に、図６に示すように、レーザーからレーザー光を絶縁膜１１に照射し、絶縁膜１１に複数のビアホール１２を形成する。絶縁膜１１が繊維強化樹脂を含むため、レーザー光としては比較的高出力の炭酸ガスレーザー光（ＣＯ2レーザー光）を用いることが好ましい。
次に、図７に示すように、フェースダウン実装法により半導体素子３を絶縁膜１１上に実装する。具体的には、非導電性ペースト（ＮＣＰ；Non-Conductive Paste）を印刷法又はディスペンサ法によってビアホール１２及びその周囲（搭載領域）に塗布した後、又は非導電性フィルム（ＮＣＦ；Non-Conductive Film）をビアホール１２及びその周囲の上に予め供給した後、半導体素子３の下面を非導電性ペースト又は非導電性フィルムに向けて、各電極４の他端をそれぞれ各ビアホール１２に位置合わせして、半導体素子３を非導電性ペースト又は非導電性フィルム上にフェースダウンし、加熱圧着により半導体素子３の下面及び電極４を絶縁膜１１に接着する。非導電性ペースト又は非導電性フィルムの一部がビアホール１２内に埋まって充填物１３ａとして硬化し、絶縁膜１１上の非導電性ペースト又は非導電性フィルムが硬化して接着剤層１３となる。なお、図３に示された半導体構成体２を搭載する場合には、各ポスト７をそれぞれ各ビアホール１２に位置合わせする。
非導電性ペーストの場合、絶縁膜１１上及びビアホール１２で露出した基材４１上に非導電性ペーストを塗布し、塗布された非導電性ペーストに半導体素子３を載置してから硬化する以外にも、電極４を含む半導体素子３の下面全体に非導電性ペーストを塗布して、塗布された非導電性ペーストを絶縁膜１１に接するように半導体素子３を載置してから硬化してもよい。
次に、図８に示すように、第２の基材４２の一方の面に絶縁膜（第２絶縁膜）１０が成膜されたものを準備するとともに、熱硬化樹脂シート９ａを準備する。第２の基材４２の材料は第１の基材４１の材料と同じであり、絶縁膜１０の材料は絶縁膜１１の材料と同じである。熱硬化樹脂シート９ａは、エポキシ系樹脂、ポリイミド系樹脂その他の熱硬化樹脂にフィラーを含有させ、その熱硬化樹脂を半硬化状態にしてシート状に成したものである。
次に、熱硬化樹脂シート９ａを半導体素子３の上及び絶縁膜１１上に載置し、熱硬化樹脂シート９ａを絶縁膜１１と絶縁膜１０の間に挟み込み、これらを一対の熱盤４３，４４の間に挟み込み、熱盤４３，４４によって第１の基材４１、絶縁膜１１、熱硬化樹脂シート９ａ、絶縁膜１０及び第２基材４２をホットプレスする。加熱加圧によって絶縁膜１０と絶縁膜１１との間で熱硬化樹脂シート９ａが半導体構成体２に応じて変形されて、その後の冷却により熱硬化樹脂シート９ａが硬化して、半導体構成体２及び接着剤層１３を封止する封止層９になる（図９参照）。
ここで、図８に示すように、互いに同じ材料からなる絶縁膜１１、絶縁膜１０を熱硬化樹脂シート９ａの両面それぞれに配置し、更に両側に配置された第１の基材４１と第２の基材４２が同じ材料であるので、熱膨張の程度が同じであるため、図９に示された積層体に反りが発生しにくく、それ以後の工程での加工精度に支障を来しにくいようにすることができる。
次に、図１０に示すように、第１の基材４１及び第２の基材４２をエッチング（例えば、ケミカルエッチング、ウェットエッチング）によって除去する。基材４１，４２を除去することによって、絶縁膜１０及び絶縁膜１１が露出する。また、ビアホール１２内に埋められた充填物１３ａの表面も露出する。このとき電極４は充填物１３ａによって保護されているのでエッチングされない。製造工程中に半導体構成体２を支持していた基材４１，４２を除去しても、除去前に形成された封止層９、絶縁膜１０及び絶縁膜１１の存在により、強度を十分に確保することができる。また、基材４１，４２を除去するので、完成する半導体装置１の厚さを薄くすることができる。
次に、図１１に示すように、絶縁膜１１に対して半導体素子３及び電極４とは反対側からレーザー光をビアホール１２内の充填物１３ａに向けて照射する。そうすることによって、ビアホール１２内に埋められた充填物１３ａを消失してビアホール１２に空隙を形成するとともに、ビアホール１２に連なり且つビアホール１２と自己整合的なビアホール１４を接着剤層１３に形成する。ビアホール１４が電極４まで通じて、ビアホール１４内で電極４が露出したら、レーザー光照射を止める。なお、図４に示された半導体構成体２を搭載した場合には、接着剤層１３に続いてカバーコート８にもビアホール１４を形成し、電極４を露出させる。
ここで用いるレーザー光は、先にビアホール１２を形成する際に用いたレーザー光よりも低強度ものとすることができる。例えば、紫外線レーザー光を用いて、充填物１３ａの消失及びビアホール１４の形成を行う。低強度のレーザー光を用いることができるのは、接着剤層１３及び充填物１３ａよりも耐レーザー光性の高い絶縁膜１１に予めビアホール１２が形成されているためである。紫外線レーザー光は紫外線波長域であり、一酸化炭素レーザー光も赤外線波長域ではないので半導体素子３への熱ダメージを抑制できる。なお、出力の小さい紫外線レーザー光で形成した部分には、スミアが生じにくいので後述するデスミア処理をしなくてもよい。
また、レーザー光の径は、ビアホール１２の径より大きいことが好ましい。この場合、レーザー光は、ビアホール１２の内部全体及びビアホール１２の周囲の絶縁膜１１に照射されることになる。ここで、充填物１３ａの消失やビアホール１４の形成に用いるレーザー光が低強度であり、加えて繊維強化されているために耐レーザー光性の高い絶縁膜１１がレーザー光で消失しないので、ビアホール１２の径が拡張することがなく、絶縁膜１１がレーザー光のマスクとして機能する。このように絶縁膜１１がマスクとして機能するから、別途マスクを用いることなしにビアホール１２に連なり且つビアホール１２と自己整合的なビアホール１４を形成できる。
さらに、接着剤層１３の半導体構成体２の電極４を露出するビアホール１４の形成をビアホール１２の形成と別に行うことが可能となり、また接着剤層１３は繊維強化されていないので、接着剤層１３のビアホール１４を紫外線レーザー光のような出力が小さいレーザー光で形成できるため、半導体構成体２への伝熱を抑制できる。
また、先に除去した基材４１を除去せずに基材４１をマスクとして用いるべく、基材４１をフォトリソグラフィー法・エッチング法によってパターニングして、ビアホール１２に重なる開口を基材４１に形成するという手間も省くことができ、自己整合なのでフォトリソグラフィーのマスク位置合わせを調整する必要がない。よって、低コスト且つ迅速にビアホール１４を形成することができる。
また、充填物１３ａの消失やビアホール１４の形成に用いるレーザー光が低強度であるので、半導体素子３に熱的ダメージを与えないようにすることができ、特に紫外線レーザー光の場合デスミア処理が不要となる。
次に、メカニカルドリル又は高出力のＣＯ2レーザー光によって絶縁膜１０、封止層９及び絶縁膜１１を貫通したスルーホール１９を形成する。次に、スルーホール１９内やビアホール１２内をデスミア処理する。
次に、図１２に示すように、パネルメッキ法で無電解メッキ処理、電気メッキ処理を順に行うことによって、絶縁膜１０及び絶縁膜１１の表面全体に金属層１５ａを成膜する。この際、スルーホール１９の内壁面にも金属層１５ａの一部が形成されるとともに、ビアホール１４，１２内でも金属層１５ａの一部が電極４上に堆積し、ビアホール１４，１２内が金属層１５ａの一部によって埋められる。
次に、図１３に示すように、金属層１５ａに対してフォトリソグラフィー法及びエッチング法を施すことによって、金属層１５ａをパターニングして、金属層１５ａを下層配線１５、上層配線１７、遮光兼接地層５４及び上下導通部２０に加工する。なお、金属層１５ａのパターニングは、上述のようなフォトリソマスクでエッチングするサブトラクティブ法によって下層配線１５、上層配線１７及び上下導通部２０のパターンニングを行う以外にも、フォトリソマスクでパターニングされた金属層１５ａを成膜するセミアディティブ法によって下層配線１５、上層配線１７及び上下導通部２０のパターニングを行ってもよい。
次に、図１４に示すように、絶縁膜１１の表面上及び下層配線１５上に樹脂材料を印刷して、その樹脂材料を硬化させることによって、下層オーバーコート層２１をパターニングする。同様に、絶縁膜１０の表面上、遮光兼接地層５４の表面上及び上層配線１７上に上層オーバーコート層２３をパターニングする。また、上下導通部２０の中空部内に充填材２５を形成する。下層オーバーコート層２１及び上層オーバーコート層２３のパターニングにより、開口２２，２４が形成され、開口２２，２４内でパッド１６，１８が露出している。
なお、ディップコート法又はスピンコート法により感光性樹脂を絶縁膜１１、下層配線１５、絶縁膜１０及び上層配線１７の表面全体にコーティングするとともに、感光性樹脂を上下導通部２０の中空部内に充填した後、塗布した感光性樹脂を露光・現像することによって、下層オーバーコート層２１、上層オーバーコート層２３及び充填材２５をパターニングしてもよい。
次に、開口２２，２４内においてパッド１６，１８の表面に金メッキ又はニッケルメッキ・金メッキを無電界メッキ法により成長させる。
次に、図１５に示すように、開口２２内に半田バンプ２６を形成する。
次に、上層オーバーコート層２３、絶縁膜１０、封止層９、絶縁膜１１及び下層オーバーコート層２１を切断するダイシング処理により複数連なった半導体装置１を図1に示すように個々に分割する。
以上のように本実施形態によれば、絶縁膜１１及び絶縁膜１０が繊維強化樹脂を含むから、プリプレグ材（強材のガラス布に熱硬化性樹脂を含浸させた材料）でない熱硬化樹脂シート９ａを用いることができる（図８参照）。仮に熱硬化樹脂シート９ａの代わりに変形しにくいプリプレグ材を用いると、そのプリプレグ材に半導体素子３の収納用の開口を設ける必要があり、半導体装置の取り数が減ってしまう。ところが、本実施形態では、熱硬化樹脂シート９ａを用いたので、熱硬化樹脂シート９ａに開口を設ける必要が無く、複数の半導体素子３を小ピッチで絶縁膜１１上に配列することができ、半導体装置１の取り数を多くすることができる。
また、接着剤層１３にビアホール１４を形成する前に（図１１参照）、絶縁膜１１にビアホール１２を形成したから（図６参照）、低強度のレーザー光を用いてビアホール１４を形成することができる。なお、図９に示したように絶縁膜１０と絶縁膜１１との間に封止層９を形成した後に、第２の基材４２の全体を除去するのではなく、第２の基材４２の一部（半導体構成体２の上方の部分）を残留させるように第２の基材４２を形状加工することで、第２の基材４２の残留した部分及び金属層１５ａの積層構造の遮光兼接地層５４としてもよい。
＜第２の実施の形態＞
図１６は、第２実施形態における半導体装置１Ａの断面図である。この半導体装置１Ａと第１実施形態の半導体装置１との間で互いに対応する部分には、同一の符号を付す。
この半導体装置１Ａは、半導体装置１と比較すると、更にビルドアップ法により配線を多層化したものとなっている。即ち、下層オーバーコート層２１と絶縁膜１１との間に第２絶縁膜２７が設けられ、第２絶縁膜２７と下層オーバーコート層２１の層間に第２下層配線３１が設けられている。上層側についても、上層オーバーコート層２３と絶縁膜１０との間に第２絶縁膜２９が設けられ、第２絶縁膜２９と上層オーバーコート層２３の層間に第２上層配線３２が設けられている。
第２絶縁膜２７にはビアホール２８が形成され、ビアホール２８内に第２下層配線３１の一部が埋められ、第２下層配線３１と下層配線１５が接続している。また、第２絶縁膜２９にはビアホール３０が形成され、ビアホール３０内に第２上層配線３２の一部が埋められ、第２上層配線３２と上層配線１７が接続している。
第２絶縁膜２７及び第２絶縁膜２９は、繊維強化樹脂を含む。具体的には、第２絶縁膜２７及び第２絶縁膜２９は、ガラス繊維含有エポキシ複合材、ガラス繊維含有ポリイミド複合材その他のガラス繊維含有絶縁性樹脂複合材を含む。第２下層配線３１及び第２上層配線３２は、銅若しくはニッケル又は銅とニッケルの積層体を含む。充填材２５は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含む。
以上に説明したことを除いて、この半導体装置１Ａと第１実施形態の半導体装置１との間で互いに対応する部分は同様に設けられている。
半導体装置１Ａの製造方法について説明する。
下層配線１５、上層配線１７及び上下導通部２０を形成するまでの工程は、第１実施形態の場合と同様である（図５〜図１３参照）。
下層配線１５、上層配線１７及び上下導通部２０の形成後、上下導通部２０の中空内に充填材２５を充填する。
次に、絶縁膜１０の表面及び上層配線１７を第２絶縁膜２９によって被覆する。レーザーからレーザー光を照射して第２絶縁膜２９にビアホール３０を形成し、第２上層配線３２をパターニング形成し、上層オーバーコート層２３をパターニング形成する。
そして、絶縁膜１１の表面及び下層配線１５を第２絶縁膜２７によって被覆する。レーザーからレーザー光を照射して第２絶縁膜２７にビアホール２８を形成し、第２下層配線３１をパターニング形成する。下層オーバーコート層２１をパターニングし、下層オーバーコート層２１の開口２２内に半田バンプ２６を形成する。次に、ダイシング処理により複数連なった半導体装置１を個々に分割する。また、半導体構成体２の上方における絶縁膜１０と上層オーバーコート層２３との間には、接地されている遮光兼接地層５４が介在してもよい。
＜第３の実施の形態＞
図１７は、第３実施形態における半導体装置１Ｂの断面図である。この半導体装置１Ｂと第１実施形態の半導体装置１との間で互いに対応する部分には、同一の符号を付す。
この半導体装置１Ｂは、半導体装置１と比較すると、スルーホール１９、充填材２５、上下導通部２０、上層配線１７、パッド１８及び開口２４が設けられていない。他の部分については半導体装置１Ｂと半導体装置１は同様に設けられている。
この半導体装置１Ｂの製造方法では、第１実施形態の半導体装置１の製造方法においてスルーホール１９を形成する工程や上層配線１７及び上下導通部２０をパターニングする工程がない。また、この半導体装置１Ｂの製造方法では、上層オーバーコート層２３をパターニングせずに単に成膜するだけである。それ以外については、半導体装置１Ｂの製造方法と半導体装置１の製造方法は同様である。
＜第４の実施の形態＞
図１８は、第４実施形態における半導体装置１Ｃの断面図である。この半導体装置１Ｃと第１実施形態の半導体装置１との間で互いに対応する部分には、同一の符号を付す。
この半導体装置１Ｃは、半導体装置１と比較すると、スルーホール１９、充填材２５、上下導通部２０、上層配線１７、パッド１８及び開口２４が設けられていない。
また、この半導体装置１Ｃは、接地用の配線を有したものとなっている。即ち、絶縁膜１１と封止層９の層間に接地層４５が設けられ、絶縁膜１１にビアホール１２が形成され、絶縁膜１１と下層オーバーコート層２１の層間に接地用配線４７が設けられ、接地用配線４７の一部がビアホール４６に埋められて接地層４５に接続し、下層オーバーコート層２１に開口４８が形成され、その開口４８内に半田バンプ４９が設けられ、半田バンプ４９が接地用配線４７に接続している。
また、半導体構成体２の上方における絶縁膜１０と上層オーバーコート層２３との間には、接地されている遮光兼接地層５４が介在していることによって、半導体素子３が外部光及び外部ノイズから保護されている。遮光兼接地層５４は、半導体構成体２の放熱部材としても機能する。
他の部分については半導体装置１Ｂと半導体装置１は同様に設けられている。
半導体装置１Ｃの製造方法について説明する。
第１の基材４１上に絶縁膜１１を成膜する工程は、第１実施形態の場合と同様である（図５参照）。その後、炭酸ガスレーザー光を絶縁膜１１に照射して絶縁膜１１にビアホール１２を形成する。次いで図１９に示すように、絶縁膜１１上に接地層４５を形成する。その後、半導体構成体２を絶縁膜１１上に実装する工程から、ビアホール１２内の充填物１３ａを消失するとともに接着剤層１３にビアホール１４を形成する工程までは、第１実施形態の場合と同様である（図１９、図７〜図１１参照）。ただし、接地層４５を形成してから第１の基材４１を除去後に、絶縁膜１１の下面に向けて炭酸ガスレーザー光を照射し、絶縁膜１１の所定の位置にビアホール４６を形成する。また、接地層４５は、ビアホール１２形成後に限らず、図５に示す工程において、絶縁膜１１の表面に形成してもよく、この場合、接地層４５形成後に、絶縁膜１１にビアホール１２を形成する。またビアホール４６は、紫外線レーザー光で形成してもよく、この場合、接地層４５を形成してから、図６に示す工程においてビアホール１２と同時にビアホール４６を形成してもよい。いずれにしても、ビアホール４６は、接地層４５の形成後に形成する。
ビアホール１４の形成後は、第１実施形態のようなスルーホール１９を形成する工程を行わずに、下層配線１５及び接地用配線４７をパターニングする。
次に、上層オーバーコート層２３を単に成膜するが、上層オーバーコート層２３のパターニングは行わない。一方、下層オーバーコート層２１のパターニングを行うことによって、下層オーバーコート層２１に開口２２及び開口４８を形成し、下層配線１５を開口２２内で露出させるとともに、接地用配線４７を開口４８内で露出させる。
次に、下層オーバーコート層２１の開口２２内に半田バンプ２６を形成するとともに、開口４８内に半田バンプ４９を形成する。
次に、ダイシング処理により複数連なった半導体装置１を個々に分割する。
＜第５の実施の形態＞
図２０は、第５実施形態における半導体装置１Ｄの断面図である。この半導体装置１Ｄと第１実施形態の半導体装置１との間で互いに対応する部分には、同一の符号を付す。
この半導体装置１Ｄは、半導体装置１と比較すると、スルーホール１９、充填材２５、上下導通部２０、上層配線１７、パッド１８及び開口２４が設けられていない。
また、この半導体装置１Ｄは、半導体装置１と比較して、放熱性に優れた構造となっている。即ち、半導体素子３の上であって絶縁膜１０と封止層９の層間には、伝熱膜５０が設けられ、絶縁膜１０には複数のビアホール５１が形成され、絶縁膜１０上に膜状のヒートシンク５２が成膜され、ヒートシンク５２の一部がビアホール５１に埋められて伝熱膜５０に接触し、上層オーバーコート層２３に開口５３が形成され、ヒートシンク５２が開口５３内において露出している。伝熱膜５０及びヒートシンク５２は、銅その他の金属材料を含む。半導体構成体２の熱は伝熱膜５０及びヒートシンク５２によって放熱される。このヒートシンクは接地され、シールド層として機能することが好ましい。
半導体装置１Ｄの製造方法について説明する。
半導体素子３を絶縁膜１１上に実装する工程までは、第１実施形態の場合と同様である（図５〜図７）。
その後、第２の基材４２上に絶縁膜１０が成膜されたものを準備するとともに、熱硬化樹脂シート９ａを準備する（図２１）。絶縁膜１０の下面には伝熱膜５０が半導体素子３ごとにパターニングされている。
次に、熱硬化樹脂シート９ａを半導体素子３の上から絶縁膜１１の上に載置し、伝熱膜５０を半導体素子３に位置合わせして、熱硬化樹脂シート９ａを絶縁膜１１と絶縁膜１０の間に挟み込み、これらを一対の熱盤４３，４４によってホットプレスする。
その後、第１の基材４１及び第２の基材４２を除去する工程から、ビアホール１２内の充填物１３ａを消失するとともに接着剤層１３にビアホール１４を形成する工程までは、第１実施形態の場合と同様である（図１０〜図１１参照）。
その後、第１実施形態のようなスルーホール１９を形成する工程を行わずに、絶縁膜１０にビアホール５１を形成し、ビアホール５１内にて伝熱膜５０を露出させる。
次に、ヒートシンク５２をパターニングする。ヒートシンク５２をパターニングすることによって、ヒートシンク５２の一部がビアホール５１内に埋まり、ヒートシンク５２が伝熱膜５０に接触する。次に、上層オーバーコート層２３をパターニングし、上層オーバーコート層２３に開口５３を形成し、ヒートシンク５２を開口５３内で露出させる。
そして下層配線１５をパターニング後、下層オーバーコート層２１を形成し、下層オーバーコート層２１に開口２２を形成し、下層配線１５を開口２２内で露出させ、下層オーバーコート層２１の開口２２内に半田バンプ２６を形成する。
＜第６の実施の形態＞
本実施形態における半導体装置の構造は、第１実施形態における半導体装置１の構造と同じである。本実施形態における半導体装置の製造方法は、第１実施形態に半導体装置１の製造方法と相違する。
本実施形態における半導体装置の製造方法について説明する。
まず、図２２に示すように、第１の基材４１上には第１の金属膜６１が成膜され、第１の金属膜６１上には第２の金属膜６２が成膜されている。第２の金属膜６２と第１の基材４１が共に主に銅からなり、第１の金属膜６１が主にニッケルからなる。なお、金属膜６１，６２は他の金属を含むものとしてもよい。また、第２の金属膜６２が成膜されていなくて、第１の金属膜６２の一層のみであってもよい。また、第１の基材４１上に積層された金属膜が金属膜６１，６２の二層ではなく、三層以上であってもよい。
そして、第２の金属膜６２上に絶縁膜１１を成膜する。第２の金属膜６２が成膜されていない場合には、第１の金属膜６１上に絶縁膜１１を成膜する。
次に、第１実施形態の場合と同様に、図２３に示すようにＣＯ2レーザー光等によって絶縁膜１１にビアホール１２を形成する。
次に、図２４に示すように、絶縁膜１１をマスクとして、第２の金属膜６２のうちビアホール１２内の部分を第１エッチャントでウェットエッチングするとともに、第１の金属膜６１のうちビアホール１２内の部分を第２エッチャントでウェットエッチングする。これにより、第２の金属膜６２に開口６４を形成し、第１の金属膜６１に開口６３を形成する。第２の金属膜６２をエッチングする際には、第１エッチャントが第１の金属膜６１をエッチングしにくい性質のため、第１の金属膜６１がエッチングストッパとして機能するので、第２の金属膜６２のみをエッチングし、第１エッチャントによって第２の金属膜６２と同じ銅を含む第１の基材４１がダメージを受けない。また、第１の金属膜６１をエッチングする際には、第２エッチャントが第２の金属膜６２及び基材４１をエッチングしにくい性質のため基材４１がエッチングストッパとして機能するので、第１の金属膜６１のみをエッチングし、第２エッチャントによって第２の金属膜６２及び基材４１がダメージを受けない。このように第１の金属膜６１の材料が第２の金属膜６２及び第１の基材４１の材料と異なるから、第１の金属膜６１の材料と第２の金属膜６２の材料との間で選択比がとれるエッチャントを用いることによって第２の金属膜６２及び第１の基材４１がダメージを受けない。
その後、半導体素子３を実装する工程から、半導体素子３を封止層９によって封止する工程までは、第１の実施の形態の場合と同様である（図２５〜図２７）。なお、半導体素子３を実装すると、非導電性ペースト又は非導電性フィルムの一部が開口６３，６４及びビアホール１２内に埋まって充填物１３ａとして硬化する。
次に、図２８に示すように、第１の基材４１をエッチングにより除去するが、第２の基材４２は除去しない。
次に、図２９に示すように、紫外線レーザー光によって開口６３，６４及びビアホール１２内に埋められた充填物１３ａを消失するとともに、開口６３，６４及びビアホール１２に連なったビアホール１４を接着剤層１３に形成する。この際、レーザー光の径は、開口６３，６４及びビアホール１２の各径より大きいので、レーザー光は開口６３，６４及びビアホール１２の内部全体及び開口６３の周囲の第１の金属膜６１に照射されることになるが、第１の金属膜６１及び第２の金属膜６２が金属マスク層として機能するから、レーザー光によって開口６３，６４及びビアホール１２が広がらず、レーザー光照射前の開口６３，６４及びビアホール１２と自己整合的なビアホール１４を形成するとともに絶縁膜１１のダメージを抑えることができる。また低出力の紫外線レーザー光によって形成しているため、半導体構成体２の熱のダメージを抑えることができる。また、ビアホール１２、開口６３，６４が予め形成されているから、強度を低いレーザー光でビアホール１４を形成できる。
次に、メカニカルドリル又はレーザー光によってスルーホール１９を第２の基材４２の表面から絶縁膜１１の表面まで貫通させる。
次に、図３０に示すように、エッチングにより第２の基材４２、第１の金属膜６１及び第２の金属膜６２を除去する。なお、第１の金属膜６１をエッチングによって除去する工程は、レーザー光によってビアホール１４を形成する工程の前であって且つ第１の基材４１をエッチングにより除去した後であってもよい。
その後、下層配線１５、上層配線１７及び上下導通部２０のパターンニングをする工程から、ダイシング工程までは、第１の実施の形態の場合と同様である（図１２〜図１５参照）。
＜第７の実施の形態＞
本実施形態における半導体装置の構造は、第１、第６実施形態における半導体装置１の構造と同じである。本実施形態における半導体装置の製造方法は、第１、第６実施形態に半導体装置１の製造方法と相違する。
本実施形態における半導体装置の製造方法について説明する。
第２の金属膜６２上に絶縁膜１１を成膜する工程から、ビアホール１４やスルーホール１９を形成する工程までは、第６実施形態の場合と同様である（図２２〜図２９参照）。
その後、図３１に示すように、第１の金属膜６１をエッチングにより除去するが、第２の金属膜６２及び第２の基材４２は残留させる。
次に、無電解メッキによりスルーホール１９の内壁面、ビアホール１４，１２内にシード層を形成後、これらシード層及び残留した第２の金属膜６２及び第２の基材４２をシード層として、電気メッキ処理を行うことによって、絶縁膜１０及び絶縁膜１１の表面全体、スルーホール１９の内壁面、ビアホール１４，１２内に金属層１５ａを形成し（図１２参照）、次いでレジストマスクによって不要部分をエッチングするサブトラクティブ法によって金属層１５ａをパターニングする。なお、サブトラクティブ法に限らず、セミアディティブ法によってパターンを形成してもよい。
次に、フォトリソグラフィー法及びエッチング法によって金属層１５ａを下層配線１５、上層配線１７及び上下導通部２０にパターニングする（図１３参照）。
その後、上層オーバーコート層２３、下層オーバーコート層２１及び充填材２５を形成する工程から、ダイシング工程までは、第１の実施の形態と同様である（図１４〜図１５参照）。
＜第８の実施の形態＞
本実施形態における半導体装置の構造は、第１、第６、第７実施形態における半導体装置の構造と同じである。本実施形態における半導体装置の製造方法は、第１、第６、第７実施形態に半導体装置の製造方法と相違する。
本実施形態における半導体装置の製造方法について説明する。
第２の金属膜６２上に絶縁膜１１を成膜する工程から、ビアホール１４やスルーホール１９を形成する工程までは、半導体素子３を封止層９によって封止する工程までは、第６実施形態の場合と同様である（図２２〜図２７参照）。但し、第２の金属膜６２と第１の金属膜６１の密着性が低く、第１の金属膜６１及び第１の基材４１が第２の金属膜６２から剥離可能となっている。
その後、図３２に示すように、第１の金属膜６１及び第１の基材４１を第２の金属膜６２から機械的に剥離する。
次に、図３３に示すように、紫外線レーザー光によってビアホール１２及び開口６４内に埋められた充填物１３ａを消失するとともに、ビアホール１２及び開口６４に連なったビアホール１４を接着剤層１３に形成する。この際、レーザー光の径はビアホール１２の径より大きいので、レーザー光はビアホール１２の内部全体及びビアホール１２の周囲の絶縁膜１１に照射されることになるが、第２の金属膜６２がマスクとして機能するから、レーザー光によってビアホール１２が広がらず、レーザー光照射前のビアホール１２と自己整合的なビアホール１４を形成するとともに絶縁膜１１のダメージを抑えることができる。また、ビアホール１２が予め形成されており、第２の金属膜６２及び絶縁膜１１がマスクとして機能するから、レーザー光強度を低くすることができる。
次に、メカニカルドリル又はレーザー光によってスルーホール１９を第２の基材４２の表面から第２の金属膜６２の表面まで貫通させる。
その後、第２の金属膜６２及び第２の基材４２をシード層として金属層１５ａを成長させる工程から、ダイシング工程までは、第７の実施の形態の場合と同様である。
種々の典型的な実施の形態を示しかつ説明してきたが、本発明は上記実施の形態に限定されない。従って、本発明の範囲は、特許請求の範囲によってのみ限定されるものである。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ 半導体装置
２ 半導体構成体
３ 半導体素子
１０ 絶縁膜（第２絶縁膜）
１１ 絶縁膜（第１絶縁膜）
１２ ビアホール（第１のビアホール）
１３ 接着剤層
１４ ビアホール（第２のビアホール）
１５ 配線
４１ 第１の基材
４２ 第２の基材
６１ 第１の金属膜
６２ 第２の金属膜

Claims (16)

  1. 第１基材に配置された、第１ビアホールを有する第１絶縁膜の一方の面に、接着剤層を介して、電極が形成された半導体素子を接着し、
    前記第１基材を前記第１絶縁膜から除去し、
    前記第１ビアホールを介して前記接着剤層に第１レーザー光を照射して前記接着剤層に第２ビアホールを形成して、前記接着剤層から前記電極を露出させ、
    前記第２ビアホールに金属層を形成して、前記金属層を前記電極と接続することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、前記第１レーザー光の径は前記第１ビアホールの径より大きく、前記第１絶縁膜をマスクとして前記第２ビアホールを形成することを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、前記第１絶縁膜は繊維強化樹脂を含むことを特徴とする半導体装置の製造方法。
  4. 請求項１から３の何れか一項に記載の半導体装置の製造方法において、前記第１絶縁膜には少なくとも１層以上の金属マスク層が設けられており、前記第２ビアホールを形成後、前記金属マスク層を除去することを特徴とする半導体装置の製造方法。
  5. 請求項１から４の何れか一項に記載の半導体装置の製造方法において、前記第１レーザー光は紫外線レーザー光であることを特徴とする半導体装置の製造方法。
  6. 請求項１から５の何れか一項に記載の半導体装置の製造方法において、前記第１ビアホールは、前記第１レーザー光より強度の強い第２レーザー光を前記第１絶縁膜に照射することによって形成されることを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、前記第１ビアホールは、炭酸ガスレーザー光を前記第１絶縁膜に照射することによって形成されることを特徴とする半導体装置の製造方法。
  8. 請求項１から７の何れか一項に記載の半導体装置の製造方法において、前記金属層は、前記第２ビアホールから前記第１絶縁膜上にわたって連続して形成されており、
    前記金属層をパターニングして前記電極に接続された配線を形成することを特徴とする半導体装置の製造方法。
  9. 請求項１から８の何れか一項に記載の半導体装置の製造方法において、前記第１絶縁膜に接着された前記半導体素子を封止層で封止することを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、前記第１絶縁膜の一方の面に接着された前記半導体素子と、第２基材に配置された第２絶縁膜と、の間に前記封止層を挟み、前記第１基材及び第２基材の両側から加圧することを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、前記第２絶縁膜は前記第１絶縁膜と同じ材料であることを特徴とする半導体装置の製造方法。
  12. 請求項１０又は１１に記載の半導体装置の製造方法において、前記第２絶縁膜に上部接地層を形成することを特徴とする半導体装置の製造方法。
  13. 請求項１から１２の何れか一項に記載の半導体装置の製造方法において、前記半導体素子の周囲における前記第１絶縁膜の前記一方の面に下部接地層を形成することを特徴とする半導体装置の製造方法。
  14. 請求項１０に記載の半導体装置の製造方法において、前記第２絶縁膜にヒートシンクを形成することを特徴とする半導体装置の製造方法。
  15. 請求項１から３の何れか一項に記載の半導体装置の製造方法において、前記第１絶縁膜と前記第１基材との間に、前記第１基材と異なる材料を有する第１金属層が設けられており、
    前記第１絶縁膜に炭酸ガスレーザー光を照射して、前記第１絶縁膜に前記第１ビアホールを形成し、
    前記第１絶縁膜をマスクとして、前記第１ビアホールから前記第１金属層をエッチングすることを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、前記第１絶縁膜と前記第１金属層との間に、前記第１金属層と異なる材料を有する第２金属層が設けられており、
    前記第１絶縁膜をマスクとして、前記第１ビアホールから前記第２金属層をエッチングすることを特徴とする半導体装置の製造方法。
JP2010111639A 2009-07-01 2010-05-14 半導体装置の製造方法 Expired - Fee Related JP4883203B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010111639A JP4883203B2 (ja) 2009-07-01 2010-05-14 半導体装置の製造方法
KR1020100061768A KR20110002426A (ko) 2009-07-01 2010-06-29 반도체장치의 제조방법
US12/827,651 US20110001247A1 (en) 2009-07-01 2010-06-30 Semiconductor device manufacturing method
TW099121657A TW201120994A (en) 2009-07-01 2010-07-01 Method for manufacturing a semiconductor device and semiconductor device
CN2010102208561A CN101944495A (zh) 2009-07-01 2010-07-01 半导体器件的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009156951 2009-07-01
JP2009156951 2009-07-01
JP2010111639A JP4883203B2 (ja) 2009-07-01 2010-05-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011029602A JP2011029602A (ja) 2011-02-10
JP4883203B2 true JP4883203B2 (ja) 2012-02-22

Family

ID=43412192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010111639A Expired - Fee Related JP4883203B2 (ja) 2009-07-01 2010-05-14 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20110001247A1 (ja)
JP (1) JP4883203B2 (ja)
KR (1) KR20110002426A (ja)
CN (1) CN101944495A (ja)
TW (1) TW201120994A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8535980B2 (en) * 2010-12-23 2013-09-17 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
CN102698313B (zh) * 2012-01-11 2014-07-16 北京大学 一种纳米银抗菌水凝胶及其制备方法
US20130186676A1 (en) 2012-01-20 2013-07-25 Futurewei Technologies, Inc. Methods and Apparatus for a Substrate Core Layer
US8872355B2 (en) * 2012-08-29 2014-10-28 Intel Corporation Semiconductor device with pre-molding chip bonding
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
JP2014099526A (ja) * 2012-11-15 2014-05-29 Fujitsu Ltd 半導体装置、半導体装置の製造方法、電子装置及び電子装置の製造方法
CN103871996A (zh) * 2012-12-11 2014-06-18 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法
US9536840B2 (en) * 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
WO2016043761A1 (en) 2014-09-18 2016-03-24 Intel Corporation Method of embedding wlcsp components in e-wlb and e-plb
CN105810599A (zh) * 2014-12-30 2016-07-27 深南电路有限公司 埋入指纹识别芯片的基板及其加工方法
CN106158672B (zh) * 2015-04-01 2019-01-15 深南电路股份有限公司 埋入指纹识别芯片的基板及其加工方法
DE102015219824A1 (de) * 2015-10-13 2017-05-04 Osram Gmbh Verfahren zum Herstellen einer elektronischen Baugruppe und Elektronische Baugruppe
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法
DE102016214607B4 (de) * 2016-08-05 2023-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul und Verfahren zu seiner Herstellung
US11632860B2 (en) * 2019-10-25 2023-04-18 Infineon Technologies Ag Power electronic assembly and method of producing thereof
KR20220004847A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JP2003101188A (ja) * 2001-09-26 2003-04-04 Nitto Denko Corp ビアホールの形成方法及びそれを用いたフレキシブル配線板とその製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP2005353837A (ja) * 2004-06-10 2005-12-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009182202A (ja) * 2008-01-31 2009-08-13 Casio Comput Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101944495A (zh) 2011-01-12
KR20110002426A (ko) 2011-01-07
JP2011029602A (ja) 2011-02-10
TW201120994A (en) 2011-06-16
US20110001247A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP4883203B2 (ja) 半導体装置の製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4592751B2 (ja) プリント配線基板の製造方法
JP4093186B2 (ja) 半導体装置の製造方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US10098243B2 (en) Printed wiring board and semiconductor package
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
US20110001245A1 (en) Semiconductor device including sealing film for encapsulating semiconductor chip and projection electrodes and manufacturing method thereof
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US9949372B2 (en) Printed wiring board and method for manufacturing the same
JP2006173232A (ja) 半導体装置およびその製造方法
JP2009054666A (ja) 半導体装置およびその製造方法
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP4636090B2 (ja) 半導体装置およびその製造方法
JP2017038044A (ja) 配線基板及びその製造方法と電子部品装置
JP5296636B2 (ja) 半導体パッケージの製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP2009182202A (ja) 半導体装置の製造方法
TWI463622B (zh) 具有單側基板設計的半導體封裝及其製造方法
JP6447073B2 (ja) 配線基板及びラミネート装置
CN111863737A (zh) 一种嵌入式器件封装基板及其制造方法
JP2014045092A (ja) 部品内蔵基板
JP4341484B2 (ja) 半導体装置およびその製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees