JP6447073B2 - 配線基板及びラミネート装置 - Google Patents
配線基板及びラミネート装置 Download PDFInfo
- Publication number
- JP6447073B2 JP6447073B2 JP2014249306A JP2014249306A JP6447073B2 JP 6447073 B2 JP6447073 B2 JP 6447073B2 JP 2014249306 A JP2014249306 A JP 2014249306A JP 2014249306 A JP2014249306 A JP 2014249306A JP 6447073 B2 JP6447073 B2 JP 6447073B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- adhesive layer
- support
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
第1樹脂層14は、導電層30上に設けられる樹脂層であり、開口部14aを有している。第1樹脂層14は、例えばエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、又はシリコン等の樹脂材料及びこれらの複合材料を含む。また、第1樹脂層14は、無機フィラー又は有機フィラーが含まれていてもよい。第1樹脂層14は、例えばエポキシ樹脂及びガラス繊維が組み合わせた材料を含んでもよい。第1樹脂層14として、例えばエポキシ系の絶縁性樹脂等からなるレジストが用いられてもよい。第1樹脂層14の厚さは、例えば0.5μm以上30μm以下である。
ガラスキャリアへの銅箔のラミネート方式はロールラミネートとし、ガラスキャリアの搬送速度を10mm/minとした。
ガラスキャリア上面およびラミネータロール間のギャップは70μmに設定した。UVカットフィルタをラミネータロールとガラスキャリアの接触箇所よりガラスキャリア搬送方向手前側の全面が隠されるように設置した。
上記方式で銅箔をラミネートしたサンプルと、リファレンスとして従来方式の、銅箔のラミネート完了の後にUV硬化を行ったサンプルで銅箔上の平坦度を比較した。なお、平坦度は面内を10mm間隔で格子状に測定し、その最大値と最小値との差で比較した。
その結果、リファレンスのサンプルでは20μmの平坦度であったのに対し、本発明のラミネート方法で作成したサンプルは3μmの平坦度となった。
11 配線基板
12 支持体
13 接着剤層
13a 第1接着剤層
13b 感光性硬化樹脂接着剤層
14 第1樹脂層
14a 第1樹脂層14の開口部
15 接続パッド
16 シード層
17 レジスト
17a レジスト17の開口部
18 配線パターン
19 第2樹脂層
19a 第2樹脂層19に設けられている開口部
20 接続端子
21 積層体
22 半導体チップ
23 突起電極
24 アンダーフィル
25 モールド樹脂
30 導電層
31 外部接続端子
32 ダイシングテープ
33 プレス
34 ラミネートロール
35 フィルタ
L1 レーザー光
L2 UV光
Claims (3)
- 透明な支持体と、前記支持体の主面上に設けられ、光により分解可能な樹脂を含む第1接着剤層と、前記第1接着剤層上に設けられた、光の照射により硬化する樹脂を含む感光性硬化接着剤層と、前記感光性硬化接着剤層上に設けられた少なくとも一層以上の導電層、樹脂層及び配線パターン層とを有する配線基板を製造するラミネート装置であって、
前記透明な支持体と前記導電層もしくは前記樹脂層とのラミネートによる接着を前記感光性硬化接着剤層で行う手段と、
前記感光性硬化接着剤層を露光する光源と、を備え、
前記光源により露光することによる前記感光性硬化接着剤層の硬化と、前記透明な支持体と前記導電層もしくは前記樹脂層とのラミネートによる接着を同時に行う、ラミネート装置。 - 前記光源の光を遮光するフィルタをさらに備える、請求項1に記載のラミネート装置。
- 前記フィルタが、前記透明な支持体と前記導電層もしくは前記樹脂層とがラミネートされたエリアの前記感光性硬化接着剤層にのみ、露光する光が照射されるように設置されている、請求項2に記載のラミネート装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249306A JP6447073B2 (ja) | 2014-12-09 | 2014-12-09 | 配線基板及びラミネート装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249306A JP6447073B2 (ja) | 2014-12-09 | 2014-12-09 | 配線基板及びラミネート装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016111275A JP2016111275A (ja) | 2016-06-20 |
JP6447073B2 true JP6447073B2 (ja) | 2019-01-09 |
Family
ID=56124898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014249306A Active JP6447073B2 (ja) | 2014-12-09 | 2014-12-09 | 配線基板及びラミネート装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6447073B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6743738B2 (ja) * | 2017-03-27 | 2020-08-19 | 信越化学工業株式会社 | 積層体及びその製造方法 |
JP6662337B2 (ja) | 2017-03-27 | 2020-03-11 | 信越化学工業株式会社 | 半導体装置及びその製造方法、並びに積層体 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150171A (ja) * | 2005-11-30 | 2007-06-14 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2010147293A (ja) * | 2008-12-19 | 2010-07-01 | Casio Computer Co Ltd | 半導体装置の製造方法 |
-
2014
- 2014-12-09 JP JP2014249306A patent/JP6447073B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016111275A (ja) | 2016-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101995141B1 (ko) | 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법 | |
TWI396478B (zh) | 印刷布線板 | |
JP4883203B2 (ja) | 半導体装置の製造方法 | |
US20110079913A1 (en) | Semiconductor device and method of manufacturing the same | |
JP6691451B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
US20120018870A1 (en) | Chip scale package and fabrication method thereof | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
WO2016116980A1 (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
JP5296636B2 (ja) | 半導体パッケージの製造方法 | |
JP6455197B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP5543754B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2017050464A (ja) | 配線基板積層体、その製造方法及び半導体装置の製造方法 | |
JP6497149B2 (ja) | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 | |
JP6447073B2 (ja) | 配線基板及びラミネート装置 | |
JP5541618B2 (ja) | 半導体パッケージの製造方法 | |
JP6963174B2 (ja) | プリント基板、光源装置および半導体装置、ならびにそれらの製造方法 | |
JP2017168639A (ja) | 配線基板及びこれを用いた半導体装置の製造方法 | |
JP6776686B2 (ja) | 配線基板及び配線基板、半導体装置の製造方法 | |
JP5292848B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP6447075B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP2018018933A (ja) | デボンディング装置 | |
JP2016134496A (ja) | 平板プレス装置及び基板の製造方法 | |
JP2017022213A (ja) | プリント配線基板 | |
JP6593136B2 (ja) | 配線基板積層体、半導体装置、及び半導体装置の製造方法 | |
JP6930073B2 (ja) | 配線基板積層体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6447073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |