JP2956480B2 - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JP2956480B2 JP2956480B2 JP6156905A JP15690594A JP2956480B2 JP 2956480 B2 JP2956480 B2 JP 2956480B2 JP 6156905 A JP6156905 A JP 6156905A JP 15690594 A JP15690594 A JP 15690594A JP 2956480 B2 JP2956480 B2 JP 2956480B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- semiconductor device
- type semiconductor
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【産業上の利用分野】本発明は、複数のボ−ル端子を底
面に有したＢＧＡ（ボ−ルグリッドアレイ）型半導体装
置に関し、特に、パッケ−ジの軽量薄型化とコストダウ
ンを図り、放熱性を高めたＢＧＡ型半導体装置に関す
る。
面に有したＢＧＡ（ボ−ルグリッドアレイ）型半導体装
置に関し、特に、パッケ−ジの軽量薄型化とコストダウ
ンを図り、放熱性を高めたＢＧＡ型半導体装置に関す
る。
【０００２】
【従来の技術】従来のＢＧＡ型半導体装置の断面構造を
図４に示す。このＢＧＡ型半導体装置は、多層配線２を
有する多層配線基板１と、多層配線基板１の表面に形成
された配線パタ−ン３と、多層配線基板１上に設けられ
たＬＳＩチップ４と、ＬＳＩチップ４の電極（図示せ
ず）と配線パタ−ン３を接続するボンディングワイヤ５
と、ＬＳＩチップ４およびその周囲を封止するモ−ルド
樹脂６と、多層配線基板１の底面に形成された複数のボ
−ル端子７から構成されている。ボ−ル端子７は多層配
線基板１の底面に設けられたボ−ル形成ランド８の上
に、ハンダペ−スト印刷法やボ−ル振込法等により形成
される。
図４に示す。このＢＧＡ型半導体装置は、多層配線２を
有する多層配線基板１と、多層配線基板１の表面に形成
された配線パタ−ン３と、多層配線基板１上に設けられ
たＬＳＩチップ４と、ＬＳＩチップ４の電極（図示せ
ず）と配線パタ−ン３を接続するボンディングワイヤ５
と、ＬＳＩチップ４およびその周囲を封止するモ−ルド
樹脂６と、多層配線基板１の底面に形成された複数のボ
−ル端子７から構成されている。ボ−ル端子７は多層配
線基板１の底面に設けられたボ−ル形成ランド８の上
に、ハンダペ−スト印刷法やボ−ル振込法等により形成
される。
【０００３】この装置では、多層配線基板１の多層配線
２により、ＬＳＩチップ４の周囲のボンディングワイヤ
５の接続部と、底面にあるボ−ル端子７が接続されてい
る。多層配線基板を用いる理由は、配線基板技術では0.
３ｍｍのピッチが限界であることから、単層では不可能
な複雑な回路の配線引き回しを可能にするためである。
多層配線２の各層の導体はバイアホ−ル２ｂで相互に接
続されている。
２により、ＬＳＩチップ４の周囲のボンディングワイヤ
５の接続部と、底面にあるボ−ル端子７が接続されてい
る。多層配線基板を用いる理由は、配線基板技術では0.
３ｍｍのピッチが限界であることから、単層では不可能
な複雑な回路の配線引き回しを可能にするためである。
多層配線２の各層の導体はバイアホ−ル２ｂで相互に接
続されている。
【０００４】モールド樹脂６は、ＬＳＩチップの全体を
封止し、かつ、配線パターン３とＬＳＩチップ４の電極
の間を接続するボンディングワイヤ５を保護するもの
で、多層配線基板１の片面（ＬＳＩチップ４側）のみに
施されている。
封止し、かつ、配線パターン３とＬＳＩチップ４の電極
の間を接続するボンディングワイヤ５を保護するもの
で、多層配線基板１の片面（ＬＳＩチップ４側）のみに
施されている。
【０００５】このような構成を有するＢＧＡ型半導体装
置は、その底面のボ−ル端子７を用いてプリント基板配
線等に実装される。ボ−ル端子７をプリント配線基板等
の回路パタ−ンに接続することにより、この回路パタ−
ンとＬＳＩチップ４とが接続される。
置は、その底面のボ−ル端子７を用いてプリント基板配
線等に実装される。ボ−ル端子７をプリント配線基板等
の回路パタ−ンに接続することにより、この回路パタ−
ンとＬＳＩチップ４とが接続される。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来のＢＧＡ型半導体装置には以下の問題がある。 (1) 片側全体をモールド樹脂で封止しているため、厚さ
と重量が増す。重さが増すと、半導体装置（パッケー
ジ）を搭載するＰＷＢを薄くすることができない。 (2) ＬＳＩチップがモールド樹脂で広く厚く封止されて
いるため、放熱性が悪い。熱抵抗は通常６０℃／Ｗほど
もあるので、無風で出力０．５Ｗの半導体素子の収納が
限度である。 (3) モールド樹脂を多層配線基板の片面のみに施してい
るため、多層配線基板の反りが発生し、下面のボールの
高さが不均一となる。
来のＢＧＡ型半導体装置には以下の問題がある。 (1) 片側全体をモールド樹脂で封止しているため、厚さ
と重量が増す。重さが増すと、半導体装置（パッケー
ジ）を搭載するＰＷＢを薄くすることができない。 (2) ＬＳＩチップがモールド樹脂で広く厚く封止されて
いるため、放熱性が悪い。熱抵抗は通常６０℃／Ｗほど
もあるので、無風で出力０．５Ｗの半導体素子の収納が
限度である。 (3) モールド樹脂を多層配線基板の片面のみに施してい
るため、多層配線基板の反りが発生し、下面のボールの
高さが不均一となる。
【０００７】(4) ＬＳＩチップが不良品であっても、多
数のボンディングワイヤを用いたボンディング作業を経
て多層配線基板との接続が終わらないと、ＬＳＩチップ
の不良が検査できず、作業および部品のロスが大きい。
特にボンディングワイヤとして通常、金線を用いるた
め、そのロスによるコストアップが大きい。ボンディン
グワイヤを用いたボンディング作業の時間は、ピン数３
００のＬＳＩチップの場合チップ当たり７５秒から１５
０秒となる。ＬＳＩチップの不良率が１０％とすると、
例えばチップ当たり５０円のコスト高となる。
数のボンディングワイヤを用いたボンディング作業を経
て多層配線基板との接続が終わらないと、ＬＳＩチップ
の不良が検査できず、作業および部品のロスが大きい。
特にボンディングワイヤとして通常、金線を用いるた
め、そのロスによるコストアップが大きい。ボンディン
グワイヤを用いたボンディング作業の時間は、ピン数３
００のＬＳＩチップの場合チップ当たり７５秒から１５
０秒となる。ＬＳＩチップの不良率が１０％とすると、
例えばチップ当たり５０円のコスト高となる。
【０００８】それ故、本発明の目的は薄型、軽量のＢＧ
Ａ型半導体装置を提供することにある。
Ａ型半導体装置を提供することにある。
【０００９】本発明の他の目的は、放熱性がすぐれたＢ
ＧＡ型半導体装置を提供することにある。
ＧＡ型半導体装置を提供することにある。
【００１０】本発明のさらに他の目的は、下面のボ−ル
が一平面上に位置するＢＧＡ型半導体装置を提供するこ
とにある。
が一平面上に位置するＢＧＡ型半導体装置を提供するこ
とにある。
【００１１】本発明の別の目的は、半導体素子の不良を
工程の早い段階で検出し、不良半導体素子の組み込みに
よるコスト増大が防止できる、ＢＧＡ型半導体装置を提
供することにある。
工程の早い段階で検出し、不良半導体素子の組み込みに
よるコスト増大が防止できる、ＢＧＡ型半導体装置を提
供することにある。
【００１２】
【課題を解決するための手段】本発明では、薄型、軽量
で、放熱性がすぐれ、下面のボールが一平面上に位置
し、かつ不良半導体素子の組み込みによるコスト増大が
防止されたＢＧＡ型半導体装置を提供するため、導体ボ
ールから成る複数の端子を下面に有する多層配線基板
と、この多層配線基板の上に載置された半導体素子とを
具え、前記端子が前記半導体素子の電極端子にそれぞれ
接続されているＢＧＡ（ボールグリッドアレイ）型半導
体装置において、前記多層配線基板と前記半導体素子を
接続するＴＡＢテープキャリアを具え、このＴＡＢテー
プキャリアのインナーリードが前記半導体素子の電極端
子に、アウターリードが前記多層配線基板の表面の配線
パターンに、それぞれ接続されていると共に、前記イン
ナーリードと前記電極端子の接合部が封止レジンでポッ
ティング封止されており、さらに、前記ＴＡＢテープキ
ャリアのアウターリードと前記多層配線基板の表面の配
線パターンの接続部が、１０ないし４０％の金を含む金
−錫合金で構成されているＢＧＡ型半導体装置を提供す
る。
で、放熱性がすぐれ、下面のボールが一平面上に位置
し、かつ不良半導体素子の組み込みによるコスト増大が
防止されたＢＧＡ型半導体装置を提供するため、導体ボ
ールから成る複数の端子を下面に有する多層配線基板
と、この多層配線基板の上に載置された半導体素子とを
具え、前記端子が前記半導体素子の電極端子にそれぞれ
接続されているＢＧＡ（ボールグリッドアレイ）型半導
体装置において、前記多層配線基板と前記半導体素子を
接続するＴＡＢテープキャリアを具え、このＴＡＢテー
プキャリアのインナーリードが前記半導体素子の電極端
子に、アウターリードが前記多層配線基板の表面の配線
パターンに、それぞれ接続されていると共に、前記イン
ナーリードと前記電極端子の接合部が封止レジンでポッ
ティング封止されており、さらに、前記ＴＡＢテープキ
ャリアのアウターリードと前記多層配線基板の表面の配
線パターンの接続部が、１０ないし４０％の金を含む金
−錫合金で構成されているＢＧＡ型半導体装置を提供す
る。
【００１３】ＴＡＢテ−プキャリア（アウタ−リ−ド）
と多層配線基板の表面の配線パタ−ンの接続部は、１０
ないし４０％の金を含む金−錫合金で成ることが好まし
い。このような組成の合金を用いると、２５０℃程度の
比較的低い温度かつ短時間で接合できるので、接合の際
有機基板を劣化させない。
と多層配線基板の表面の配線パタ−ンの接続部は、１０
ないし４０％の金を含む金−錫合金で成ることが好まし
い。このような組成の合金を用いると、２５０℃程度の
比較的低い温度かつ短時間で接合できるので、接合の際
有機基板を劣化させない。
【００１４】ＴＡＢテ−プキャリアは、５０ないし１５
０ミクロンの厚さのポリイミド等の絶縁体フィルムの上
にエポキシ系その他の接着剤により貼り付けられた導体
（主に銅）箔を所要のパタ−ンにフォトエッチングし
て、インナ−リ−ド、アウタ−リ−ドを形成させたもの
である。銅層の表面には、通常、ニッケル下地処理を施
した上に厚さ0.２ないし0.６ミクロンの金めっきを施
す。アウタ−リ−ドは多層配線基板との接続のため、通
常、接続前に所定の形状に曲げ加工される。
０ミクロンの厚さのポリイミド等の絶縁体フィルムの上
にエポキシ系その他の接着剤により貼り付けられた導体
（主に銅）箔を所要のパタ−ンにフォトエッチングし
て、インナ−リ−ド、アウタ−リ−ドを形成させたもの
である。銅層の表面には、通常、ニッケル下地処理を施
した上に厚さ0.２ないし0.６ミクロンの金めっきを施
す。アウタ−リ−ドは多層配線基板との接続のため、通
常、接続前に所定の形状に曲げ加工される。
【００１５】半導体素子は例えばピン数２００ないし５
００のＬＳＩチップである。ＴＡＢテ−プキャリアのイ
ンナ−リ−ドとの接続のため、電極端子には通常、金バ
ンプを設けるが、金バンプを設けず超音波接合により接
続することも可能である。
００のＬＳＩチップである。ＴＡＢテ−プキャリアのイ
ンナ−リ−ドとの接続のため、電極端子には通常、金バ
ンプを設けるが、金バンプを設けず超音波接合により接
続することも可能である。
【００１６】多層配線基板は通常２ないし４層のものが
用いられる。もちろん５層以上でもよい。導体層の数は
半導体素子のピン数や、電源層、グラウンド層の設け方
により変わる。絶縁体としてはセラミック、ガラス／エ
ポキシ、ポリイミド等を用いる。
用いられる。もちろん５層以上でもよい。導体層の数は
半導体素子のピン数や、電源層、グラウンド層の設け方
により変わる。絶縁体としてはセラミック、ガラス／エ
ポキシ、ポリイミド等を用いる。
【００１７】多層配線基板の配線パタ−ンには、セラミ
ック多層基板の場合はペ−スト印刷による銅厚膜が、ガ
ラス／エポキシ、ポリイミド等の有機多層基板の場合は
厚さ１０ないし２０ミクロンの銅箔が用いられる。ＴＡ
Ｂテ−プキャリアのアウタ−リ−ドと接合するための表
面パッドの部分の銅層の表面には、厚さ５ないし１５ミ
クロンの錫めっきを施す。これによりＴＡＢテ−プキャ
リアのアウタ−リ−ドとの接合部を１０ないし４０％の
金を含む金−錫合金で構成することができる。
ック多層基板の場合はペ−スト印刷による銅厚膜が、ガ
ラス／エポキシ、ポリイミド等の有機多層基板の場合は
厚さ１０ないし２０ミクロンの銅箔が用いられる。ＴＡ
Ｂテ−プキャリアのアウタ−リ−ドと接合するための表
面パッドの部分の銅層の表面には、厚さ５ないし１５ミ
クロンの錫めっきを施す。これによりＴＡＢテ−プキャ
リアのアウタ−リ−ドとの接合部を１０ないし４０％の
金を含む金−錫合金で構成することができる。
【００１８】ＴＡＢテ−プキャリアのアウタ−リ−ドと
多層配線基板の表面の接続パッドを１０ないし４０％の
金を含む金−錫合金で接合すると、２５０℃程度の比較
的低温で接合できるので、有機基板を劣化させないで接
合を行なうことができる。特開平５−１３６３１８号に
記載されたように、加熱器具を用いると３ないし５秒間
で３００ないし５００ピンを同時に接合できる。
多層配線基板の表面の接続パッドを１０ないし４０％の
金を含む金−錫合金で接合すると、２５０℃程度の比較
的低温で接合できるので、有機基板を劣化させないで接
合を行なうことができる。特開平５−１３６３１８号に
記載されたように、加熱器具を用いると３ないし５秒間
で３００ないし５００ピンを同時に接合できる。
【００１９】多層配線基板の裏面に形成する導体ボ−ル
には、４０％の鉛を含む共晶はんだ合金、１０％の錫を
含む耐熱はんだ合金、単体の銅等が用いられる。ボ−ル
の形成にはボ−ル振込法や、はんだペ−スト印刷法を用
いる。
には、４０％の鉛を含む共晶はんだ合金、１０％の錫を
含む耐熱はんだ合金、単体の銅等が用いられる。ボ−ル
の形成にはボ−ル振込法や、はんだペ−スト印刷法を用
いる。
【００２０】
【作用】本発明のＢＧＡ型半導体装置は、底面に複数の
ボール端子を設けた多層配線基板と、多層配線基板上に
載置された半導体素子と、そして半導体素子の電極と多
層配線基板の表面の配線パターンを接続するＴＡＢテー
プキャリアから成り、このＴＡＢテープキャリアのイン
ナーリードが半導体素子の電極に接続され、アウターリ
ードが多層配線基板の表面の配線パターンに１０ないし
４０％の金を含む金−錫合金で接合されている。それ
故、多層配線基板下面の複数の導体ボールは、基板の劣
化を伴うことなく多層配線基板の配線パターンとバイア
ホール、基板表面の配線パターン、ＴＡＢテープキャリ
アのアウターリード、インナーリードを経て半導体素子
の電極端子に、それぞれ接続される。
ボール端子を設けた多層配線基板と、多層配線基板上に
載置された半導体素子と、そして半導体素子の電極と多
層配線基板の表面の配線パターンを接続するＴＡＢテー
プキャリアから成り、このＴＡＢテープキャリアのイン
ナーリードが半導体素子の電極に接続され、アウターリ
ードが多層配線基板の表面の配線パターンに１０ないし
４０％の金を含む金−錫合金で接合されている。それ
故、多層配線基板下面の複数の導体ボールは、基板の劣
化を伴うことなく多層配線基板の配線パターンとバイア
ホール、基板表面の配線パターン、ＴＡＢテープキャリ
アのアウターリード、インナーリードを経て半導体素子
の電極端子に、それぞれ接続される。
【００２１】半導体素子の電極端子と多層配線基板との
接続がＴＡＢテ−プキャリアのアウタ−リ−ド、インナ
−リ−ドによって行なわれるので、多層配線基板との接
続が終わらなくても、ＬＳＩチップの不良を検査でき、
作業および部品のロスを防ぐことができる。特にボンデ
ィングワイヤとして通常用いられる金線のロスによるコ
ストアップが解消される。
接続がＴＡＢテ−プキャリアのアウタ−リ−ド、インナ
−リ−ドによって行なわれるので、多層配線基板との接
続が終わらなくても、ＬＳＩチップの不良を検査でき、
作業および部品のロスを防ぐことができる。特にボンデ
ィングワイヤとして通常用いられる金線のロスによるコ
ストアップが解消される。
【００２２】ＴＡＢテープキャリアを用いた場合従来の
モ−ルド樹脂による封止が不要となるため、ＢＧＡ型半
導体装置を薄くすることができ、放熱をよくすることが
できる。また、モ−ルド樹脂を多層配線基板の片面のみ
に施すことによる多層配線基板の反りが生じないから、
下面のボ−ルの高さを均一にすることができる。
モ−ルド樹脂による封止が不要となるため、ＢＧＡ型半
導体装置を薄くすることができ、放熱をよくすることが
できる。また、モ−ルド樹脂を多層配線基板の片面のみ
に施すことによる多層配線基板の反りが生じないから、
下面のボ−ルの高さを均一にすることができる。
【００２３】
【実施例】以下に実施例を示し、本発明をより具体的に
説明する。 ［実施例１］図１に本発明によるＢＧＡ型半導体装置の
断面を示す。また図２に一部分の拡大断面図を示す。こ
のＢＧＡ型半導体装置は、底面に複数のボ−ル端子７を
設けた多層配線基板１と、多層配線基板１上に設けられ
たＬＳＩチップ４（半導体素子）と、ＴＡＢテ−プキャ
リア１１から主に構成されている。ＴＡＢテ−プキャリ
ア１１は、ポリイミドフィルム１２上に貼り付けられた
インナ−リ−ド１３とアウタ−リ−ド１４を有する。イ
ンナ−リ−ド１３はＬＳＩチップ４の電極バンプ４ａに
接合され、アウタ−リ−ド１４は、接合部１５を介して
多層配線基板１の表面の配線パッド２ａに接合されてい
る。ボ−ル端子７は多層配線基板１の底面のボ−ル形成
ランド８の上に形成される。多層配線基板１の各層の配
線パタ−ン２の導体はバイアホ−ル２ｂで相互に接続さ
れている。
説明する。 ［実施例１］図１に本発明によるＢＧＡ型半導体装置の
断面を示す。また図２に一部分の拡大断面図を示す。こ
のＢＧＡ型半導体装置は、底面に複数のボ−ル端子７を
設けた多層配線基板１と、多層配線基板１上に設けられ
たＬＳＩチップ４（半導体素子）と、ＴＡＢテ−プキャ
リア１１から主に構成されている。ＴＡＢテ−プキャリ
ア１１は、ポリイミドフィルム１２上に貼り付けられた
インナ−リ−ド１３とアウタ−リ−ド１４を有する。イ
ンナ−リ−ド１３はＬＳＩチップ４の電極バンプ４ａに
接合され、アウタ−リ−ド１４は、接合部１５を介して
多層配線基板１の表面の配線パッド２ａに接合されてい
る。ボ−ル端子７は多層配線基板１の底面のボ−ル形成
ランド８の上に形成される。多層配線基板１の各層の配
線パタ−ン２の導体はバイアホ−ル２ｂで相互に接続さ
れている。
【００２４】ＬＳＩチップ４は３００ピンの半導体素子
である。ＴＡＢテ−プキャリア１１は、厚さ７５ミクロ
ンのポリイミドフィルム１２上に厚さ２５ミクロンの銅
箔をエポキシ系接着剤で貼り付けたものである。この銅
箔のフォトケミカルエッチングによりインナ−リ−ド１
３、アウタ−リ−ド１４、およびフィルム上の配線パタ
−ンが形成される。これらの上には厚さ0.５ミクロンの
ニッケルめっきを施した上に厚さ0.５ミクロンの金めっ
きが施されている。
である。ＴＡＢテ−プキャリア１１は、厚さ７５ミクロ
ンのポリイミドフィルム１２上に厚さ２５ミクロンの銅
箔をエポキシ系接着剤で貼り付けたものである。この銅
箔のフォトケミカルエッチングによりインナ−リ−ド１
３、アウタ−リ−ド１４、およびフィルム上の配線パタ
−ンが形成される。これらの上には厚さ0.５ミクロンの
ニッケルめっきを施した上に厚さ0.５ミクロンの金めっ
きが施されている。
【００２５】多層配線基板１は４層の導体層を有するセ
ラミック基板である。各層の配線パタ−ン２の導体は銅
ペ−スト厚膜印刷により形成される。最上層の配線パタ
−ンには７ないし１０ミクロンの錫めっきが施されてい
る。バイアホ−ル２ｂを介する各層の導体の接続には、
モリブデンペ−ストの穴埋め印刷を用いた。
ラミック基板である。各層の配線パタ−ン２の導体は銅
ペ−スト厚膜印刷により形成される。最上層の配線パタ
−ンには７ないし１０ミクロンの錫めっきが施されてい
る。バイアホ−ル２ｂを介する各層の導体の接続には、
モリブデンペ−ストの穴埋め印刷を用いた。
【００２６】上述のＢＧＡ型半導体装置は以下のように
して製造した。ＬＳＩチップ４の電極と一致する位置に
インナ−リ−ド１３を有するＴＡＢテ−プキャリア１１
を製造した。すなわち、厚さ７５ミクロンのポリイミド
フィルム１２上に厚さ２５ミクロンの銅箔をエポキシ系
接着剤で貼り付けた。この銅箔のフォトケミカルエッチ
ングによりインナ−リ−ド１３、アウタ−リ−ド１４及
びフィルム上の配線パタ−ンを形成した。これらの上に
厚さ0.５ミクロンのニッケルめっきを施し、さらに厚さ
0.５ミクロンの金めっきを施した。
して製造した。ＬＳＩチップ４の電極と一致する位置に
インナ−リ−ド１３を有するＴＡＢテ−プキャリア１１
を製造した。すなわち、厚さ７５ミクロンのポリイミド
フィルム１２上に厚さ２５ミクロンの銅箔をエポキシ系
接着剤で貼り付けた。この銅箔のフォトケミカルエッチ
ングによりインナ−リ−ド１３、アウタ−リ−ド１４及
びフィルム上の配線パタ−ンを形成した。これらの上に
厚さ0.５ミクロンのニッケルめっきを施し、さらに厚さ
0.５ミクロンの金めっきを施した。
【００２７】セラミック板上に銅ペ−スト厚膜印刷によ
り形成された４層の導体層を有する多層配線基板を用意
し、その最上層の配線パタ−ンに無電解めっき法により
７ないし１０ミクロンの錫めっきを施した。ＬＳＩチッ
プ４の表面の電極部には、金めっきでパンプ４a を形成
した。
り形成された４層の導体層を有する多層配線基板を用意
し、その最上層の配線パタ−ンに無電解めっき法により
７ないし１０ミクロンの錫めっきを施した。ＬＳＩチッ
プ４の表面の電極部には、金めっきでパンプ４a を形成
した。
【００２８】これらの部品を次のようにして組み立て
た。ＬＳＩチップ４のパンプ４a とＴＡＢテ−プキャリ
ア１１のインナ−リ−ド１３とを超音波シングルポイン
トボンダ−により接合した。接合後、ＬＳＩチップ４の
表面および接合部をエポキシ系の封止レジン１６でポッ
ティング封止した。ポッティング封止には、液状の封止
レジンをディスペンサ−（部分塗布用筆）で塗布した。
た。ＬＳＩチップ４のパンプ４a とＴＡＢテ−プキャリ
ア１１のインナ−リ−ド１３とを超音波シングルポイン
トボンダ−により接合した。接合後、ＬＳＩチップ４の
表面および接合部をエポキシ系の封止レジン１６でポッ
ティング封止した。ポッティング封止には、液状の封止
レジンをディスペンサ−（部分塗布用筆）で塗布した。
【００２９】ここまでの組立品（ＴＡＢチップ）にバ−
ンイン試験を行なった。バ−ンイン試験は、通電しなが
ら温度１５０℃で１０時間加熱し、エ−ジングしながら
良品を選別するものである。良品チップのみについて、
アウタ−リ−ド１４に曲げ加工した。曲げ加工は金型を
用いて連続的に行なった。曲げ加工後のアウタ−リ−ド
１４を多層配線基板１の表面の配線パッド２ａと位置合
わせし、加熱接合ツ−ルを用いて３００本のピンを同時
接合した。接合ツ−ルの温度は２５０℃とし、１０ｋｇ
／ｃｍ2 の加圧下に５秒間で接合した。多層配線基板１
は縦横とも３１ｍｍ、厚さ0.３５ｍｍのものである。
ンイン試験を行なった。バ−ンイン試験は、通電しなが
ら温度１５０℃で１０時間加熱し、エ−ジングしながら
良品を選別するものである。良品チップのみについて、
アウタ−リ−ド１４に曲げ加工した。曲げ加工は金型を
用いて連続的に行なった。曲げ加工後のアウタ−リ−ド
１４を多層配線基板１の表面の配線パッド２ａと位置合
わせし、加熱接合ツ−ルを用いて３００本のピンを同時
接合した。接合ツ−ルの温度は２５０℃とし、１０ｋｇ
／ｃｍ2 の加圧下に５秒間で接合した。多層配線基板１
は縦横とも３１ｍｍ、厚さ0.３５ｍｍのものである。
【００３０】最後に多層配線基板１の下面にボ−ル７を
形成した。直径２０ないし２５μｍのはんだ粒子（錫
６、鉛４）をイミダゾ−ル系フラックス、アルコ−ルと
混合してはんだペ−ストとし、これをメタルマスクスク
リ−ン印刷法によりボ−ル形成ランド１２の上に塗布し
た。全体を温度２３０℃のリフロ−炉に通し、窒素ガス
気流中ではんだ粒子を溶融し、はんだの表面張力でボ−
ル７を形成させた。ボ−ルの数は２２５、ボ−ルのピッ
チは１．５ｍｍである。
形成した。直径２０ないし２５μｍのはんだ粒子（錫
６、鉛４）をイミダゾ−ル系フラックス、アルコ−ルと
混合してはんだペ−ストとし、これをメタルマスクスク
リ−ン印刷法によりボ−ル形成ランド１２の上に塗布し
た。全体を温度２３０℃のリフロ−炉に通し、窒素ガス
気流中ではんだ粒子を溶融し、はんだの表面張力でボ−
ル７を形成させた。ボ−ルの数は２２５、ボ−ルのピッ
チは１．５ｍｍである。
【００３１】これで組立が終了するので、この後、接合
部、ボ−ル部等について外観検査を行なった。バ−ンイ
ン試験は多層配線基板１との接続前に済んでいるので、
行なう必要がない。
部、ボ−ル部等について外観検査を行なった。バ−ンイ
ン試験は多層配線基板１との接続前に済んでいるので、
行なう必要がない。
【００３２】完成したＢＧＡ型半導体装置は厚さが１．
４ｍｍ、重量が３．１ｇであった。これは、ボ−ル数２
２５の従来のＢＧＡ型半導体装置に比べて厚さが約１／
３、重量が約６割である。従来のＢＧＡ型半導体装置は
さらに放熱板を取り付ける必要があるが、本発明のもの
は放熱板を必要としないので、放熱板込みの重量で比較
すると、本発明のものは従来品の約１／３である。
４ｍｍ、重量が３．１ｇであった。これは、ボ−ル数２
２５の従来のＢＧＡ型半導体装置に比べて厚さが約１／
３、重量が約６割である。従来のＢＧＡ型半導体装置は
さらに放熱板を取り付ける必要があるが、本発明のもの
は放熱板を必要としないので、放熱板込みの重量で比較
すると、本発明のものは従来品の約１／３である。
【００３３】ＴＡＢチップと多層配線基板との接続前に
不良品検査を行なうため、不良ＬＳＩチップの組み込み
による材料および労力のロスが減少し、これにより約６
％のコスト減が達成された。
不良品検査を行なうため、不良ＬＳＩチップの組み込み
による材料および労力のロスが減少し、これにより約６
％のコスト減が達成された。
【００３４】［実施例２］実施例１における多層配線基
板１としてポリイミド多層配線基板を用いた。その他の
構成は実施例１と同じである。
板１としてポリイミド多層配線基板を用いた。その他の
構成は実施例１と同じである。
【００３５】［実施例３］本発明によるＢＧＡ型半導体
装置の別の例の断面を図３に示す。このＢＧＡ型半導体
装置では、ＴＡＢテ−プキャリア１１の代わりにフリッ
プＴＡＢ３１を用いた。フリップＴＡＢはＬＳＩチップ
４を接続後ポリイミドフィルムおよびアウタリードを除
去してインナーリ−ド部のみが残される。フリップＴＡ
Ｂは構造上多層配線基板１への接続ピッチとＬＳＩチッ
プ４への接続ピッチが同じなので、位置合わせには画像
認識付高精度接合機を用いた。フリップＴＡＢを用いる
と、ベ−スフィルムがない分ＴＡＢ部分を小型化すると
ともに、ボ−ルグリッドのピッチを小さくして、全体を
小型化できる。例えばボ−ルグリッドのピッチを１．０
ｍｍとし、３００ピンのＬＳＩチップ４に対して多層配
線基板１の寸法を２０ｍｍ角にすることができた。
装置の別の例の断面を図３に示す。このＢＧＡ型半導体
装置では、ＴＡＢテ−プキャリア１１の代わりにフリッ
プＴＡＢ３１を用いた。フリップＴＡＢはＬＳＩチップ
４を接続後ポリイミドフィルムおよびアウタリードを除
去してインナーリ−ド部のみが残される。フリップＴＡ
Ｂは構造上多層配線基板１への接続ピッチとＬＳＩチッ
プ４への接続ピッチが同じなので、位置合わせには画像
認識付高精度接合機を用いた。フリップＴＡＢを用いる
と、ベ−スフィルムがない分ＴＡＢ部分を小型化すると
ともに、ボ−ルグリッドのピッチを小さくして、全体を
小型化できる。例えばボ−ルグリッドのピッチを１．０
ｍｍとし、３００ピンのＬＳＩチップ４に対して多層配
線基板１の寸法を２０ｍｍ角にすることができた。
【００３６】
【発明の効果】本発明によると、樹脂モールドによる封
止を用いないので、薄型、軽量で、放熱性がすぐれたＢ
ＧＡ型半導体装置が得られ、そしてＢＧＡ型半導体装置
の下面のボールの高さも均一にすることができる。そし
て、ＴＡＢテープキャリアのアウターリードと多層配線
基板の表面の配線パターンが１０ないし４０％の金を含
む金−錫合金で接合されるため、基板の劣化がない。ま
た多層配線基板の接続前に不良品検査が可能となるた
め、不良ＬＳＩチップの組み込みによるコスト増大が防
止される。
止を用いないので、薄型、軽量で、放熱性がすぐれたＢ
ＧＡ型半導体装置が得られ、そしてＢＧＡ型半導体装置
の下面のボールの高さも均一にすることができる。そし
て、ＴＡＢテープキャリアのアウターリードと多層配線
基板の表面の配線パターンが１０ないし４０％の金を含
む金−錫合金で接合されるため、基板の劣化がない。ま
た多層配線基板の接続前に不良品検査が可能となるた
め、不良ＬＳＩチップの組み込みによるコスト増大が防
止される。
【図１】本発明のＢＧＡ型半導体装置の断面図。
【図２】本発明のＢＧＡ型半導体装置の部分拡大断面
図。
図。
【図３】本発明のＢＧＡ型半導体装置の断面図。
【図４】従来のＢＧＡ型半導体装置の断面図。
１ 多層配線基板 ２ 多層配線パタ−ン ２ａ 配線パッド ２ｂ バイアホ−ル ３ 配線パタ−ン ４ ＬＳＩチップ ４ａ 電極バンプ ５ ボンディングワイヤ ６ モ−ルド樹脂 ７ ボ−ル、ボ−ル端子 ８ ボ−ル形成ランド １１ ＴＡＢテ−プキャリア １２ ポリイミドフィルム １３ インナ−リ−ド １４ アウタ−リ−ド １５ 接合部 １６ 封止レジン ３１ フリップＴＡＢ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 21/60
Claims (2)
- 【請求項１】導体ボールから成る複数の端子を下面に有
する多層配線基板と、この多層配線基板の上に載置され
た半導体素子とを具え、前記端子が前記半導体素子の電
極端子にそれぞれ接続されているＢＧＡ（ボールグリッ
ドアレイ）型半導体装置において、前記多層配線基板と
前記半導体素子を接続するＴＡＢテープキャリアを具
え、このＴＡＢテープキャリアのインナーリードが前記
半導体素子の電極端子に、アウターリードが前記多層配
線基板の表面の配線パターンに、それぞれ接続されてい
ると共に、前記インナーリードと前記電極端子の接合部
が封止レジンでポッティング封止されており、さらに、
前記ＴＡＢテープキャリアのアウターリードと前記多層
配線基板の表面の配線パターンの接続部が、１０ないし
４０％の金を含む金−錫合金で構成されていることを特
徴とするＢＧＡ型半導体装置。 - 【請求項２】前記ＴＡＢテープキャリアが、インナーリ
ードだけより成るフリップ型である、請求項１のＢＧＡ
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156905A JP2956480B2 (ja) | 1994-07-08 | 1994-07-08 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156905A JP2956480B2 (ja) | 1994-07-08 | 1994-07-08 | Ｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823050A JPH0823050A (ja) | 1996-01-23 |
| JP2956480B2 true JP2956480B2 (ja) | 1999-10-04 |
Family
ID=15637960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6156905A Expired - Fee Related JP2956480B2 (ja) | 1994-07-08 | 1994-07-08 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956480B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012120982A1 (ja) | 2011-03-07 | 2012-09-13 | Jx日鉱日石金属株式会社 | α線量が少ない銅又は銅合金及び銅又は銅合金を原料とするボンディングワイヤ |
-
1994
- 1994-07-08 JP JP6156905A patent/JP2956480B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823050A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US9613922B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002368188A (ja) | 半導体装置およびその製造方法 | |
| JPH1154884A (ja) | 半導体装置の実装構造 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| US6222738B1 (en) | Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2956480B2 (ja) | Ｂｇａ型半導体装置 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JPH11186440A (ja) | 半導体装置 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JPH09148380A (ja) | 半導体装置 | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2003017624A (ja) | 半導体装置 | |
| JPH0864711A (ja) | 半導体用パッケージ | |
| JPH1187561A (ja) | 半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |