JPH08279572A - 半導体パッケージ及びその実装構造 - Google Patents

半導体パッケージ及びその実装構造

Info

Publication number
JPH08279572A
JPH08279572A JP8011295A JP8011295A JPH08279572A JP H08279572 A JPH08279572 A JP H08279572A JP 8011295 A JP8011295 A JP 8011295A JP 8011295 A JP8011295 A JP 8011295A JP H08279572 A JPH08279572 A JP H08279572A
Authority
JP
Japan
Prior art keywords
package
substrate
semiconductor
semiconductor chip
mother
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8011295A
Other languages
English (en)
Other versions
JP3348562B2 (ja
Inventor
Yuji Nishitani
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8011295A priority Critical patent/JP3348562B2/ja
Publication of JPH08279572A publication Critical patent/JPH08279572A/ja
Application granted granted Critical
Publication of JP3348562B2 publication Critical patent/JP3348562B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 実装状態での放熱性に優れた半導体パッケー
ジを提供する。 【構成】 一方の面をマザー基板に対する実装面１１ａ
としてなるパッケージ基板１１と、パッケージ基板１１
の実装面１１ａに素子形成面１２ａを対向した状態で搭
載され且つ素子形成面１２ａと反対側の面１２ｂをマザ
ー基板への接合面としてなる半導体チップ１２と、パッ
ケージ基板の実装面１１ａ側に突出して設けられた外部
接続用端子としてのはんだボール１４とを備えている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを搭載し
てなる半導体パッケージとその実装構造に関するもので
ある。
【０００２】
【従来の技術】近年、半導体パッケージの端子数の増加
や信号処理の高速化に対応すべく、外部接続用端子とな
るリードピンをパッケージ基板の一方の面に配列したピ
ングリッドアレイ（以下、ＰＧＡと称す）や上記リード
ピンをはんだボールに置き換えボールグリッドアレイ
（以下、ＢＧＡと称す）が盛んに採用されている。
【０００３】図４は従来におけるＢＧＡの構造例を示す
側断面図である。図４に示すＢＧＡタイプの半導体パッ
ケージ５０では、ベースとなるパッケージ基板５１上に
半導体チップ５２が搭載されている。この半導体チップ
５２は極細金線等のワイヤ５３を介して基板側電極に接
続され且つ封止樹脂５４にて封止されている。一方、パ
ッケージ基板５１の下面、つまり半導体チップ５２が搭
載されたチップ搭載面と反対側の面には、外部接続用端
子としてのはんだボール５５が格子状に配列されてい
る。個々のはんだボール５５は、パッケージ基板５１に
穿設されたスルーホール５１ａを介してチップ搭載面上
の配線パターンに電気的に接続されている。またパッケ
ージ基板５１には、半導体チップ５２で発生した熱を外
部接続用の端子側に伝えるための放熱用スルーホール
（サーマルバイアホール）５１ｂが形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
例においては、半導体パッケージ５０を図示せぬマザー
基板に実装した場合、パッケージ動作時に半導体チップ
５２で発生した熱が主としてチップ裏面（図中下面）側
から放熱用スルーホール５１ｂを介してパッケージ基板
５１の下面側に伝導され、さらに同面に形成された配線
パターンや外部接続用のはんだボール５５（ＰＧＡでは
リードピン）を介してマザー基板側に伝導される。この
ため、半導体チップ５２からマザー基板に至るまでの放
熱経路が冗長になるうえ、放熱経路の一部を構成する放
熱用スルーホール５１ｂやはんだボール５５の形成箇所
で局部的に断面積が狭くなり、半導体パッケージ５０の
熱を効率良くマザー基板側に逃がすことが出来なかっ
た。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、その目的は、従来よりも放熱性に優れた半
導体パッケージとその実装構造を提供することにある。
【０００６】
【課題を解決するための手段】本発明に係わる半導体パ
ッケージは、一方の面をマザー基板に対する実装面とし
てなるパッケージ基板と、このパッケージ基板の実装面
にその素子形成面を対向した状態で搭載され且つ素子形
成面と反対側の面をマザー基板への接合面としてなる半
導体チップと、パッケージ基板の実装面側に突出して設
けられた外部接続用端子とを備えた構成となっている。
【０００７】
【作用】本発明においては、半導体パッケージをマザー
基板に実装するにあたって、パッケージ基板の実装面に
搭載された半導体チップの接合面、すなわち素子形成面
と反対側のチップ裏面が、外部接続用端子とともにマザ
ー基板に接合されるようになるため、パッケージ動作時
に発生した熱をチップ裏面から直にマザー基板側に伝え
ることが可能となる。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明に係わる半導体パ
ッケージの第１実施例を説明する図であり、図中（ａ）
はその側断面図、（ｂ）は下面図を示す。図１に示す半
導体パッケージ１０においては、ベースとなるパッケー
ジ基板１１がその下面１１ａをマザー基板に対する実装
面（実装時の対向面）としている。パッケージ基板１１
の実装面１１ａには、その素子形成面１２ａを対向した
状態で半導体チップ１２が搭載されている。この半導体
チップ１２は、素子形成面１２ａと反対側の面（チップ
裏面）１２ｂをマザー基板への接合面としており、上記
素子形成面１２ａと同一面上に形成された金バンプやは
んだバンプ等の突起電極１３を介してパッケージ基板１
１に電気的且つ機械的に接続され、その接続エリアは樹
脂にて封止されている。また、パッケージ基板１１の実
装面１１ａには外部接続用端子としてのはんだボール１
４が格子状に配列されており、これらのはんだボール１
４が基板の配線パターン１５を介して半導体チップ１２
の突起電極１３に電気的に接続されている。
【０００９】図２は上記半導体パッケージ１０をマザー
基板に実装した状態を示す側断面図である。図２に示す
パッケージ実装構造においては、実装先となるマザー基
板１６に対して、そのパッケージ基板１１の実装面１１
ａを対向した状態で半導体パッケージ１０が実装されて
いる。パッケージ基板１１の実装面１１ａに設けられた
はんだボール１４はリフロー加熱によりマザー基板１６
側の電極部（不図示）に接合されている。またパッケー
ジ基板１１に搭載された半導体チップ１２の裏面、すな
わちマザー基板１６への接合面１２ｂは、例えば放熱用
グリス等の熱伝導性接着剤１７を介してマザー基板１６
に接合されている。さらにマザー基板１６のチップ接合
エリアには放熱用のスルーホール１６ａが設けられてい
る。
【００１０】上記構成からなる半導体パッケージの実装
構造では、パッケージ動作時に半導体チップ１２で発生
した熱が、主としてその接合面（チップ裏面）１２ｂか
ら熱伝導性接着剤１７を介して直にマザー基板１６側に
伝えられる他、突起電極１３から配線パターン１５やは
んだボール１４を介してマザー基板１６側に伝えられる
ようになるため、半導体パッケージ１０で発生した熱を
極めて効率良くマザー基板１６に逃がすことができる。
また、マザー基板１６に設けたスルーホール１６ａを介
して基板（マザー基板）全体の熱伝導性を向上させるこ
とにより、より効果的に半導体パッケージ１０で発生し
た熱を外部に放散させることができる。さらに、半導体
パッケージ１０の構造上、パッケージ基板１１の片面
（実装面１２ａ）に半導体チップ１２とともに外部接続
用のはんだボール１４が設けられた構成となっているた
め、パッケージ基板１１に安価な片面プリント配線板を
採用することができ、半導体パッケージ１０としてのコ
ストダウンも図られる。
【００１１】図３は本発明に係わる半導体パッケージの
第２実施例を説明する図であり、図中（ａ）はその側断
面図、（ｂ）は下面図を示す。本第２実施例の半導体パ
ッケージ２０においては、上記第１実施例と比較した場
合、特にパッケージ基板２１の実装面２１ａに素子形成
面２２ａを対向した状態で搭載される半導体チップ２２
の接合形態に違いがある。すなわち本第２実施例では、
パッケージ基板２１の実装面２２ａにリード２３を介し
て半導体チップ２２が搭載されている。リード２３の一
端は半導体チップ２２の素子形成面２２ａに設けられた
チップ電極部に接合され、同他端はパッケージ基板２１
の電極部に熱圧着等により接合されている。また、パッ
ケージ基板２１の実装面２１ａには、上記リード２３と
の接合電極部を起点として配線パターン２４が形成され
ており、そのパターン終端部に外部接続用端子としての
はんだボール２５が設けられている。
【００１２】この半導体パッケージ２０をマザー基板に
実装する場合は、上記第１実施例と同様に、パッケージ
基板２１の実装面２１ａに設けられたはんだボール２５
が図示せぬマザー基板側の電極部に接合されるととも
に、半導体チップ２２の裏面、つまりマザー基板への接
合面２２ｂが図示せぬ熱伝導性接着剤を介してマザー基
板に接合される。これによりパッケージ動作時に半導体
チップ２２で発生した熱は、主としてその接合面（チッ
プ裏面）２２ｂから熱伝導性接着剤を介して直にマザー
基板側に伝えられる他、リード２３から配線パターン２
４やはんだボール２５を介してマザー基板側に伝えられ
るようになるため、上記第１実施例と同様に半導体パッ
ケージ２０で発生した熱を極めて効率良くマザー基板に
逃がすことができる。
【００１３】なお、上記実施例においては、半導体パッ
ケージの形態としていずれもＢＧＡを例に挙げて説明し
たが、本発明はこれに限定されることなく、上記従来例
で述べたＰＧＡや、パッケージ基板の周縁部に外部接続
用端子としてクリップ式のリードを取り付けたものな
ど、種々のパッケージ形態に適用することができる。
【００１４】
【発明の効果】以上説明したように本発明によれば、半
導体パッケージをマザー基板に実装するにあたり、パッ
ケージ基板の実装面に搭載された半導体チップの接合面
がマザー基板に接合されるようになるため、パッケージ
動作時に発生した熱を上記半導体チップの接合面（チッ
プ裏面）から直にマザー基板側に逃がすことができる。
これにより、実装状態における半導体パッケージの放熱
性を格段に向上させることができ、より消費電力の高い
半導体チップをパッケージ内に組み込むことが可能とな
る。
【図面の簡単な説明】
【図１】本発明の第１実施例を説明する図である。
【図２】第１実施例におけるパッケージ実装構造を説明
する図である。
【図３】本発明の第２実施例を説明する図である。
【図４】従来におけるパッケージ構造の一例を示す側断
面図である。
【符号の説明】
１０、２０ 半導体パッケージ １１、２１ パッケージ基板 １１ａ、２１ａ 実装面 １２、２２ 半導体チップ １２ａ、２２ａ 素子形成面 １２ｂ、２２ｂ 接合面 １４、２５ はんだボール（外部接続用端子） １６ マザー基板 １７ 熱伝導性接着剤

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 一方の面をマザー基板に対する実装面と
    してなるパッケージ基板と、 前記パッケージ基板の実装面にその素子形成面を対向し
    た状態で搭載され且つ前記素子形成面と反対側の面を前
    記マザー基板への接合面としてなる半導体チップと、 前記パッケージ基板の実装面側に突出して設けられた外
    部接続用端子とを備えたことを特徴とする半導体パッケ
    ージ。
  2. 【請求項２】 一方の面をマザー基板に対する実装面と
    してなるパッケージ基板と、このパッケージ基板の実装
    面にその素子形成面を対向した状態で搭載され且つ前記
    素子形成面と反対側の面を前記マザー基板への接合面と
    してなる半導体チップと、前記パッケージ基板の実装面
    側に突出して設けられた外部接続端子とを備えた半導体
    パッケージをマザー基板に実装してなる半導体パッケー
    ジの実装構造であって、 前記半導体チップの接合面は熱伝導性接着剤を介して前
    記マザー基板に接合されていることを特徴とする半導体
    パッケージの実装構造。
JP8011295A 1995-04-05 1995-04-05 半導体パッケージの実装構造 Expired - Fee Related JP3348562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8011295A JP3348562B2 (ja) 1995-04-05 1995-04-05 半導体パッケージの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8011295A JP3348562B2 (ja) 1995-04-05 1995-04-05 半導体パッケージの実装構造

Publications (2)

Publication Number Publication Date
JPH08279572A true JPH08279572A (ja) 1996-10-22
JP3348562B2 JP3348562B2 (ja) 2002-11-20

Family

ID=13709111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8011295A Expired - Fee Related JP3348562B2 (ja) 1995-04-05 1995-04-05 半導体パッケージの実装構造

Country Status (1)

Country Link
JP (1) JP3348562B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265772B1 (en) 1998-06-17 2001-07-24 Nec Corporation Stacked semiconductor device
US7393718B2 (en) 2001-02-01 2008-07-01 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265772B1 (en) 1998-06-17 2001-07-24 Nec Corporation Stacked semiconductor device
US7393718B2 (en) 2001-02-01 2008-07-01 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP2009124176A (ja) * 2001-02-01 2009-06-04 Fairchild Semiconductor Corp 半導体デバイス用非モールドパッケージ

Also Published As

Publication number Publication date
JP3348562B2 (ja) 2002-11-20

Similar Documents

Publication Publication Date Title
US7514768B2 (en) Package structure for a semiconductor device incorporating enhanced solder bump structure
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
JPH06260532A (ja) フリップチップの接続構造
JPH09293808A (ja) 半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPH10189653A (ja) 半導体素子およびこの半導体素子を有する回路モジュール
JPH1174417A (ja) 半導体装置
JP3348562B2 (ja) 半導体パッケージの実装構造
US6674163B1 (en) Package structure for a semiconductor device
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP2002026239A (ja) 半導体装置およびその製造方法
JP2001044307A (ja) 半導体装置およびその製造方法
JPH10321670A (ja) 半導体装置
KR20000076967A (ko) 적층화 칩 반도체 장치
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JP3714808B2 (ja) 半導体装置
JP2001168227A (ja) 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置
JPH11204565A (ja) 半導体装置
JPH10125730A (ja) 実装構造体およびその製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH08181168A (ja) 半導体装置
JPH1174302A (ja) 樹脂封止型半導体装置
JP2898678B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080913

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090913

LAPS Cancellation because of no payment of annual fees