JPH11317486A - 多足部品、及びその実装体 - Google Patents
多足部品、及びその実装体Info
- Publication number
- JPH11317486A JPH11317486A JP12352998A JP12352998A JPH11317486A JP H11317486 A JPH11317486 A JP H11317486A JP 12352998 A JP12352998 A JP 12352998A JP 12352998 A JP12352998 A JP 12352998A JP H11317486 A JPH11317486 A JP H11317486A
- Authority
- JP
- Japan
- Prior art keywords
- main body
- wiring board
- mounting
- semiconductor device
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 製造コスト及び部品管理コストを低減すると
ともに高速デジタルパターンを設計することができる多
足部品、及びその実装体を提供すること。 【解決手段】 配線基板１０の表面１０ａに実装される
部品Ａにおいてはその本体下面１２ｂを実装面とし、配
線基板１０の裏面１０ｂに実装される部品Ｂにおいては
その本体上面１２ａを実装面とし、実装時に予め直線的
に形成しておいたそれぞれのリード部１３をフォーミン
グする。これにより、部品Ａ、Ｂの各リード部１３がそ
れぞれ同じ位置に配置されるので、高速デジタルパター
ンを効率よく設計することができる。また、従来用いら
れていた裏面専用デバイスが不要となる。
ともに高速デジタルパターンを設計することができる多
足部品、及びその実装体を提供すること。 【解決手段】 配線基板１０の表面１０ａに実装される
部品Ａにおいてはその本体下面１２ｂを実装面とし、配
線基板１０の裏面１０ｂに実装される部品Ｂにおいては
その本体上面１２ａを実装面とし、実装時に予め直線的
に形成しておいたそれぞれのリード部１３をフォーミン
グする。これにより、部品Ａ、Ｂの各リード部１３がそ
れぞれ同じ位置に配置されるので、高速デジタルパター
ンを効率よく設計することができる。また、従来用いら
れていた裏面専用デバイスが不要となる。
Description
【０００１】
【発明の属する技術分野】本発明は、高速デジタル回路
に用いて最適な多足部品、及びその実装体に関する。
に用いて最適な多足部品、及びその実装体に関する。
【０００２】
【従来の技術】近年、デジタル回路の高速化はますます
顕著となり、高速なデジタルメモリデバイスが大量に使
用されている。図５はこの種の従来の多足部品１を示
し、内部に図示しない半導体装置を収容した本体２と、
上記半導体装置に電気的に接続され本体２の相対向する
側面からそれぞれ外部へ突出する複数のリード部３、
３、・・・とを備えている。通常、本体上面２ａには当
該部品の種類や型番（すなわち上記半導体装置に関する
情報）の刻印が施され、各リード部３は当該部品の製造
工程において既に本体下面２ｂ側にフォーミングされて
いる。
顕著となり、高速なデジタルメモリデバイスが大量に使
用されている。図５はこの種の従来の多足部品１を示
し、内部に図示しない半導体装置を収容した本体２と、
上記半導体装置に電気的に接続され本体２の相対向する
側面からそれぞれ外部へ突出する複数のリード部３、
３、・・・とを備えている。通常、本体上面２ａには当
該部品の種類や型番（すなわち上記半導体装置に関する
情報）の刻印が施され、各リード部３は当該部品の製造
工程において既に本体下面２ｂ側にフォーミングされて
いる。
【０００３】
【発明が解決しようとする課題】デジタル回路の高速化
に伴い、実際のパターン設計ではいかに効率よくインピ
ーダンスマッチングがとれたパターンが設計できるか
が、重要なポイントとなっている。これを解決するため
には、アドレスバス／データバス等を持つデバイスで
は、配線基板の表裏にデバイスをマウントし、配線基板
の表裏の同じ位置に同じ機能ピンがくるよう配置するこ
とが望ましい。例えば、チップセレクト回路などのよう
に、通常、同じ種類の部品（メモリデバイス）Ａ’及び
Ｂ’のリード部は図６に示すように並列に接続する必要
があるが、これら部品Ａ’、Ｂ’を実際に配線基板にマ
ウントする場合、図７に示すように、従来の構成では本
体下面２ｂが配線基板１０と対向する実装面として一律
に決定されているので、配線基板１０の裏面１０ｂにマ
ウントした部品Ｂ’のリード部３の配置と、配線基板１
０の表面１０ａにマウントした部品Ａ’のリード部３の
配置とで、左右が逆となってしまう。すなわち、これら
部品Ａ’、Ｂ’のリード部３は、アドレス側Ａ1 、Ａ
2 、・・・、データ側Ｄ1 、Ｄ2 、・・・というよう
に、それぞれ機能の異なる機能ピンとして構成されてい
るが、従来の構成ではこれら同一種類の機能ピンが図８
Ａ及び図８Ｂに示すように配線基板１０の表面１０ａ側
から見た時に左右が反転してしまうことになる。この場
合、各リード部３を接続するための配線の引き回しが長
くなり、回路性能が大幅に悪化してしまう。
に伴い、実際のパターン設計ではいかに効率よくインピ
ーダンスマッチングがとれたパターンが設計できるか
が、重要なポイントとなっている。これを解決するため
には、アドレスバス／データバス等を持つデバイスで
は、配線基板の表裏にデバイスをマウントし、配線基板
の表裏の同じ位置に同じ機能ピンがくるよう配置するこ
とが望ましい。例えば、チップセレクト回路などのよう
に、通常、同じ種類の部品（メモリデバイス）Ａ’及び
Ｂ’のリード部は図６に示すように並列に接続する必要
があるが、これら部品Ａ’、Ｂ’を実際に配線基板にマ
ウントする場合、図７に示すように、従来の構成では本
体下面２ｂが配線基板１０と対向する実装面として一律
に決定されているので、配線基板１０の裏面１０ｂにマ
ウントした部品Ｂ’のリード部３の配置と、配線基板１
０の表面１０ａにマウントした部品Ａ’のリード部３の
配置とで、左右が逆となってしまう。すなわち、これら
部品Ａ’、Ｂ’のリード部３は、アドレス側Ａ1 、Ａ
2 、・・・、データ側Ｄ1 、Ｄ2 、・・・というよう
に、それぞれ機能の異なる機能ピンとして構成されてい
るが、従来の構成ではこれら同一種類の機能ピンが図８
Ａ及び図８Ｂに示すように配線基板１０の表面１０ａ側
から見た時に左右が反転してしまうことになる。この場
合、各リード部３を接続するための配線の引き回しが長
くなり、回路性能が大幅に悪化してしまう。
【０００４】一方、高速デジタル回路のパターン設計を
する際に、よりインピーダンス整合のとれた効率のよい
パターン設計を容易にするため、ちょうど左右のピン配
置を反転した裏面マウント用のデバイスが用意されてい
る。この専用デバイスを用いることによりパターンの引
き回し距離を著しく短くし、効率のよいパターン設計を
可能としている。
する際に、よりインピーダンス整合のとれた効率のよい
パターン設計を容易にするため、ちょうど左右のピン配
置を反転した裏面マウント用のデバイスが用意されてい
る。この専用デバイスを用いることによりパターンの引
き回し距離を著しく短くし、効率のよいパターン設計を
可能としている。
【０００５】しかし、この裏面マウント用が用意されて
いるデバイスの種類はＤＲＡＭ等の限られたデバイスし
かなく、汎用品には用意されていないといった問題があ
る他に、標準品とは別で製造しなければならないため、
製造コスト、部品管理ともに大きな負担となっていた。
いるデバイスの種類はＤＲＡＭ等の限られたデバイスし
かなく、汎用品には用意されていないといった問題があ
る他に、標準品とは別で製造しなければならないため、
製造コスト、部品管理ともに大きな負担となっていた。
【０００６】本発明は上述の問題に鑑みてなされ、製造
コスト及び管理コストを低減するとともに高速デジタル
パターンを設計することができる多足部品、及びその実
装体を提供することを課題とする。
コスト及び管理コストを低減するとともに高速デジタル
パターンを設計することができる多足部品、及びその実
装体を提供することを課題とする。
【０００７】
【課題を解決するための手段】上記課題を解決するに当
たり、請求項１に係る発明では、配線基板の表面に実装
するときは本体の下面に、また、配線基板の裏面に実装
するときは本体の上面に、というように、実装時に配線
基板と対向する本体の実装面を、配線基板の表面に実装
するときと裏面に実装するときとで異ならせ、予め直線
的に形成しておいたリード部を上記実装面が決定された
後に変形させるようにしている。したがって、配線基板
の表面用及び裏面用にそれぞれ異なるピン配置を有する
多足部品を用意することが不要となるので、製造コスト
及び部品管理コストの低減を図ることができる。
たり、請求項１に係る発明では、配線基板の表面に実装
するときは本体の下面に、また、配線基板の裏面に実装
するときは本体の上面に、というように、実装時に配線
基板と対向する本体の実装面を、配線基板の表面に実装
するときと裏面に実装するときとで異ならせ、予め直線
的に形成しておいたリード部を上記実装面が決定された
後に変形させるようにしている。したがって、配線基板
の表面用及び裏面用にそれぞれ異なるピン配置を有する
多足部品を用意することが不要となるので、製造コスト
及び部品管理コストの低減を図ることができる。
【０００８】また、請求項３に係る発明では、配線基板
とその表裏面にそれぞれ実装された一対の多足部品とで
成る実装体において、一対の多足部品のうち一方を本体
の下面が配線基板の表面に、他方を本体の上面が配線基
板の裏面に、それぞれ対向させて実装するようにして、
同じ種類の多足部品を配線基板の表裏面に実装したとき
の各リード部のピン配置を上下で合わせるようにしてい
る。これにより、専用デバイスを使用した場合と同様な
効率のよい高速デジタルパターンを設計することが可能
となる。また、配線基板の表裏において共通の部品を使
用することができるので、部品の標準化を図ることがで
きる。
とその表裏面にそれぞれ実装された一対の多足部品とで
成る実装体において、一対の多足部品のうち一方を本体
の下面が配線基板の表面に、他方を本体の上面が配線基
板の裏面に、それぞれ対向させて実装するようにして、
同じ種類の多足部品を配線基板の表裏面に実装したとき
の各リード部のピン配置を上下で合わせるようにしてい
る。これにより、専用デバイスを使用した場合と同様な
効率のよい高速デジタルパターンを設計することが可能
となる。また、配線基板の表裏において共通の部品を使
用することができるので、部品の標準化を図ることがで
きる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】図１は、本発明の実施の形態による多足部
品１１を示している。多足部品１１は、内部に図示しな
い半導体装置を収容した本体（プラスチックパッケー
ジ）１２と、上記半導体装置に電気的に接続され本体１
２の相対向する側面からそれぞれ外部へ突出する複数の
リード部１３、１３、・・・とを備えている。各リード
部１３は図示するように予め水平方向に直線的に突出し
て形成され、例えば実装時に、後述するようにフォーミ
ングされる。本実施の形態における多足部品は、アドレ
スバス／データバス等をもつメモリデバイスとして構成
され、これら各リード部１３はそれぞれ機能の異なる機
能ピンとして構成されている。本体１２には、上記半導
体装置の種類や型番などの情報の刻印が施されるが、本
実施の形態では本体上面１２ａ及び下面１２ｂにそれぞ
れ上記刻印が施されている。
品１１を示している。多足部品１１は、内部に図示しな
い半導体装置を収容した本体（プラスチックパッケー
ジ）１２と、上記半導体装置に電気的に接続され本体１
２の相対向する側面からそれぞれ外部へ突出する複数の
リード部１３、１３、・・・とを備えている。各リード
部１３は図示するように予め水平方向に直線的に突出し
て形成され、例えば実装時に、後述するようにフォーミ
ングされる。本実施の形態における多足部品は、アドレ
スバス／データバス等をもつメモリデバイスとして構成
され、これら各リード部１３はそれぞれ機能の異なる機
能ピンとして構成されている。本体１２には、上記半導
体装置の種類や型番などの情報の刻印が施されるが、本
実施の形態では本体上面１２ａ及び下面１２ｂにそれぞ
れ上記刻印が施されている。
【００１１】図２に示すように、同じ種類の２つの多足
部品１１（部品Ａ及びＢ）を配線基板１０の表面１０ａ
及び裏面１０ｂにそれぞれ実装する場合、配線基板１０
の表面１０ａに実装される部品Ａは本体下面１２ｂを、
又、配線基板１０の裏面１０ｂに実装される部品Ｂは本
体上面１２ａをそれぞれ配線基板１０に対向させる。す
なわち、部品Ａでは本体下面１２ｂを実装面とし、部品
Ｂでは本体上面１２ａを実装面としてそれぞれ配線基板
１０の表面１０ａ及び裏面１０ｂに実装する。このと
き、配線基板１０の表面側から見て、部品Ａ及び部品Ｂ
の各リード部１３のそれぞれのピン配置は図３Ａ及び図
３Ｂのように同一となる。
部品１１（部品Ａ及びＢ）を配線基板１０の表面１０ａ
及び裏面１０ｂにそれぞれ実装する場合、配線基板１０
の表面１０ａに実装される部品Ａは本体下面１２ｂを、
又、配線基板１０の裏面１０ｂに実装される部品Ｂは本
体上面１２ａをそれぞれ配線基板１０に対向させる。す
なわち、部品Ａでは本体下面１２ｂを実装面とし、部品
Ｂでは本体上面１２ａを実装面としてそれぞれ配線基板
１０の表面１０ａ及び裏面１０ｂに実装する。このと
き、配線基板１０の表面側から見て、部品Ａ及び部品Ｂ
の各リード部１３のそれぞれのピン配置は図３Ａ及び図
３Ｂのように同一となる。
【００１２】したがって、部品Ａにおいては本体下面１
２ｂ側に向けて各リード部１３をフォーミングし、部品
Ｂにおいては本体上面１２ａ側に向けて各リード部１３
をフォーミングすれば、各リード部１３が配線基板１０
の表裏の同じ位置に配置されることになる。これによ
り、部品Ａと部品Ｂの各リード部１３の接続は、スルー
ホールのみで直結できるため、パターン配線を最短とす
ることができ、回路性能を向上させることができる。ま
た、配線基板１０の表裏において共通の部品を使用する
ことができるので、部品の標準化を図ることができる。
２ｂ側に向けて各リード部１３をフォーミングし、部品
Ｂにおいては本体上面１２ａ側に向けて各リード部１３
をフォーミングすれば、各リード部１３が配線基板１０
の表裏の同じ位置に配置されることになる。これによ
り、部品Ａと部品Ｂの各リード部１３の接続は、スルー
ホールのみで直結できるため、パターン配線を最短とす
ることができ、回路性能を向上させることができる。ま
た、配線基板１０の表裏において共通の部品を使用する
ことができるので、部品の標準化を図ることができる。
【００１３】よって、本実施の形態によれば、配線基板
１０の裏面１０ｂに実装するための専用デバイスを不要
とし、上記専用デバイスを使用しないことによる製造コ
ストの低減、部品管理コストの低減を実現することがで
きる。これと同時に、本実施の形態による多足部品１１
の実装体によれば、上記専用デバイスを使用した場合と
同様な効率のよい高速デジタルパターンを設計すること
が可能となり、機器の性能向上が期待できる。また、本
体の両面１２ａ、１２ｂに当該デバイスに関する情報の
刻印が施されているので、基板実装後における部品チェ
ックも容易に行うことができる。
１０の裏面１０ｂに実装するための専用デバイスを不要
とし、上記専用デバイスを使用しないことによる製造コ
ストの低減、部品管理コストの低減を実現することがで
きる。これと同時に、本実施の形態による多足部品１１
の実装体によれば、上記専用デバイスを使用した場合と
同様な効率のよい高速デジタルパターンを設計すること
が可能となり、機器の性能向上が期待できる。また、本
体の両面１２ａ、１２ｂに当該デバイスに関する情報の
刻印が施されているので、基板実装後における部品チェ
ックも容易に行うことができる。
【００１４】なお、リード部１３のフォーミングに関し
ては、例えば図４に示すようなリード成形装置を用いれ
ばよい。すなわち、多足部品１１を曲げダイ２１にセッ
トした後、左右のリード部１３、１３をノックアウト２
２で支持固定し、これら各リード部１３、１３に対し曲
げパンチ２３、２３を矢印Ｐで示す方向に下降させるこ
とにより、所定のリード形状にフォーミングすることが
できる。
ては、例えば図４に示すようなリード成形装置を用いれ
ばよい。すなわち、多足部品１１を曲げダイ２１にセッ
トした後、左右のリード部１３、１３をノックアウト２
２で支持固定し、これら各リード部１３、１３に対し曲
げパンチ２３、２３を矢印Ｐで示す方向に下降させるこ
とにより、所定のリード形状にフォーミングすることが
できる。
【００１５】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
【００１６】例えば以上の実施の形態では、リード部１
３のフォーミングを配線基板１０への実装時に行うよう
にしたが、これに代えて、製品の出荷段階において配線
基板１０の表面用又は裏面用としてそれぞれフォーミン
グするようにしてもよい。
３のフォーミングを配線基板１０への実装時に行うよう
にしたが、これに代えて、製品の出荷段階において配線
基板１０の表面用又は裏面用としてそれぞれフォーミン
グするようにしてもよい。
【００１７】
【発明の効果】以上述べたように、本発明の多足部品、
及びその実装体によれば、次の効果を得ることができ
る。すなわち、請求項１の発明によれば、配線基板の裏
面に実装するための専用デバイスを不要とし、上記専用
デバイスを使用しないことによる製造コストの低減、部
品管理コストの低減を実現することができる。また、請
求項３の発明によれば、上記専用デバイスを使用した場
合と同様な効率のよい高速デジタルパターンを設計する
ことが可能となり、機器の性能向上が期待できる。ま
た、配線基板の表裏において共通の部品を使用すること
ができるので、部品の標準化を図ることができる。
及びその実装体によれば、次の効果を得ることができ
る。すなわち、請求項１の発明によれば、配線基板の裏
面に実装するための専用デバイスを不要とし、上記専用
デバイスを使用しないことによる製造コストの低減、部
品管理コストの低減を実現することができる。また、請
求項３の発明によれば、上記専用デバイスを使用した場
合と同様な効率のよい高速デジタルパターンを設計する
ことが可能となり、機器の性能向上が期待できる。ま
た、配線基板の表裏において共通の部品を使用すること
ができるので、部品の標準化を図ることができる。
【図１】本発明の実施の形態による多足部品を示す斜視
図である。
図である。
【図２】同多足部品を配線基板の表裏面に実装した状態
を示す断面図である。
を示す断面図である。
【図３】同一面から見た時の両部品のリード部の配置を
模式的に示す図で、Ａは配線基板の表面に実装された部
品を、Ｂは配線基板の裏面に実装された部品をそれぞれ
示している。
模式的に示す図で、Ａは配線基板の表面に実装された部
品を、Ｂは配線基板の裏面に実装された部品をそれぞれ
示している。
【図４】リード部のフォーミング工程の一例を示す側断
面図である。
面図である。
【図５】従来の多足部品を示す斜視図である。
【図６】多足部品間の配線形態を説明する模式図であ
る。
る。
【図７】従来の多足部品を配線基板の表裏面に実装した
状態を示す断面図である。
状態を示す断面図である。
【図８】同一面から見た時の両部品のリード部の配置を
模式的に示す図で、Ａは配線基板の表面に実装された部
品を、Ｂは配線基板の裏面に実装された部品をそれぞれ
示している。
模式的に示す図で、Ａは配線基板の表面に実装された部
品を、Ｂは配線基板の裏面に実装された部品をそれぞれ
示している。
１０……配線基板、１０ａ……配線基板表面、１０ｂ…
…配線基板裏面、１１……多足部品、１２……本体、１
２ａ……本体上面、１２ｂ……本体下面、１３……リー
ド部。
…配線基板裏面、１１……多足部品、１２……本体、１
２ａ……本体上面、１２ｂ……本体下面、１３……リー
ド部。
Claims (4)
- 【請求項１】 内部に半導体装置を収容した本体と、前
記半導体装置に電気的に接続され前記本体の相対向する
側面からそれぞれ外部へ突出する複数のリード部とを備
え、前記本体の一表面を実装時に配線基板と対向する実
装面とした表面実装型の多足部品において、 前記配線基板の表面に実装されるときは前記本体の下面
を前記実装面とし、 前記配線基板の裏面に実装されるときは前記本体の上面
を前記実装面とするとともに、 前記リード部を予め直線的に、かつ変形可能に形成した
ことを特徴とする多足部品。 - 【請求項２】 前記本体の上面及び下面には、前記半導
体装置に関する情報が記されていることを特徴とする請
求項１に記載の多足部品。 - 【請求項３】 内部に半導体装置を収容した本体と、前
記半導体装置に電気的に接続され前記本体の相対向する
側面からそれぞれ外部へ突出する複数のリード部とを備
えた一対の多足部品を、配線基板の表面及び裏面にそれ
ぞれ表面実装して成る多足部品の実装体において、 前記一対の多足部品のうち、 一方は前記本体の下面を前記配線基板の表面に対向させ
て実装され、 他方は前記本体の上面を前記配線基板の裏面に対向させ
て実装されて成ることを特徴とする多足部品の実装体。 - 【請求項４】 前記複数のリード部はそれぞれ機能の異
なる機能ピンとして構成され、前記一対の多足部品にお
ける前記各機能ピンがそれぞれ前記配線基板の表裏の同
じ位置に配置されることを特徴とする請求項３に記載の
多足部品の実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12352998A JPH11317486A (ja) | 1998-05-06 | 1998-05-06 | 多足部品、及びその実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12352998A JPH11317486A (ja) | 1998-05-06 | 1998-05-06 | 多足部品、及びその実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317486A true JPH11317486A (ja) | 1999-11-16 |
Family
ID=14862877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12352998A Pending JPH11317486A (ja) | 1998-05-06 | 1998-05-06 | 多足部品、及びその実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11317486A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001174657A (ja) * | 1999-12-21 | 2001-06-29 | Toppan Printing Co Ltd | 光配線層、光・電気配線基板及び実装基板 |
| JP2002036200A (ja) * | 2000-06-06 | 2002-02-05 | Lucent Technol Inc | マイクロメカニカルデバイスの相互接続 |
| JP2008214058A (ja) * | 2007-03-06 | 2008-09-18 | Mitsubishi Electric Corp | エレベータ用レールクリップ |
-
1998
- 1998-05-06 JP JP12352998A patent/JPH11317486A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001174657A (ja) * | 1999-12-21 | 2001-06-29 | Toppan Printing Co Ltd | 光配線層、光・電気配線基板及び実装基板 |
| JP2002036200A (ja) * | 2000-06-06 | 2002-02-05 | Lucent Technol Inc | マイクロメカニカルデバイスの相互接続 |
| JP2008214058A (ja) * | 2007-03-06 | 2008-09-18 | Mitsubishi Electric Corp | エレベータ用レールクリップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509632B1 (en) | Method of fabricating a redundant pinout configuration for signal enhancement in an IC package | |
| US6165818A (en) | Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame | |
| JPH11317486A (ja) | 多足部品、及びその実装体 | |
| KR100276065B1 (ko) | 반도체장치 | |
| US6565008B2 (en) | Module card and a method for manufacturing the same | |
| KR20010021009A (ko) | 반도체 장치 및 그 실장 구조 | |
| JP2003282810A (ja) | 半導体装置及びその製造方法 | |
| JPS6373694A (ja) | 電子回路基板 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| KR200292413Y1 (ko) | 적층형 반도체 패키지 | |
| JPS6020932Y2 (ja) | 半導体装置 | |
| JPH03205859A (ja) | 半導体装置 | |
| KR940004148B1 (ko) | 소켓형 디바이스와 그 제조방법 | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| KR20010056083A (ko) | 적층형 반도체 패키지 | |
| JPH08172147A (ja) | 立体接続用ｌｓｉソケット | |
| JP2694804B2 (ja) | ピングリッドアレイ半導体パッケージ | |
| JPH01119045A (ja) | リードフレーム | |
| JPH04329692A (ja) | 両面実装型メモリパッケージ | |
| JPH05190743A (ja) | プリント基板の実装方式 | |
| JPH02265265A (ja) | 集積回路装置 | |
| JPH0353559A (ja) | 集積回路パッケージ | |
| JP2001358290A (ja) | 表面実装用のｌｓｉパッケージ、表面実装用のパッケージ基板および表面実装方法 | |
| JPH06181287A (ja) | 半導体装置 |