KR940004148B1 - 소켓형 디바이스와 그 제조방법 - Google Patents

소켓형 디바이스와 그 제조방법 Download PDF

Info

Publication number
KR940004148B1
KR940004148B1 KR1019910012273A KR910012273A KR940004148B1 KR 940004148 B1 KR940004148 B1 KR 940004148B1 KR 1019910012273 A KR1019910012273 A KR 1019910012273A KR 910012273 A KR910012273 A KR 910012273A KR 940004148 B1 KR940004148 B1 KR 940004148B1
Authority
KR
South Korea
Prior art keywords
socket
terminal
chip
lead
main body
Prior art date
Application number
KR1019910012273A
Other languages
English (en)
Other versions
KR930003332A (ko
Inventor
차기본
Original Assignee
금성일랙트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일랙트론 주식회사, 문정환 filed Critical 금성일랙트론 주식회사
Priority to KR1019910012273A priority Critical patent/KR940004148B1/ko
Publication of KR930003332A publication Critical patent/KR930003332A/ko
Application granted granted Critical
Publication of KR940004148B1 publication Critical patent/KR940004148B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Connecting Device With Holders (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

내용 없음.

Description

소켓형 디바이스와 그 제조방법
제1도는 본 발명을 달성하기 위한 리드프레임의 제조공정도.
제2도는 본 발명에 따라 완성된 소켓형 디바이스의 분해사시도.
제3도는 아우트리드를 나타낸 사시도.
제4도는 양측에 위치하는 디바이스의 아우트리드를 나타낸 사시도.
제5도는 종래 일반적인 디바이스를 기판에 설치한 상태의 평면도.
* 도면의 주요부분에 대한 부호의 설명
2 : 싸이드레일 3 : 패드
6 : 리드바 7 : 절연체
8 : 단자 8a : 플러그단자
8b : 소켓단자 10, 11 : 본체
본 발명은 디바이스를 소켓과 같이 상호 연결시키는 소켓형 디바이스와 그 제조방법에 관한 것으로서, 특히 IC카드나 시스템 패키지에 사용되는 모듈(Module) 패키지에 적당하도록 한 것이다.
종래의 일반적인 디바이스를 살펴보면 실장 방식에 따라 여러종류가 표준화되어 있고 또 새로 개발되어 사용자에게 제공되고 있다.
이러한 디바이스는 실장 방법에 따라 홀삽입 실장용 디바이스와 표면 실장용 디바이스로는 대별된다. 홀삽입 실장용 디바이스(21)는 제5도의 상부에 나타낸 바와같이 PCB기판(22)상에 삽입용 호울을 형성하여 이 삽입용 호울에 디바이스(21)의 리드(21a)를 삽입한후 납땜고정하는 타입으로 DIP(Dual Inline Package), SIP(Single Inline Package), PGA(Pin Grid Array)등이 있으며 이중 DIP와 SIP는 리드프레임 타입이고 PGA는 환(丸)핀 타입관 리드형상이 다르다.
그리고 표면실장용 디바이스(23)는 제5도의 하부에 나타낸 바와같이 디바이스(23)를 실장하기 위한 삽입용 호울을 필요로 하지 않으며 디바이스를 직접 PCB기판(22)의 표면에 실장시키는 타입으로 이 타입은 PCB기판(23)의 양면에 실장이 가능한 것이 특징이다.
또한 디바이스(23)자체가 경박단소화 되어 PCB기판(22)에의 실장밀도를 대폭개선 시킬 수 있는 잇점이 있어 근래에 와서는 널리 이용되고 있는데, 그 종류로는 SOP(Small O-utline Package), QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), SOI(Small Outline J-bend)등이 있다.
이 표면 실장용 디바이스도 실정방식, 실장장치에 맞추어 아우트리드 형상을 걸윙(FP/QFP), J-밴드(SOJ/PLCC), 버트리드(MSP), LCC(리드레스 칩 캐리어)등을 채용하고 있다.
상기한 바와같은 디바이스의 제조방법을 살펴보면, 리드프레임의 다이패드상에 1개의 칩(Chip)만을 탑재할 수 있도록 화학약품을 이용하여 에칭타입(Etching Type)의 베이스 프레임을 만들거나, 또는 프레스 금형을 이용하여 스탬핑(Stemping)으로 베이스 프레임, 즉 여러가지 디바이스에 쓰일 수 있도록 리드프레임(Lead Frame)을 제작하게 된다. 그후 리드프레임의 패드에 칩본딩기를 이용하여 칩본딩을 실시함과 동시에 와이어 본딩기를 이용하여 칩에 형성된 패드와 각 리드프레임 단자사이에는 와이어 본딩을 하게된다.
이와같은 리드프레임에 칩과 와이어 본딩을 완료한 상태에서 플라스틱 수지로 몰딩을 실시하여 칩이 외부의 환경변화로 부터 보호될 수 있도록 한후, 프레스 금형에서 댐바(Damber)를 잘라냄과 동시에 포밍(Forming)으로 아우트 리드를 절곡형성하여 디바이스를 완성하게 된다.
그러나 이러한 디바이스는 디바이스(21)(23)하나 하나의 아우트 리드 PCB기판(22)상에 실장하기 때문에 작업시간이 많이 소요되었음은 물론 표면실장 면적이 커지게 되었고, 또한 디바이스(21)(23)를 이용하여 IC카드나 시스템 패키지를 구성할 경우에는 반드시 PCB기판(22)이 필요하게 되므로 그에 따라 원가각 상승되는 문제점을 가지게 된다.
그리고 리드프레임상에 한개의 칩을 탑재했을 경우 각각의 디바이스가 갖는 점유면적(칩에 대한)이 커지게 될뿐만 아니라 PCB기판(22)상에 실장시 배선 및 리드로 인한 지연되어 기능이 저하되었으며 각각 스팩(Spec)이 정해진 아우트리드퐁을 갖고있어 실장시에 용융이 거의 불가능하게 되는 문제점도 가지게 된다.
본 발명은 종래의 이와같은 문제점을 개선하기 위해 안출한 것으로서, 리드프레임에 형성된 리드바아에 소정의 향상을 가진 단자를 선택적으로 결합하여 디바이스를 제조, 별도의 리드연결용 배선을 사용하지 않고도 PCB기판상에 디바이스를 실장시킬 수 있도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명 형태에 따르면, 본체의 양측으로 플러그 단자를 돌출형성하고 또 다른 본체의 양측으로는 소켓단자를 형성하여 플러그 단자를 삽입시킴에 따라 본체가 상호 연결될 수 있도록 된 소켓형 디바이스가 제공된다.
또한 상기 본 발명을 달성하기 위한 방법에 따르면, 싸이드 레일의 내측으로 칩을 탑재하기 위한 패드가 타이바로 연결된 것에 있어서, 패드의 외측으로 리드바를 형성하여 리드바에 절연층을 형성한후 절연층에 단자를 고정함과 함께 칩본딩과 와이어 본딩을 한다음 이를 수지몰딩하여서 된 소켓형 디바이스의 제조방법이 제공된다.
이하, 본 발명을 첨부된 도면 제1도 내지 제4도를 참고로 하여 더욱 상세히 설명하면 다음과 같다. 첨부도면 제1도는 본 발명을 달성하기 위한 리드프레임의 제조공정도로서, 프레스 금형에서 타발되거나 또는 에칭된 제1a도와 같은 리드프레임(1)은 양측에 제조공정중 자동 이송을 위한 위치결정용 구멍(2a)을 가진 싸이드레일(2)이 형성되어 있고 싸이드레일(2)의 사이에는 칩(도시는 생략함)을 탑재하기 위한 패드(3)가 타이바(4)로 연결되어 있는데, 패드(3)는 디바이스의 형태에 따라 1개 또는 복수개로 형성하여 각 패드(3)에 칩을 탑재시킨후 칩을 와이어(5)로 제2도와 같이 상호 배선하게 된다.
또한 패드(3)의 외측으로는 패드(3)가 감싸여 지도록 리드바(6)가 타이바(4)와 연결되도록 되어있다. 이와같이 형성된 리드프레임(1)의 리드바(6)에는 제1b도와 같이 절연체(7)를 부착시키게 되는데, 이때 절연체는 폴리이미드 필름(Polyimide Film)을 부착하는 것이 바람직하다.
그후 폴리이미드 필름, 즉 절연체(7)에 용도에 따라 제2도와 같이 플러그 단자(8a)나 소켓단자(8b)와 같은 단자(8)를 차례로 부착시키게 되는데, 이때 디바이스를 PCB기판에 실장할 수 있도록 양측에 위치되는 디바이스에는 제4도에 도시한 바와같이 일측으로 통상의 리드(8c)를 고정한후 칩본딩기에서 각 패드(3)에 칩을 고정시킴과 동시에 와이어 본딩기에서 칩에 형성된 패드와 각 단자사이를 와이어 본딩하게 된다.
상기한 바와같이 리드프레임(1)에 칩과 와이어 본딩을 완료한 상태에서 칩(9)을 외부의 환경변화로 부터 보호하기 위해 플라스틱 수지로 몰딩을 함과 동시에 싸이드레일(2)과 타이바(4)를 트리밍하면 디바이스 제조공정이 완료된다.
이와같이 제조완료된 디바이스는 제2도에 도시한 바와같이 본체(10)에 형성된 플러그 단자(8a)를 또 다른 본체(11)에 형성된 소켓단자(8b)에 차례로 삽입하여 회로를 구성하게 되는데, 이때 상호 연결된 본체들을 PCB기판에 실장하기 위해서는 상호 연결된 본체들은 양측에 통상의 리드(8c)가 결합된 것을 위치토록 하여 이 리드(8c)를 통해 배선을 하면 되는 것이다.
이상에서와 같이 본 발명은 리드프레임(1)에 형성된 리드바(6)에 용도에 따라 단자를 고정하여 패키지화 하므로서 IC카드나 기타 메모리 제품을 PCB기판에 실장하지 않고도 직접 사용될 수 있는 응용 제품에 적용시킬 수 있게됨은 물론 회로와 회로, 즉 리바이스와 디바이스 사이의 아우트리드 및 PCB기판이 짧거나 없기 때문에 동작시간을 줄일 수 있게 된다.
이에따라 디바이스의 실장 면적 또는 상당히 축소시킬 수 있게 되므로 실장효율을 향상시킬 수 있게 되는 잇점을 가진다.

Claims (4)

  1. 본체(10)이 외측으로 플러그단자(8a)를 돌출형성하고 또 다른 본체(11)의 외측으로는 소켓단자(8b)를 형성하여 플러그 단자(8a)를 소켓단자(8b)에 삽입시킴에 따라 본체(10)(11)가 상호 연결될 수 있도록 하여서 된 소켓형 디바이스.
  2. 싸아디레일(2)의 내측으로 칩을 탑재하기 위한 패드(3)가 타이바(4)로 연결된 것에 있어서, 패드(3)의 외측으로 리드바(6)를 형성하여 리드바(6)에 절연체(7)를 부착한후 절연체(7)에 단자(8)를 고정함과 동시에 공지의 칩본딩과 와이어 본딩을 한다음 이를 수지몰딩하는 소켓형 디바이스의 제조방법.
  3. 제1항에 있어서, 본체(10)(11)의 일측으로 통상의 리드(8c)를 형성하여서 된 소켓형 디바이스.
  4. 제2항에 있어서, 절연체(7)가 폴리이미드로 된 소켓형 디바이스의 제조방법.
KR1019910012273A 1991-07-18 1991-07-18 소켓형 디바이스와 그 제조방법 KR940004148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910012273A KR940004148B1 (ko) 1991-07-18 1991-07-18 소켓형 디바이스와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910012273A KR940004148B1 (ko) 1991-07-18 1991-07-18 소켓형 디바이스와 그 제조방법

Publications (2)

Publication Number Publication Date
KR930003332A KR930003332A (ko) 1993-02-24
KR940004148B1 true KR940004148B1 (ko) 1994-05-13

Family

ID=19317440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012273A KR940004148B1 (ko) 1991-07-18 1991-07-18 소켓형 디바이스와 그 제조방법

Country Status (1)

Country Link
KR (1) KR940004148B1 (ko)

Also Published As

Publication number Publication date
KR930003332A (ko) 1993-02-24

Similar Documents

Publication Publication Date Title
US5239198A (en) Overmolded semiconductor device having solder ball and edge lead connective structure
KR940007757Y1 (ko) 반도체 패키지
US5777345A (en) Multi-chip integrated circuit package
US5413970A (en) Process for manufacturing a semiconductor package having two rows of interdigitated leads
US8030741B2 (en) Electronic device
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
JP3366062B2 (ja) オーバモールド形半導体装置及びその製造方法
KR950012925B1 (ko) 반도체 리이드 프레임
KR940004148B1 (ko) 소켓형 디바이스와 그 제조방법
KR19990069509A (ko) 적층형 메모리모듈 디바이스 및 그것을 이용한 메모리모듈 제조방법
KR100291511B1 (ko) 멀티 칩 패키지
US6297542B1 (en) Connecting a die in an integrated circuit module
KR200231862Y1 (ko) 반도체 패키지
KR0156335B1 (ko) 타이 바를 이용한 반도체 칩 패키지
KR100216988B1 (ko) 파워 모듈
KR20020057358A (ko) 멀티칩 모듈 패키지 및 제조방법
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
KR100321149B1 (ko) 칩사이즈 패키지
KR100252861B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
KR970010677B1 (ko) 리드프레임 구조
KR0147157B1 (ko) 티형 고집적 반도체 패키지
KR20000009885A (ko) 볼 그리드 어레이 타입의 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030417

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee