KR950012925B1 - 반도체 리이드 프레임 - Google Patents

반도체 리이드 프레임 Download PDF

Info

Publication number
KR950012925B1
KR950012925B1 KR1019920027632A KR920027632A KR950012925B1 KR 950012925 B1 KR950012925 B1 KR 950012925B1 KR 1019920027632 A KR1019920027632 A KR 1019920027632A KR 920027632 A KR920027632 A KR 920027632A KR 950012925 B1 KR950012925 B1 KR 950012925B1
Authority
KR
South Korea
Prior art keywords
leads
semiconductor
lead
lead frame
semiconductor chip
Prior art date
Application number
KR1019920027632A
Other languages
English (en)
Other versions
KR940016723A (ko
Inventor
이준기
정현조
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920027632A priority Critical patent/KR950012925B1/ko
Priority to US08/158,740 priority patent/US5468991A/en
Priority to JP5299776A priority patent/JP2771104B2/ja
Publication of KR940016723A publication Critical patent/KR940016723A/ko
Application granted granted Critical
Publication of KR950012925B1 publication Critical patent/KR950012925B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체 리이드 프레임
제 1 도는 일반적인 수직표면 실장형 반도체 패키지의 평면도.
제 2 도는 제 1 도의 수직표면 실장형 반도체 패키지가 다수개 인쇄회로기판상에 실장된 상태도.
제 3 도는 종래 기술의 일 실시예에 따른 리이드 프레임을 사용한 수직실장형 반도체 패키지의 평면도.
제 4 도는 종래 기술의 다른 실시예에 따른 리이드 프레임을 사용한 수직실장형 반도체 패키지의 평면도.
제 5 도는 이 발명에 따른 수직실장형 리이드 프레임의 평면도.
제 6 도는 제 5 도의 리이드 프레임을 사용한 수직실장형 반도체 패키지의 평면도이다.
이 발명은 반도체 리이드 프레임에 관한 것으로서, 더욱 상세하게는 리이드 온 칩(Lead On Chip : 이하LOC라 칭함) 또는 칩 은 리이드(Chip On Lead ; 이하 COL이라 칭함) 등과 같은 반도체 칩 실장방법이 주로 쓰이는 수직실장형 리이드 프레임의 일측에 반도체 칩과 접착되는 더미 리이드(dumy lead)를 형성하여 신뢰성을 향상시킬 수 있는 반도체 리이드 프레임에 관한 것이다.
최근 반도체 산업의 발달은 반도체 칩의 메모리 용량을 증가시켜 입출력 단자의 수가 증가되고, 신호처리속도 및 소비 전력량의 증가되었으며, 고밀도 실장의 요구등을 가속화시키는 추세에 있다. 이러한 반도체칩의 고집적화 추세는 리이드들의 수를 증가시켜 리이드간의 간격이 감소되 리이드 자체의 크기도 감소시켜 리이드 프레임의 설계 및 제조가 어려워지고 있으며, 그에따라 패키지의 종류, 제조 공정 및 방법에 변화가 요구되고 있다. 또한, 반도체 칩의 신호 처리속도 및 소비전력량의 증가로 반도체 칩 자체에서 다량의 열이 발생되며, 이러한 열을 발산시키기 위하여 열확산이 우수한 재질로된 히트싱크를 반도체 패키지에 따로 설치하거나, 반도체 패키지 몸체를 열전도성이 우수한 물질을 선택하게 되었다. 더욱이 단위 면적당 반도체 칩의 실장 밀도를 향상시키기 위하여 반도체 칩을 인쇄회로기판상에 직접 실장하는 COB(Chip On Board) 방법이나, 적층 패키지 방법등이 개발 사용되고 있어 반도체 패키지의 중요성이 날로 증가하고 있다.
이러한 반도체 패키지는 통상 리이드 프레임의 다이패드상에 반도체 칩을 실장한 후, 몰딩부재로 패키지 몸체를 형성하는 몰딩 패키지가 널리 쓰이고 있다. 이러한 몰딩형 패키지는 다시 수평형과 수직형으로 구별할 수 있다. 상기 수평형 패키지는 메모리 카드나 박형 퍼스컴등의 소형, 박형의 기기에 쓰이며, 패키지의 형태에 따라 리이드들이 몸체의 한 방향으로만 돌출되어 있는 SOP(single in line package)형과, 리이드들이 두방향으로 돌출되어 있는 DIP(dual in line package)형 그리고 상기 리이드들이 네방향 모두에 돌출되어 있는 QFP(quad f1at package)형 등이 있다.
또한 다른 높이의 부품이 섞여 있는 기판의 빈공간을 활용하여 기판의 소형화를 꾀하거나, 주기억장치의 주요부분에 범용 메모리 패키지를 대량으로 사용할 때 기기의 경량화, 대용량화, 고속화를 필요로 하는 경우 수직형 패키지가 최근 주목받고 있다. 이러한 수직형 패키지는 리이드들이 패키지 몸체의 일측에서 돌출되어 양방향으로 절곡되고 기판에 삽입되는 ZIP(zigjag in line package)는 기판에의 양면실장, 기판의 다층배선 및 일괄 리프로우가 곤란한 등의 문제점이 있다.
상술한 문제점을 해결하기 위하여 개발된 것이 제 1 도에 도시되어 있는 수직표면 실장형 패키지(10 : vertical surface mount package ; 이하 VSMP라 칭함)로서, 외부 리이드(11)들이 패키지 몸체(13)의 한번으로 몰려 돌출되어 절곡되어 있으며, 또한 상기 외부 리이드(11)들의 바깥쪽 양단에서 L자형으로 양방향으로 절곡되어진 지지리이드(13)에 의해 직립 실장된다.
이러한 VSMP는 제 2 도에 도시되어 있는바와 같이, 인쇄회로기판(14)상에 밀집되게 실장할 수 있으며, 표면 실장형이므로 상기 인쇄회로기판(14)의 다층배선이 가능하고, 기판상의 양면실장이 가능하며, 상기 외부리이드(11)들의 다른 부품들과의 일괄 리프로우가 가능한 등의 장점이 있다.
상술한 일반적인 수직실장형 반도체 패키지들은 통상 실장되는 반도체 칩의 크기가 작아 본딩패드가 주변에 형성되어 있는 반도체 칩은 다이패드상에 실장되며, 본딩패드가 칩의 중앙에 물려 있는 반도체 칩의 경우 COL 및 LOC 등의 방법이 사용된다.
이러한 반도체 칩이 실장되는 종래 수직실장형 반도체 패키지(15)의 일실시예가 제 3 도에 도시되어 있다. 중앙부에 다수개의 본딩패드들이 형성되어 있는 반도체 칩(16)과, 일정간격으로 상기 반도체 칩(16)의 상하양방향으로 형성되어 상기 반도체 칩(16)의 상부에 부착되어 있는 다수의 내부 리이드(17)들과, 상기 반도체 칩(16)상에 형성되어 있는 본딩패드와 상기 내부리이드(17)를 연결하는 와이어(18)들과, 상기 내부리이드(17)들과 반도체 칩(16)을 감싸 보호하는 패키지 몸체(19)와, 상기 패키지 몸체(19)의 일변에서 외부로 돌출되어 있는 외부리이드(20)들과, 상기 수직실장형 반도체 패키지(15)를 지지하도록 상기 외부리이드(20)들의 바깥쪽 양단에서 L자형으로 양방향으로 절곡되어 있는 지지리이드(20)를 구비하여 직립 실장된다. 이때 상기의 반도체 칩(16)의 크기가 비교적 작은 경우이며, 메모리 용량의 확대에 따라 반도체 칩의 크기가 증가하면 반도체 칩 상부로의 내부리이드 형성이 어려워진다.
제 4 도는 종래 수직실장형 반도체 패키지(22)의 다른 실시예로서, 반도체 칩(23)이 제 3 도의 경우 보다큰 경우로서, 반도체 패키지(22) 내부의 공간이 작으므로 반도체 칩(23)상에 부착되는 내부 리이드(24)들이 주로 외부 리이드(25)의 돌출 방향으로 배열되어 있다.
상술한 종래의 수직실장형 반도체 리이드 프레임은 중앙부에 본딩패드들이 형성되어 있는 반도체 칩이 COL 또는 LOC의 방법으로 내부 리이드들과 접착되어 몰딩된다. 이때 상기 내부 리이드들은 외부 리이드들의 방향으로 형성되어 있어 결과적으로 리이드들이 한쪽에 물려있게 된다. 그러므로 몰딩공정시 캐비티내로의 몰딩수지의 유입 압력이 불균일하여 상기 내부 리이드들과 와이어들의 변형이 일어나 단락 및 단선등의 불량이 발생되어 반도체 패키지의 신뢰성이 떨어지는 문제점이 있다.
따라서 이 발명의 목적은 몰딩공정시 몰딩수지의 유입압력의 불균형에 의해 내부 리이드 및 와이어의 변형을 방지하여 수직실장형 반도체 패키지의 신뢰성을 향상시킬 수 있는 반도체 리이드 프레임을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 외부 리이드 패키지 몸체의 일측으로 돌출되어 있는 수직실장형 반도체 패키지에 사용되는 반도체 리이드 프레임에 있어서, 패키지 몸체의 일측에 돌출되도록 형성되어 있는 외부 리이드들과 상기 외부 리이드와 연결되며 반도체 칩 중심부에 형성되어 있는 본딩패드들과 와이어로 연결되어지고 반도체 패키지의 일측에 편중되도록 형성되어 있는 내부 리이드들과, 상기 쏘포트바에 의해 지지되며 상기 반도체 패키지의 타측에서 상기 반도체 칩의 일측을 지지하도록 형성되어 있는 더미리이드를 구비하는 반도체 리이드 프레임을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 반도체 리이드 프레임을 상세히 설명한다.
제 5 도 및 제 6 도는 이 발명에 따른 반도체 리이드 프레임(30) 및 그를 이용한 반도체 패키지(40)의 평면도로서, 함께 연계하여 설명한다. 먼저 일정간격으로 형성되어 있는 내부 및 외부 리이드(31),(32)들로 구성되어지는 리이드(33)들이 상기 리이드 프레임(30)의 일측에 편중되도록 형성되어 있으며, 상기 리이드 프레임(30)의 타측에 써포트 바(34)로 지지되는 사각형상의 더미 리이드(35)가 형성되어 있다. 상기 리이드(33)들의 외곽 양측에 상기 반도체 패키지(40)를 직립시키기 위한 지지리이드(36)들이 상기 리이드(33)보다 길게 형성되어 있으며, 이러한 구성요소들이 모두 싸이드바(37)에 연결되어 리이드 프레임(30)을 구성한다. 이때 상기 더미 리이드(35)는 단순히 상기 써포트바(34)를 변형시켜 형성할 수도 있다.
중앙부에 본딩패드들이 형성되어 있는 반도체 칩(41)이 상기 더미 리이드(35) 및 내부 리이드(31)들의 하부에 부착되며, 상기 본딩패드들과 내부 리이드(31)들이 와이어(42)로 연결되어 진다. 그다음 통상의 에폭시 몰딩 컴파운드(epoxy moulding compound)등과 같은 몰딩부재를 사용하여 상기 반도체 칩(41), 내부리이드(31), 더미 리이드(35) 및 와이어(42)를 감싸 보호되도록 패키지 몸체(43)를 형성한다. 이때 상기 더미 리이드(35)가 일측에 형성되어 있으므로 몰딩 부재의 유입 압력이 균형을 이루게 되어 내부 리이드(31)및 와이어(42)의 변형이 발생하지 않는다. 그다음 상기 싸이드바(37) 및 댐바(도시되지 않음)를 제거한 후, 상기 패키지 몸체(43)의 일측에 돌출되어 있는 외부 리이드(32)들을 한 방향으로 절곡하여 표면실장에 적합하도록 하고, 상기 지지 리이드(36)들을 각각 양방향으로 L자 형상으로 절곡하여 수직 실장형 반도체 패키지(40)를 형성한다. 반도체 칩이 내부 리이드 및 더미 리이드의 하부에 실장되는 경우를 예로 들었으나, 상기 반도체칩은 내부 리이드 및 더미 리이드의 상부에 실장될 수 있음은 물론이다.
상술한 바와 같이 이 발명은 내부 리이드들이 일측에 편중되게 형성되는 수직실장형 반도체 패키지에 사용되는 반도체 리이드 프레임의 타측에 반도체 칩과 접착되는 더미 리이드를 별도로 형성하였다. 따라서 이발명은 수직실장형 반도체 페키지가 내부 리이드들의 편중에 의해 몰딩공정시 몰딩부재의 유입압력 불균형을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있는 이점이 있다. 또한 상기 더미 리이드가 반도체 칩의 열을 방출시키는 히트 싱크의 역할을 수행하므로 별도의 히트 싱크를 형성하지 않아도 되는 이점이 있다.

Claims (4)

  1. 외부 리이드가 패키지 몸체의 일측으로 돌출되어 있는 수직실장형 반도체 패키지에 사용되는 반도체리이드 프레임에 있어서, 패키지 몸체의 일측에 돌출되도록 형성되어 있는 외부 리이드들과 상기 외부 리이드와 연결되며 반도체 칩 중심부에 형성되어 있는 본딩패드들과 와이어로 연결되어지고 반도체 패키지의 일측에 편중되도록 형성되어 있는 내부 리이드들과, 상기 반도체 패키지의 타측에서 상기 반도체 칩의 일측을 지지하도록 형성되어 있는 더미 리이드를 구비하는 반도체 리이드 프레임.
  2. 제 1 항에 있어서, 상기 더미 리이드를 지지하는 써포트바를 구비하는 반도체 리이드 프레임.
  3. 제 1 항에 있어서, 상기 더미 리이드가 써포트바의 변형으로 형성되어 있는 반도체 리이드 프레임.
  4. 제 1 항에 있어서, 상기 더미 리이드 및 내부 리이드의 상부 또는 하부에 반도체 칩이 실장되는 반도체리이드 프레임.
KR1019920027632A 1992-12-31 1992-12-31 반도체 리이드 프레임 KR950012925B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920027632A KR950012925B1 (ko) 1992-12-31 1992-12-31 반도체 리이드 프레임
US08/158,740 US5468991A (en) 1992-12-31 1993-11-30 Lead frame having dummy leads
JP5299776A JP2771104B2 (ja) 1992-12-31 1993-11-30 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027632A KR950012925B1 (ko) 1992-12-31 1992-12-31 반도체 리이드 프레임

Publications (2)

Publication Number Publication Date
KR940016723A KR940016723A (ko) 1994-07-23
KR950012925B1 true KR950012925B1 (ko) 1995-10-23

Family

ID=19348829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027632A KR950012925B1 (ko) 1992-12-31 1992-12-31 반도체 리이드 프레임

Country Status (3)

Country Link
US (1) US5468991A (ko)
JP (1) JP2771104B2 (ko)
KR (1) KR950012925B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JPH0951067A (ja) * 1995-08-08 1997-02-18 Sony Corp リードフレーム
JP2956549B2 (ja) * 1995-09-14 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法とデータ消去方法
JPH10112521A (ja) * 1996-10-04 1998-04-28 Toshiba Corp 半導体装置の製造方法
US6043558A (en) * 1997-09-12 2000-03-28 Micron Technology, Inc. IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages
US6048744A (en) * 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6991960B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287000A (en) * 1987-10-20 1994-02-15 Hitachi, Ltd. Resin-encapsulated semiconductor memory device useful for single in-line packages
KR100260276B1 (ko) * 1991-01-14 2000-07-01 윌리엄 비. 켐플러 수직 리드 온칩 패키지
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム

Also Published As

Publication number Publication date
JP2771104B2 (ja) 1998-07-02
JPH06232315A (ja) 1994-08-19
US5468991A (en) 1995-11-21
KR940016723A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
US5444296A (en) Ball grid array packages for high speed applications
US6204562B1 (en) Wafer-level chip scale package
US6583499B2 (en) Quad flat non-leaded package and leadframe for use in a quad flat non-leaded package
KR20080095187A (ko) 패키지 적층을 위한 집적회로 패키지 시스템
US5349235A (en) High density vertically mounted semiconductor package
KR20080029904A (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
JPH03256353A (ja) 半導体装置
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
KR950012925B1 (ko) 반도체 리이드 프레임
US8058099B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
KR950003907B1 (ko) 반도체 리이드 프레임
KR950006434B1 (ko) 리이드 프레임
KR100235108B1 (ko) 반도체 패키지
KR100222294B1 (ko) 반도체 패키지
KR100235498B1 (ko) 반도체 패키지
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR200180815Y1 (ko) 캐패시터를 갖는 반도체 패키지
KR19990028206U (ko) 적층형 반도체 패키지
KR100279765B1 (ko) 반도체 패키지
KR0147157B1 (ko) 티형 고집적 반도체 패키지
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
KR940004148B1 (ko) 소켓형 디바이스와 그 제조방법
KR940003216B1 (ko) 반도체 패키지
KR950006435B1 (ko) 리이드 프레임
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee