KR950006434B1 - 리이드 프레임 - Google Patents

Abstract

내용 없음.

Description

리이드 프레임

제1도는 종래의 리이드 프레임의 평면도.

제2도는 이 발명의 일 실시예에 따른 리이드 프레임의 평면도.

제3도는 이 발명의 다른 실시예에 따른 리이드 프레임의 평면도.

이 발명은 반도체 칩의 실장되는 리이드 프레임에 관한 것으로서, 더욱 상세하게는 하나의 리이드 프레임에 여러가지 형태의 단위 리이드 프레임을 각각 형성하여 여러가지 조건의 반도체 패키지를 한번에 제작가능하게 하여 반도체 패키지의 연구 및 개발에 적합한 반도체 리이드 프레임에 관한 것이다.

최근 반도체 장치의 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증가되고 있다. 상기 반도체 장치의 고집적화 및 메모리 용량의 증가로 입출력 단자 수가 증가되어 감에 따라 반도체 장치의 외부와의 접속을 위한 입출력 단자인 리이드의 수가 증가되므로 상기 리이드가 미세 피치(fine pitch)화 되고 있다. 또한 반도체 장치의 신호 처리 속도 및 소비 전력이 증가되어 감에 따라 반도체 장치에서 다량의 열이 발생되며, 이 열을 발산시키기 위하여 상기 반도체 패키지에 별도의 히트 싱크를 형성하거나, 열전도율이 높은 재료로 패키지 몸체를 형성한다. 또한 상기 반도체 장치의 다기능화에 따라 여러가지 기능을 갖는 반도체 패키지가 요구되고 있다. 또한 상기 반도체 장치의 고밀도의 실장의 요구에 따라 반도체 패키지를 적층하거나, 반도체 소자를 직접 인쇄회로 기판에 실장하는 방법등이 연구 실행되고 있다.

일반적으로, IC 또는 LSI등의 반도체 칩은 반도체 패키지에 밀봉되어 인쇄회로기판에 장착된다. 상기 반도체 패키지의 기본형은 반도체칩이 방열용 금속판인 다이패드상에 장착되며, 본딩 와이어에 의해 반도체칩의 전극단자인 패트와 외부회로 접속용 리이드가 접속되어 있고, 에폭시 몰딩 컴파운트(epoxi moulding compound ; 이하 EMC라 칭함)로 형성된 패키지 몸체가 상기 반도체칩과 와이어를 감싸 보호하는 구조를 갖는다. 이와같은 반도체칩용 패키지는 상기 리이드가 패키지의 양변으로부터 수직아래 방향으로 돌출되어 있는 DIP(dual in line package) 방식과, 상기 리이드가 패키지의 4변을 돌출되어 있는 QFP(quad flat package)방식이 주류를 이루고 있다. 상기 QFP는 리이드의 수를 DIP보다 비교적 많이 형성할 수 있으므로 인쇄회로기판상의 실장밀도를 약간 더 높일 수 있는 이점이 있다.

또한 반도체 패키지 TQFP(Thin Quad Flat Package), TSOP(Thin Small Out-line Package) 및 TAB(Tape Automated Bonding)등의 방식이 연구 및 실행되고 있다. 이들중 TQFP와 TSOP방식은 기존의 반도체 패키지 제조 공정을 이용하여 제조될 수 있다. 그러나 상기 TAB방식은 리이드 프레임과 와이어의 역할을 수행하는 금속패턴이 절연 필름상에 형성되어 있으며, 도전물질로 이루어진 범프(bump)에 의하여 상기 절연 필름상의 금속패턴과 반도체칩의 패드를 본딩(bonding)하는 표면 실장형 패키지 기술의 일종으로서 본딩 와이어(bonding wire)를 사용하는 방식과는 전혀 다른 기술이며, 소형 계산기나 LCD 및 컴퓨터등에 널리 사용되고 있다. 또한 상기 탭 패키지도 소형화 박형화를 위하여 슬림 탭 또는 스몰 탭 패키지등이 개발되고 있다.

제1도는 종래 리이드 프레임의 평면도로서, DIP형 리이드 프레임(10)이다. 상부에 반도체칩이 실장되는 다이패드(11)가 사각 형상으로 형성되어 있으며, 상기 다이패드(11)를 지지하는 지지대(12)가 상기 다이패드(11)의 상하측변에 형성되어 있다. 또한 상기 다이패드(11)의 좌우 양측에 일정간격으로 리이드(13)들이 형성되어 있으며, 상기 리이드(13)들은 반도체칩과 금속 와이어로 연결되는 내부 리이드(14)와, 절곡되어 외부와 연결되는 외부리이드(15)로 구성되어 있다. 또한, 상기 리이드(13)들이 패키지 공정중에 변형되는 것을 방지하기 위하여 상기 리이드(13)들과 수직한 방향으로 상기 내부 리이드(14)와 외부리이드(15)의 중간에 리이드댐바(16)가 형성되어 있다. 또한 상기 다이패드(11), 지지대(12), 리이드(13) 및 댐바(16)로 이루어지는 다수개의 단위 리이드 프레임(17)들은 8~10를 한조로하여 양변에 형성되어 있는 시이드 레일(18)로 연결되어 하나의 리이드 프레임(10)을 형성한다.

상기의 리이드 프레임(10)을 구성하는 각각의 단위 리이드 프레임(17)의 다이패드(11)에 반도체칩을 실장한 후, 와이어 본딩하여 반도체칩과 내부리이드(14)를 연결하고 몰딩 공정으로 패키지 몸체를 형성하며, 트림공정에서 상기 댐바(16)를 제거하고, 상기 외부리이드(15)를 절곡하여 반도체 패키지를 완성한다.

이때 상기 리이드 프레임(10)의 다이패드(11)는 반도체칩에서 발생하는 열을 발산하는 히트싱크의 역할도 있으며, 내부리이드(14) 와의 거리가 적당하지 못하면 와이어의 단선이 발생되기도 하고, 몰딩 공정시 EMC의 압력에 의해 한쪽으로 기우는 틸팅이 발생되기도 한다. 따라서 다이패드(11)의 크기는 반도체 패키지의 신뢰성에 중요한 요인이 되므로 신종의 반도체 패키지를 연구 개발함에 있어 다이패드의 크기의 결정은 많은 연구 및 실험제작이 필요하다. 또한 상기 다이패드(11)의 크기 뿐만아니라 내부리이드(14)의 배열, 지지대(12)의 형상 및 위치, 다이패드(11)의 뒷면에 형성되는 댐플의 모양 및 배치 등 상기 단위 리이드 프레임(17)의 구성요소 각각의 최적 조건을 찾기위하여, 각각의 경우에 해당하는 단위 리이드 프레임(17)들로 형성되는 리이드 프레임을 모두 따로 따로 형성하여야 한다.

상술한 종래의 리이드 프레임은 한가지 종류의 반도체 패키지에 사용되는 하나의 리이드 프레임에 한가지 형상의 단위 리이드 프레임이 형성되어 있어 반도체 패키지의 연구 개발 단계에서 단위 리이드 프레임의 구서요소에 따른 반도체 패키지의 최적조건을 찾기 위하여 가능한 경우의 조합을 연구 및 실험하여야 한다. 따라서 반도체 패키지의 연구 및 개발에 따른 시간 및 비용이 증가되는 문제점이 있다.

따라서, 이 발명의 목적은 단위 리이드 프레임의 각각의 구성요소에 따른 반도체 패키지의 최적조건을 용이하게 찾을 수 있어, 새로운 반도체 패키지의 연구 및 개발에 따른 시간 및 비용을 절감할 수 있는 리이드 프레임을 제공함에 있다.

상기와 같은 목적을 달성하기 위하여 이 발명은 반도체칩이 상부에 실장되는 다이패트와, 상기 다이패드를 지지하는 적어도 하나의 지지대들과, 상기 다이패드의 주위에 일정간격으로 형성되어 있으며 내부리이드와 외부리이드로 구성되는 리이드들을 구비하여 이루어지는 적어도 두개의 단위 리이드 프레임들이 사이드 레일로 연결되어 있는 리이드 프레임에 있어서, 상기 다이패드들 상에 동일한 종류의 반도체칩들이 실장되며, 상기 인접한 단위 리이드 프레임들이 서로 다른 구조로 형성되어 있어 한번의 패키지 공정으로 여러가지 설계의 반도체 패키지들의 제작이 가능하도록 한 리이드 프레임을 특징으로 한다.

이하, 첨부한 도면을 참조하여 이 발명에 따른 리이드 프레임을 상세히 설명한다.

제2도는 이 발명의 일 실시예에 따른 반도체 리이드 프레임의 평면도로서, 반도체칩이 실장되는 다이패드(21)의 최적의 크기를 연구하기 위한 DIP형 리이드 프레임(20)을 나타내는 도면이다.

소정의 회로가 형성되어 있는 동일한 종류의 메모리 반도체칩의 각각의 상부에 실장되는 장방형의 다이패드(21)들이 일정 간격으로 형성되어 있으며, 상기 다이패드(21)를 지지하는 지지대(22)들이 상기 다이패드(21)의 상하 양측에 형성되어 있다. 또한 상기 다이패드(21)들의 좌우 양측에 일정 간격으로 리이드(23)들이 형성되어 있으며, 상기 리이드(23)는 반도체칩의 전극과 금속 와이어로 연결되는 내부리이드(24)와, 절곡되어 외부의 인쇄회로기판과 연결되는 외부리이드(25)로 구성되어 있다. 또한 상기 리이드(23)들이 패키지 공정중에 변형되는 것을 방지하기 위하여 상기 리이드(23)들과 수직한 방향으로, 상기 내부리이드(24)와 외부리이드(25)의 중간에 댐바(26)가 형성되어 있다. 또한 상기 다이패드(21), 지지대(22), 리이드(23) 및 댐바(26)로 구성되어 있는 다수개의 단위 리이드 프레임(27)들을 8~10개를 한조로 그 상하 양변이 사이드 레일(28)로 연결되어 리이드 프레임(20)을 형성하며, 상기 리이드 프레임(20)은 Cu합금등의 금속재질로 형성되어 있다.

상기 리이드 프레임(20)을 사용한 반도체 패키지의 제조 방법을 살펴보변, 상기 단위 리이드 프레임(27)의 각각의 다이패드(21)들 상에 동일한 반도체칩을 에폭시등으로 실장한 후, 상기 반도체칩상의 패드와 상기 내부리이드(24)를 와이어 본딩한다. 그 다음 상기 반도체칩, 와이어 및 내부리이드(24)를 감싸 보호하도록 EMC로 몰딩하여 패키지 몸체를 형성한 후, 상기 사이드 레일(28)과 댐바(26)를 제거하는 트림 공정을 실시하고, 상기 외부리이드(25)를 절곡하여 반도체 패키지들을 형성한다. 그 다음 상기 반도체 패키지들의 외관, 와이어 스위핑, 다이패드(21)의 틸팅 및 내부리이드(24)의 변형등을 종합적으로 검사하여 서로 상이한 크기의 다이패드(21)로 형성된 반도체 패키지에서 가장 신뢰성이 높은 다이패드(21)의 크기를 얻을 수 있다. 따라서 상기 신뢰성이 가장 높은 크기의 다이패드(21)만이 형성되어 있는 리이드 프레임을 양산 공정에 적용한다.

제3도는 이 발명의 다른 실시예에 따른 리이드 프레임의 평면도로서, 제2도와 동일한 부분은 동일한 참조 번호를 부여하였다.

DIP형 반도체 패키지의 딤플(31)의 최적조선을 연구하기 위한 리이드 프레임으로서, 메모리 반도체 칩이 실장되는 장방형의 다이패드(30)의 뒷면에 상기 다이패드(30)와 EMC와의 접착력을 향상시키기 위하여 다수개의 딤플(31)들이 형성되어 있다. 이때 상기 딤플(31)은 그 형상 또는/및 배열이 각각 인접한 다이패드(30)마다 서로 다르게 형성되어 있다. 상기 딤플(31)들이 서로 다른 형상으로 형성되어 있는 각각의 다이패드(31)상에 동일한 반도체칩들을 실장한 후, 와이어 본딩, 몰딩, 트림 및 절곡 공정을 진행하여 반도체 패키지들을 형성한다. 그 다음 반도체 패키지들의 신뢰성을 점검하여 소정 형상의 반도체 패키지에서 가장 신뢰성이 높은 딤플(31)의 형상 및 배열을 얻을 수 있다. 따라서 상기 신뢰성이 가장 높은 형상 및 배열의 딤플만이 형성되어 있는 다이패드를 갖는 리이드 프레임을 양산 공정에 적용한다.

또한 상기와 같은 다이패드나 딤플 뿐만 아니라, 내부리이들이나 지지대등과 같은 모든 변화 가능한 구성요소들을 인접한 단위 리이드 프레임들끼리 상이하게 형성하여 반도체 패키지의 신뢰성이 가장 높은 최적의 설계를 용이하게 찾을 수 있다.

상술한 바와 같이 이 발명은 신뢰성이 높은 반도체 패키지의 리이드 프레임을 제작하기 위하여, 동일한 종류의 반도체칩이 실장되는 다수개의 단위 리이드 프레임으로 구성되는 반도체 패키지의 리이드 프레임에서 서로 인접한 단위 리이드 프레임의 각 구성요소들을 상이하게 형성하였다. 즉 다이패드의 크기나, 다이패드의 뒷면에 형성되는 딤플의 형상 또는/및 배열이나, 내부리이드의 형상등 구성요소 중에서 변화 가능한 구성요소들을 조합하여 하나의 리이드 프레임에 형성하였다.

따라서, 이 발명은 반도체칩이 실장되는 반도체 패키지의 연구-개발 단계에서 단위 리이드 프레임을 구성하는 각 구성요소들의 최적의 설계를 용이하게 찾을 수 있으므로 반도체 패키지의 개발에 따른 시간을 절감하여 납기를 단축할 수 있는 이점이 있으며, 또한 반도체 패키지의 개발에 따른 노력을 절감할 수 있는 이점이 있다.

Claims (5)

1. 반도체칩이 상부에 실장되는 다이패드와, 상기 다이패드를 지지하는 적어도 하나의 지지대들과 ; 상기 다이패드의 주위에 일정간격으로 형성되어 있으며, 내부리이드와 외부리이드로 구성되는 리이드들을 구비하여 이루어지는 적어도 두개의 단위 리이드 프레임들이 사이드 레일로 연결되어 있는 리이드 프레임에 있어서 ; 상기 다이패드들 상에 동일한 종류의 반도체칩들이 실장되며, 상기 인접한 단위 리이드 프레임이 서로 다른 구조로 형성되어 있어 한번의 패키지 공정으로 여러가지 설계의 반도체 패키지들의 제작이 가능하도록 한 리이드 프레임.
2. 제1항에 있어서, 상기 인접한 단위 리이드 프레임들의 다이패드의 크기가 서로 다르게 형성되어 있는 리이드 프레임.
3. 제1항에 있어서, 상기 인접한 단위 리이드 프레임들의 지지대의 형상 및 갯수가 서로 다르게 형성되어 있는 리이드 프레임.
4. 제1항에 있어서, 상기 인접한 단위 리이드 프레임들의 내부리이드의 형상이 서로 다르게 형성되어 있는 리이드 프레임.
5. 제1항에 있어서, 상기 다이패드들의 뒷면에 적어도 하나의 딤플이 형성되어 있으며 상기 딤플의 형상이나 배열 또는 형상 및 배열이 상기 인접한 단위 리이드 프레임들간에 상이하게 형성되어 있는 리이드 프레임.