KR960004561B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR960004561B1
KR960004561B1 KR1019920017244A KR920017244A KR960004561B1 KR 960004561 B1 KR960004561 B1 KR 960004561B1 KR 1019920017244 A KR1019920017244 A KR 1019920017244A KR 920017244 A KR920017244 A KR 920017244A KR 960004561 B1 KR960004561 B1 KR 960004561B1
Authority
KR
South Korea
Prior art keywords
package
heat sink
semiconductor
die pad
semiconductor chip
Prior art date
Application number
KR1019920017244A
Other languages
English (en)
Other versions
KR940008028A (ko
Inventor
정하천
안상호
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920017244A priority Critical patent/KR960004561B1/ko
Publication of KR940008028A publication Critical patent/KR940008028A/ko
Application granted granted Critical
Publication of KR960004561B1 publication Critical patent/KR960004561B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체 패키지
제1도는 종래의 반도체 패키지의 단면도.
제2도는 이 발명의 일 실시예에 따른 반도체 패키지의 단면도.
제3도는 이 발명의 다른 실시예에 따른 반도체 패키지의 단면도.
제4도는 이 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도.
제5도는 이 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
이 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩에서 발생한 열을 효과적으로 방출할 수 있도록 반도체 패키지 내부에 열전도성이 우수한 재질로 형성되어 있는 히트싱크(heat sink)를 구비하여 신뢰성을 향상시킬 수 있는 반도체 패키지에 관한 것이다.
최근 반도체 장치의 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증가되고 있다. 상기 반도체 장치의 고집적화 및 메모리 용량의 증가로 입출력 단자 수가 증가되어 감에 따라 반도체 장치의 외부와의 접속을 위한 입출력 단자인 리이드의 수가 증가되므로 상기 리이드가 미세 피치(fine pitch)화 되고 있다. 또한 상기 반도체 장치의 신호 처리 속도 및 소비 전력이 증가되어 감에 따라 반도체 장치에서 다량의 열이 발생되며, 이 열을 발산시키기 위하여 상기 반도체 패키지에 별도의 히트싱크를 형성하거나, 열전도율이 높은 재료로 패키지 몸체를 형성한다.
일반적으로, 반도체 칩은 반도체 패키지에 밀봉되어 인쇄회로기판에 장착된다. 상기 반도체 패키지의 기본형은 반도체칩이 방열용 금속판인 다이패드상에 실장되며, 본딩 와이어에 의해 반도체 칩의 전극단자인 패드와 외부회로 접속용의 리이드가 접속되어 있고, 에폭시 몰딩 컴파운드(epoxi moulding compound; 이하 EMC라 칭함)로 형성된 패키지 몸체가 상기 반도체 칩과 와이어를 감싸 보호하는 구조를 갖는다. 이와같은 반도체 칩용 패키지는 상기 리이드가 패키지의 양변으로부터 수직아래방향으로 돌출되어 있는 디아이피(dual in line package; 이하 DIP라 칭함) 방식과, 상기 리이드가 패키지의 2변 또는 4변으로 돌출되어 있는 에스오피(SOP; small out line package)나 큐에프피(quad flat package; 이하 QFP라 칭함) 방식이 주류를 이루고 있다. 상기 QFP는 리이드의 수를 DIP보다 비교적 많이 형성할 수 있으므로 인쇄회로기판상의 실장밀도를 약간 더 높일 수 있는 이점이 있다.
종래 통상의 QFP형 반도체 패키지(10)를 도시한 제1도와 같이, 소정회로가 형성되어 있는 반도체 칩(11)이 사각형상의 다이패드(12) 상에 실장되어 있으며, 상기 다이패드(12)의 주변에 소정 간격으로 다수개의 리이드(13)들이 형성되어 있다. 상기 반도체 칩(11)의 본딩패드와 리이드(13)의 일측이 와이어(14)로 연결되어 있으며, 상기 반도체 칩(11) 및 와이어(14)등을 감싸 보호하는 패키지 몸체(15)가 EMC로 형성되어 있다.
상술한 반도체 패키지는 상기 반도체 칩이 고집적화, 신호처리 속도의 고속화 및 고소비전력화 되어가는 추세에 따라 많은 열이 발생되며, 따라서 이 열을 효과적으로 외부로 방출하지 않으면 반도체 칩이나 패키지 몸체에 크랙이 발생하게 된다. 따라서 반도체 칩에서 발생하는 열을 효과적으로 방출하여 반도체 패키지의 신뢰성을 향상시키기 위하여, 별도의 히트싱크를 패키지 몸체에 설치하여야 하므로 패키지 공정이 복잡해지고, 히트싱크가 차지하는 면적에 의해 반도체 장치의 실장밀도가 떨어지는 문제점이 있다.
또한 상기 반도체 패키지에 히트싱크를 설치할 수 없는 QFP난 피엘씨씨(plastic leaded chip carrier; 이하 PLCC라 칭함)등의 반도체 패키지의 경우 패키지 몸체를 열전도성이 우수한 세라믹등의 재질로 형성하여야 한다. 이때 세라믹등은 가공성이 좋지 않아 반도체 패키지의 제조공정이 복잡해지며, 제조 단가가 상승하는 문제점이 있다.
따라서 이 발명은 패키지 몸체의 외부에 히트싱크를 설치하지 않고도 반도체 칩에서 발생하는 열을 효과적으로 방출하여 반도체 패키지의 제조공정이 간단하며, 실장밀도도 떨어뜨리지 않는 반도체 패키지를 제공함에 있다.
또한 이 발명은 QFP나 PLCC등과 같이 외부에 히트싱크를 설치할 수 없는 반도체 패키지의 몸체를 기존의 EMC로 형성하여도 반도체 칩에서 발생하는 열을 효과적으로 방출하여 반도체 패키지의 신뢰성을 향상시키며, 제조 공정이 간단하고, 제조 단가를 절감할 수 있는 반도체 패키지를 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명은 반도체 칩이 상부에 실장되는 다이패드와, 상기 다이패드의 주변에 일정 간격으로 형성되어 절곡되어 있는 리이드들과, 상기 반도체 칩의 본딩패드와 리이드의 일측을 연결시키는 와이어들과, 상기 반도체 칩과 와이어들을 감싸 보호하는 패키지 몸체를 구비하는 반도체 패키지에 있어서, 상기 다이패드의 하부에 부착되고 상기 패키지 몸체의 일면에 노출되어 상기 반도체 칩에서 발생하는 열을 외부로 발산시키는 소정 형성의 히트싱크를 구비하는 반도체 패키지를 특징으로 한다.
또한 이 발명의 다른 특징은 반도체 칩이 상부에 실장되는 다이패드와, 상기 다이패드의 주변에 일정 간격으로 형성되어 절곡되어 있는 리이드들과, 상기 반도체 칩의 본딩패드와 리이드의 일측을 연결시키는 와이어들과, 상기 반도체 칩과 와이어들을 감싸는 패키지 몸체를 구비하는 반도체 패키지에 있어서, 각각 상부 및 하부에 홈이 형성되어 있어 상기 반도체 칩이 실장된 다이패드를 내부에 수용할 수 있는 캐비니를 형성하는 베이스 및 캡으로 구성되는 히트싱크와, 상기 히트싱크의 적어도 일면의 노출되도록 상기 히트싱크의 둘레에 형성되어 있는 패키지 몸체를 구비하여 상기 반도체 칩에서 발생하는 열을 외부로 발산시키는 반도체 패키지에 있다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 반도체 패키지를 상세히 설명한다.
제2도는 이 발명의 일실시예에 따른 반도체 패키지(20)의 단면도이다.
소정회로가 형성되어 있는 반도체 칩(21)이 사각 형상의 다이패드(22)상에 접착제(23)로 실장되어 있다.
상기 다이패드(22)의 주변에 접근하여 일정간격으로 리이드(24)들이 형성되어 있으며, 상기 리이드(24)들은 반도체 칩(21)과 전기적으로 연결되는 내부 리이드들과, 절곡되어 외부와 연결되는 외부 리이드들로 구성되어 진다. 또한 Cu, Al등의 금속 합금이나 세라믹등의 열 전도성이 우수한 재질로 형성되어 있는 사각 형상의 히트싱크(25)가 상기 다이패드(22)에 하부에 접착되어 있다. 또한 상기 반도체 칩(21)의 본딩패드(도시되지 않음)와 리이드의 일측이 와이어(26)로 연결되어 있으며, 상기 외부 리이드가 S자 형상으로 절곡되어 있다. 또한 상기 반도체 칩(21), 다이패드(22), 내부 리이드, 히트싱크(25) 및 와이어(26)를 감싸보호하는 패키지 몸체(27)가 EMC로 형성되어 있다. 이때 상기 히트싱크(25)는 상기 패키지 몸체(27)의 하부면에 그 한면이 노출되어 있으며, 상기 패키지 몸체(27)와의 접착력을 향상시키기 위하여 상기 히트싱크(25)의 측면에 톱니 형상등을 형성할 수도 있다. 따라서 상기 반도체 칩(21)에서 발생되는 열을 상기 히트싱크(25)가 흡수하여 외부로 방열한다.
제3도는 이 발명의 다른 실시예에 다른 반도체 패키지의 단면도로서, 제2도와 동일한 부분은 동일한 참조 번호를 부여하였으며, 사각 형상의 히트싱크(28)가 상기 다이패드(22)의 하부에 접착제(29)로 접착되어 있다. 또한 상기 접착제(29)의 두께만큼 상기 히트싱크(28)의 두께가 얇게 형성되어 있다.
제4도는 이 발명의 또 다른 실시예에 따른 반도체 패키지(30)의 단면도이다.
반도체 칩(31)이 사각형상의 다이패드(32)상에 접착재(33)로 실장되어 있으며, 상기 다이패드(32)의 주변에 일정 간격으로 형성되어 있는 리이드들(34)의 일측과 상기 반도체 칩(31)의 본딩패드(도시되지 않음)들이 와이어(35)로 본딩되어 있다. 또한 각각의 상부 및 하부에 홈이 형성되어 있어 내부에 상기 반도체 칩(31)과 와이어(35) 및 다이패드(32)를 수용할 수 있도록 캐비티가 형성되며, 베이스(36)와 캡(37)로 구성되는 히트싱크(38)가 열전도성이 우수한 Cu, Al 합금등의 금속재질이나, 세라믹으로 사각상자의 형상으로 형성되어 있다. 이때 상기 베이스(36) 및 캡(37)은 리이드(34)들과 절연되어 있으며, 상기 다이패드(32)가 상기 베이스(36)의 홈부 상에 접착되어 있다. 또한 상기 히트싱크(38)의 베이스(36)의 하부면과 상기 캡(37)의 상부면이 노출되도록 상기 히트싱크(38)의 사방에 EMC로 패키지 몸체(39)가 형성되어 있다. 상기 히트싱크(38)의 양면이 외부로 노출되어 있으므로 상기 반도체 칩(31)에서 발생하는 열을 효과적으로 방출한다. 이때 상기 패키지 몸체(39)와의 접착력을 향상시키기 위하여 상기 히트싱크(38)의 측면에 톱니 형상등의 불규칙한 형상을 형성할 수도 있다.
제5도는 제4도의 구조와 유사하여 동일한 부분은 동일한 참조 번호를 부여하였다. 상기 다이패드(32)가 상기 베이스(40) 상부면의 홈부상에 접착제(41)로 접착되어 있는 구조이다. 또한 상기 접착제(41)의 두께만큼 상기 베이스(40)의 두께가 얇게 형성되어 있다.
상술한 바와같이 이 발명은 반도체 칩이 실장되는 다이패드의 하부에 상기 반도체 칩에서 발생되는 열을 효과적으로 방출하기 위하여 열전도성이 우수한 금속 또는 세라믹등의 재질로 형성되어 있는 히트싱크를 상기 다이패드의 하부에 부착하고, 상기 히트싱크의 밑면을 EMC로 형성되어 있는 패키지 몸체의 외부로 노출되도록 하였다.
또한 히트싱크를, 캐비티가 내부에 형성되어 있는 베이스와 캡으로 구성되는 소정의 상자 형상으로 형성한 후, 반도체 칩을 실장한 다이패드를 상기 반도체 상의 홈부에 접착시킨다. 그다음 상기 반도체의 하부면과, 상기 캡의 상부면이 외부로 노출되도록 EMC로 패키지 몸체를 형성하였다.
따라서 이 발명은 열전도성이 우수한 재질로 형성되어 있는 히트싱크가 다이패드와 접착되어 패키지 몸체의 외부로 노출되어 있으므로 QFP나 PLCC등과 같이 조래 히트싱크를 설치할 수 없던 반도체 패키지에 있어서, 반도체 칩에서 발생한 열이 효과적으로 방출되므로 반도체 패키지의 신뢰성을 향상시킬 수 있는 이점이 있다.
또한 이 발명은 히트싱크를 다이패드의 하부면에 부착한 후, 통상의 EMC로 패키지 몸체를 형성하므로 반도체 패키지의 제조 공정이 간단해지며, 제조단가를 절감할 수 있는 이점이 있다.
또한 히트싱크를 반도체 패키지의 외부에 설치하지 않고, 다이패드 밑면과 패키지 몸체 사이의 공간을 사용하였으므로, 반도체 패키지의 실장밀도를 향상시킬 수 있는 이점이 있다.

Claims (5)

  1. 반도체 칩이 상부에 실장되는 다이패드와, 상기 다이패드의 주변에 일정간격으로 형성되어 절곡되어 있는 리이드들과, 상기 반도체 칩의 본딩패드와 리이드의 일측을 연결시키는 와이어들과, 상기 반도체 칩과 와이어들을 감싸 보호하는 패키지 몸체를 구비하는 반도체 패키지에 있어서, 상기 다이패드의 하부에 설치되고 상기 패키지 몸체의 일면에 노출되며 상기 패키지 몸체와의 접착력을 증가시키기 위해 측면에 톱니형상을 가지도록 형성된 히트싱크를 구비하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 히트싱크가 금속 용융 및 접착제로 이루어지는 군에서 임의로 선택되는 한가지 수단으로 상기 다이패드의 하부에 부착되어 지는 반도체 패키지.
  3. 제1항에 있어서, 상기 히트싱크가 금속 및 세라믹으로 이루어지는 군에서 임의로 선택되는 하나의 재질로 형성되어 있는 반도체 패키지.
  4. 반도체 칩, 상부에 실장되는 다이패드와, 상기 다이패드의 주변에 일정간격으로 절곡되어 있는 리이들과, 상기 반도체 칩의 본딩패드와 리이드의 일측을 연결시키는 와이어들을 구비하는 반도체 패키지에 있어서, 각각 상부 및 하부에 홈이 형성되어 있어 상기 반도체 칩이 실장된 다이패드를 내부에 수용할 수 있는 캐비티를 형성하는 베이스 및 캡으로 구성되는 히트싱크와, 상기 히트싱크의 적어도 일면이 노출되도록 상기 히트싱크의 둘레에 형성되어 있는 패키지 몸체를 구비하고, 상기 패키지 몸체와의 접착력을 증가시키기 위해 상기 히트싱크의 측면에 톱니형상을 가지도록 형성한 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서, 상기 패키지 몸체가 상기 베이스 하부면과 캡의 상부면이 노출되도록 상기 히트싱크의 사방에 형성되어 있는 반도체 패키지.
KR1019920017244A 1992-09-22 1992-09-22 반도체 패키지 KR960004561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920017244A KR960004561B1 (ko) 1992-09-22 1992-09-22 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920017244A KR960004561B1 (ko) 1992-09-22 1992-09-22 반도체 패키지

Publications (2)

Publication Number Publication Date
KR940008028A KR940008028A (ko) 1994-04-28
KR960004561B1 true KR960004561B1 (ko) 1996-04-09

Family

ID=19339915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017244A KR960004561B1 (ko) 1992-09-22 1992-09-22 반도체 패키지

Country Status (1)

Country Link
KR (1) KR960004561B1 (ko)

Also Published As

Publication number Publication date
KR940008028A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
US6545347B2 (en) Enhanced leadless chip carrier
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
EP0587294B1 (en) Semiconductor package
US5093713A (en) Semiconductor device package
KR950012925B1 (ko) 반도체 리이드 프레임
KR960004561B1 (ko) 반도체 패키지
KR100778913B1 (ko) 냉매를 방열재로 사용한 반도체 패키지
KR200325122Y1 (ko) 반도체패키지의히트싱크
KR100235108B1 (ko) 반도체 패키지
KR960004090B1 (ko) 반도체 패키지
KR950006434B1 (ko) 리이드 프레임
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR19990086280A (ko) 반도체 패키지
KR100222294B1 (ko) 반도체 패키지
KR100559640B1 (ko) 리드프레임 구조 및 이를 이용한 반도체 패키지
KR100251889B1 (ko) 반도체 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR19980039679A (ko) 리드온칩 에어리어 어레이 범프드 반도체 패키지
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
KR200179997Y1 (ko) 반도체패키지의 히트슬러그 구조
JP3221072B2 (ja) 樹脂封止型半導体装置
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
KR100567045B1 (ko) 반도체 패키지
KR0179808B1 (ko) 비엘피 패키지
JPS60254755A (ja) 半導体装置用パツケ−ジ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010308

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee