KR950006435B1 - 리이드 프레임 - Google Patents

리이드 프레임 Download PDF

Info

Publication number
KR950006435B1
KR950006435B1 KR1019920017002A KR920017002A KR950006435B1 KR 950006435 B1 KR950006435 B1 KR 950006435B1 KR 1019920017002 A KR1019920017002 A KR 1019920017002A KR 920017002 A KR920017002 A KR 920017002A KR 950006435 B1 KR950006435 B1 KR 950006435B1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
tie bars
die pad
semiconductor
Prior art date
Application number
KR1019920017002A
Other languages
English (en)
Other versions
KR940008064A (ko
Inventor
김국광
최종수
최희국
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920017002A priority Critical patent/KR950006435B1/ko
Publication of KR940008064A publication Critical patent/KR940008064A/ko
Application granted granted Critical
Publication of KR950006435B1 publication Critical patent/KR950006435B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

리이드 프레임
제1도는 종래 리이드 프레임의 평면도.
제2도는 종래 리이드 프레임을 사용한 반도체 패키지의 사시도.
제3도는 제2도의 반도체 패키지의 납땜 공정을 도시한 도면.
제4도는 제3도의 상태에서 타이 바의 위치를 도시한 도면.
제5도는 이 발명의 일 실시예에 따른 리이드 프레임의 평면도.
제6도는 제5도의 리이드 프레임을 사용한 반도체 패키지의 사시도.
제7도는 제6도의 반도체 패키지가 납땜장치에 있을때 타이 바의 위치를 도시한 상태도.
제8도는 이 발명의 다른 실시예에 따른 리이드 프레임의 평면도.
제9도는 제8도의 반도체 패키지가 납땜장치에 있을 때 타이 바의 위치를 도시한 상태도이다.
이 발명은 반도체 칩이 실장되는 리이드 프레임에 관한 것으로서, 더욱 상세하게는 다이패드을 지지하는 타이 바를 비대칭으로 형성하여 반도체 패키지의 외부리이드에 납을 도포하는 납땜 공정시 납이 상기 타이 바의 주위로 튀어 발생되는 불량을 방지할 수 있는 리이드 프레임에 관한 것이다.
최근 반도체 장치의 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증가되고 있다. 상기 반도체 장치의 고집적화 및 메모리 용량의 증가로 입출력 단자 수가 증가되어 감에 따라 반도체 장치의 외부와의 접속을 위한 입출력 단자인 리이드의 수가 증가되므로 상기 리이드가 미세 피치(fine pitch)화되고 있다. 또한 상기 반도체 장치의 신호 처리 속도 및 소비 전력이 증가되어 감에 따라 반도체 장치에서 다량의 열이 발생되며, 이 열을 발산시키기 위하여 상기 반도체 패키지에 별도의 히트 싱크를 형성하거나, 열전도율이 높은 재료로 패키지 몸체를 형성한다. 또한 상기 반도체 장치의 다기능화에 따라 여러가지 기능을 갖는 반도체 패키지가 요구되고 있다. 또한 상기 반도체 장치의 고밀도 실장의 요구에 따라 반도체 패키지를 적층하거나, 반도체 소자를 직접 인쇄회로 기판에 실장하는 방법등이 연구 실행되고 있다.
또한 반도체 패키지는 TQFP(Thin Quad Flat Package), TSOP(Thin Small Out-line Package) 및 TAB(Tape Automated Bonding)등의 방식이 연구 및 실행되고 있다. 이들중 TQFP와 TSOP방식의 기존의 반도체 패키지 제조 공정을 이용하여 제조될 수 있다. 그러나 상기 TAB방식은 리이드 프레임와 와이어의 역할을 수행하는 금속패턴이 절연 필름상에 형성되어 있으며, 도전 물질로 이루어진 범프(bump)에 의하여 상기 절연 필름상의 금속패턴과 반도체침의 패드를 본딩(bonding)하는 표면 실장형 패키지 기술의 일종으로서 본딩 와이어(bonding wire)를 사용하기 방식과는 전혀과는 전혀 다른 기술이며, 소형 계산기나 LCD 및 컴퓨터등에 널리 사용되고 있다. 또한 상기 탭 패키지도 소형화 박형화를 위하여 슬림 탭 또는 스몰 탭 패키지등이 개발되고 있다.
일반적으로, IC 또는 LSI등의 반도체 칩은 반도체 패키지에 밀봉되어 인쇄회로기판에 장착된다. 상기 반도체 패키지의 기본형은 반도체칩이 방열용 금속판인 다이패드상에 실장되며, 본딩 와이어에 의해 반도체 칩의 전극단자인 패드와 외부회로 접속용의 리이드가 접속되어 있고, 에폭시 몰딩 컴파운드(epoxy moulding compound ; 이하 EMC라 칭함)에 형성된 패키지 몸체가 상기 반도체 칩과 와이어를 감싸 보호하는 구조를 갖는다. 이와같은 반도체 칩용 패키지는 상기 리이드가 패키지의 양변으로부터 수직 아래방향으로 돌출되어 있는 DIP(dual in line package)방식과, 상기 리이드가 패키지의 4변으로 돌출되어 있는 QFP(quad flat package) 방식이 주류를 이루고 있다. 상기 QFP는 리이드의 수를 DIP보다 비교적 많이 형성할 수 있으므로 인쇄회로기판상의 실장밀도를 약간 더 높일수 있는 이점이 있다.
제1도는 종래 리이드 프레임(10)의 평면도로서, DIP형 리이드 프레임(10)이다. 상부에 반도체 칩(도시되지 않음)이 실장되는 다이패드(11)가 사각 형상으로 형성되어 있으며, 상기 다이패드(11)를 지지하는 타이 바(tie bar ; 12)가 상기 다이패드(11)의 상하 양변에 Y자 형상으로 대칭으로 형성되어 있다. 또한 상기 다이패드(11)의 좌우 양측에 일정간격 이격되어 리이드(13)들이 형성되어 있으며, 상기 리이드(13)들은 반도체 칩과 금속 와이어로 연결되는 내부 리이드(14)와, 절곡되어 외부와 연결되는 외부리이드(15)로 구성되어 있다. 또한 상기 리이드(13)들이 패키지 공정중에 변형되는 것을 방지하기 위하여 상기 리이드(13)들과 수직한 방향으로, 상기 내부리이드(14)와 외부리이드(15)의 사이에 댐바(16)가 형성되어 있다. 또한 상기 리이드 프레임(10)들이 8-10개를 한조로 하여 양변에 형성되어 있는 가이드 바(18)로 연결되어 있다.
제2도는 제1도의 리이드 프레임(10)을 사용한 반도체 패키지(20)로서, 상기의 리이드 프레임(10)의 다이패드(11)상에 반도체 칩이 실장되어 있으며, 상기 반도체 칩과 내부리이드(14)들이 와이어로 본딩되어 있고, 통상의 트랜스퍼 몰딩 방법으로 EMC로 패키지 몸체(19)가 형성되어 있다. 상기 타이 바(12)는 Y자 형상으로, 상기 다이패드(11)에 대칭되도록 형성되어 있는 상기 다이패드(11)를 지지하는 힘이 균일하고, 또한 지지 효과를 크게하여 후속 몰딩 공정시 EMC의 유입 압력에 의해 다이패드(11)가 한쪽으로 기우는 틸팅(tilting)등에 의한 불량 발생을 방지한다. 그다음 트림 공정으로 상기 댐바(16) 및 가이드 바(18)를 제거하고, 상기 패키지 몸체(19)의 양측으로 돌출되어 있는 외부리이드(15)들을 절곡하여 DIP형 반도체 패키지(20)를 형성한다. 이때 상기 패키지 몸체(19)의 양측에 절단된 타이 바(12)의 끝 부분이 노출되어 있다.
그다음 제3도에 도시된 바와 같이, 다수개의 반도체 패키지(20)들을 4각 막대 형상의 납땜 장치(21)에 탑재하여, 상기 외부리이드(15)의 일단에 납을 도포한다. 이때 제4도에 도시된 바와 같이, 상기 패키지 몸체(19)의 양단이 서로 인접되게 탑재되어 있어 상기 패키지 몸체(19) 양단에 노출되어 있는 절단된 타이 바(12)의 끝 부분이 서로 인접하여 마주보게 된다.
상술한 종래의 리이드 프레임을 사용한 반도체 패키지는 다이패드를 지지하는 타이 바가 상기 다이패드를 효과적으로 지지하기 위하여 마주보는 타이 바가 대칭되는 형상으로 형성되어 있으며, 리이드와 동일한 면에 위치하게 된다. 또한 반도체 칩을 다이패드에 실장한 후, 몰딩 및 트림 공정을 진행하여 반도체 패키지를 완성하면, 패키지 몸체의 양측에 상기 절단된 타이 바의 끝부분이 노출된다. 그 다음 상기 외부리이드에 납을 도포하는 납땜공정은 다수개의 반도체 패키지를 일렬로 정렬시킨후 납땜 장치에 탑재하여 진행하며, 이때 납이 상기 타이 바 주위로 불규칙하게 튀는 형상이 발생한다. 상기 타이 바의 주위로 튄납이 인접한 반도체 패키지들을 접합시켜 불량이 발생하는 문제점이 있다. 또한 종래의 리이드 프레임은 인접한 반도체 패키지의 노출된 타이 바가 서로 대칭되게 형성되어 있으므로 반도체 패키지의 외부리이드에 납을 도포하는 납땜 공정시 납이 타이 바가 노출되어 있는 주위에 불규칙하게 도포되어 외관 불량이 발생하는 문제점이 있다.
따라서 이 발명의 목적은 반도체 패키지의 외부리이드에 납을 도포하는 납땜 공정시 패키지 몸체에 노출되어 있는 타이 바 주위로 납이 튀어 인접한 반도체 패키지끼리 접합되는 불량 발생을 방지할 수 있는 리이드 프레임을 제공함에 있다. 또한 이 발명의 다른 목적은 반도체 패키지의 외부리이드에 납을 도포하는 납땜 공정시 납에 노출된 타이 바의 주위에 불규칙하게 도포되어 발생하는 외관 불량을 방지할 수 있는 리이드 프레임을 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명은 반도체칩이 상부에 실장되는 다이패드와, 상기 다이패드와 연결되어 상기 다이패드를 지지하며 마주보도록 형성되어 있는 적어도 두개의 타이 바와, 상기 다이패드의 주위에 일정간격으로 형성되어 있는 리이드들을 구비하는 리이드 프레임에 있어서, 상기 마주보는 타이 바가 서로 비대칭으로 형성되어 있어 반도체 패키지를 형성하여 패키지 몸체의 외부로 노출되는 타이 바의 끝 부분이 서로 엇갈리게 형성되는 리이드 프레임을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 리이드 프레임을 상세히 설명한다.
제5도는 이 발명의 일 실시예에 따른 리이드 프레임(25)의 평면도로서, DIP형 리이드 프레임(25)을 나타내는 도면이다.
소정의 회로가 형성되어 있는 반도체칩이 상부에 실장되는 다이패드(26)가 장방형으로 형성되어 있으며, 상기 다이패드(26)를 지지하는 타이 바(27)가 상기 다이패드(26)의 상하 양측에 Y자 형상으로 형성되어 있다. 이때 상기 타이 바(27)는 서로 비대칭으로 형성되어 있다. 즉 하측의 타이 바(27)가 상측의 타이 바(27)에 비해 가지가 더 넓게 벌려져 있다. 또한 상기 다이패드(26)의 좌우 양측에 일정 간격으로 리이드(28)들이 형성되어 있으며, 상기 리이드(28)는 반도체 칩의 전극과 금속 와이어로 연결되는 내부리이드(29)와, 절곡되어 외부의 인쇄회로기판과 연결되는 외부리이드(30)로 구성되어 있다. 또한 상기 리이드(28)들이 패키지 공정중에 변형되는 것을 방지하기 위하여 상기 리이드(28)들과 수직한 방향으로, 상기 내부리이드(29)와 외부리이드(30)의 중간에 댐바(31)가 형성되어 있다. 또한 상기 상하측의 타이 바(27)는 가이드 바(32)에 연결되어 있으며, 상기 리이드 프레임(25)은 Cu 합금등의 금속재질로 형성되어 있다.
제5도의 리이드 프레임(25)을 사용한 반도체 패키지(35)를 나타내는 제6도는 상기 다이패드(26)상에 반도체 칩(도시되지 않음)이 실장되어 상기 내부리이드(29)와 와이어 본딩되어 있으며, 상기 반도체칩, 와이어 및 내부리이드(29)를 감싸 보호하도록 EMC로 패키지 몸체(33)가 형성되어 있다. 그 다음 트림 공정으로 상기 댐바(31) 및 가이드 바(32)를 제거하고, 상기 패키지 몸체(33)의 양측으로 돌출되어 있는 외부리이드(30)들을 절곡하여 DIP형 반도체 패키지(35)를 형성한다. 이때 상기 패키지 몸체(33)의 양측에 절단된 타이 바(27)이 끝부분이 노출된다.
상기 반도체 패키지(35)들은 제7도에 도시된 바와 같이 일렬로 정렬되어 납땜 장치(도시되지 않음)에 탑재되어 외부리이드(30)들의 끝부분에 남아 도포된다. 이때 상기 타이 바(27)가 서로 비대칭으로 형성되어 있어 인접한 반도체 패키지(35)의 타이 바(27)가 서로 엇갈리게 마주보고 있으므로 납땜공정시 납이 튀어도 반도체 패키지(35)가 접착되는 불량은 발생되지 않으며, 또한 패키지 몸체(33) 외부로 노출된 타이 바(28) 주위에 불규칙하게 납이 도포되는 현상도 방지된다.
제8도는 이 발명의 다른 실시예에 따른 리이드 프레임(40)의 평면도로서, 제5도와 동일한 부분은 동일한 참조 번호를 부여하였다. 제5도의 리이드 프레임(25)과 유사하나, 타이 바(41)가 동일한 Y자 형상으로 형성되어 있으며, 다만 상기 다이패드(26)를 지지하는 위치가 서로 다르게 부착되어 있다.
따라서 제8도의 리이드 프레임(40)을 사용한 반도체 패키지가 납땜장치(44)에 탑재되어 있을 때 제9도에 도시된 바와 같이, 인접한 반도체 패키지(35)의 타이 바(41)의 노출된 부분이 서로 엇갈리게 위치한다. 이때 상기 타이 바의 형상은 임의로 반도체 패키지의 신뢰성을 떨어 뜨리지 않는 범위내에서 변경할 수 있으며, 상기 타이 바가 한쌍인 예를 들었으나, 마주보게 형성되어 있는 다수 쌍의 경우도 적용할 수 있다.
상술한 바와 같이 이 발명은 반도체 칩을 실장하는 리이드 프레임에서, 다이패드의 상하 양측에 연결되어 상기 다이패드를 지지하는 서로 마주보는 한쌍의 타이 바를 서로 비대칭되게 형성한후, 몰딩 공정에서 패키지 몸체를 형성하고, 트림 공정을 진행하여 반도체 패키지를 형성하였다. 그 다음 상기 반도체 패키지를 다수개 납땜 장치에 탑재하여 외부리이드들의 일단에 납을 도포하였다. 이때 패키지 몸체의 외부로 노출되는 절단된 타이 바의 끝부분이 인접한 반도체 패키지의 타이 바 끝부분과 서로 엇갈리게 위치하게 된다.
따라서 이 발명은 반도체 패키지의 외부 리이드에 납을 도포하는 납땜 공정시 납이 튀어 타이 바의 주위에 납이 불규칙하게 도포되는 것을 방지하며, 상기 튀는 납에 의해 인접한 반도체 패키지들이 접착되어 불량이 발생하는 것을 방지할 수 있는 이점이 있다.

Claims (3)

  1. 반도체칩이 상부에 실장되는 다이패드와, 상기 다이패드와 연결되어 상기 다이패드를 지지하며 마주보도록 형성되어 있는 적어도 두개의 타이 바와, 상기 다이패드의 주위에 일정간격으로 형성되어 있는 리이드들을 구비하는 리이드 프레임에 있어서, 상기 마주보는 타이 바가 서로 비대칭으로 형성되어 있어 반도체 패키지를 형성하여 패키지 몸체의 외부로 노출되는 타이 바의 끝부분의 서로 엇갈리게 형성되는 리이드 프레임.
  2. 제1항에 있어서, 상기 마주보는 타이 바가 서로 다른 형상으로 형성되어 있는 리이드 프레임.
  3. 제1항에 있어서, 상기 마주보는 타이 바가 동일한 형상으로 형성되어 비대칭한 위치에서 상기 다이패드를 지지하며 타이 바의 끝부분이 서로 일직선상에 있지 않은 리이드 프레임.
KR1019920017002A 1992-09-18 1992-09-18 리이드 프레임 KR950006435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920017002A KR950006435B1 (ko) 1992-09-18 1992-09-18 리이드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920017002A KR950006435B1 (ko) 1992-09-18 1992-09-18 리이드 프레임

Publications (2)

Publication Number Publication Date
KR940008064A KR940008064A (ko) 1994-04-28
KR950006435B1 true KR950006435B1 (ko) 1995-06-15

Family

ID=19339738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017002A KR950006435B1 (ko) 1992-09-18 1992-09-18 리이드 프레임

Country Status (1)

Country Link
KR (1) KR950006435B1 (ko)

Also Published As

Publication number Publication date
KR940008064A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
US6340837B1 (en) Semiconductor device and method of fabricating the same
US5349235A (en) High density vertically mounted semiconductor package
US20230123668A1 (en) Method for forming a semiconductor package
US5548087A (en) Molded plastic packaging of electronic devices
JP2800967B2 (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
KR950012925B1 (ko) 반도체 리이드 프레임
KR950006435B1 (ko) 리이드 프레임
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
KR950006434B1 (ko) 리이드 프레임
KR100216061B1 (ko) 반도체 패키지
KR900001989B1 (ko) 반도체장치
JP3136029B2 (ja) 半導体装置
KR100235108B1 (ko) 반도체 패키지
KR950003907B1 (ko) 반도체 리이드 프레임
KR100301715B1 (ko) 반도체패키지용리드프레임
KR100255180B1 (ko) 비 장방형 반도체칩을 가진 반도체 장치
KR100235107B1 (ko) 탭 패키지
KR100222294B1 (ko) 반도체 패키지
KR100235498B1 (ko) 반도체 패키지
KR100279765B1 (ko) 반도체 패키지
KR200169976Y1 (ko) 반도체 패키지
KR950003906B1 (ko) 탭 패키지
KR960004102B1 (ko) 반도체 소자의 솔더지그
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060607

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee