KR100276065B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100276065B1
KR100276065B1 KR1019980012815A KR19980012815A KR100276065B1 KR 100276065 B1 KR100276065 B1 KR 100276065B1 KR 1019980012815 A KR1019980012815 A KR 1019980012815A KR 19980012815 A KR19980012815 A KR 19980012815A KR 100276065 B1 KR100276065 B1 KR 100276065B1
Authority
KR
South Korea
Prior art keywords
lead
island
support
semiconductor chip
leads
Prior art date
Application number
KR1019980012815A
Other languages
English (en)
Other versions
KR19980081297A (ko
Inventor
미노루 우에무라
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980081297A publication Critical patent/KR19980081297A/ko
Application granted granted Critical
Publication of KR100276065B1 publication Critical patent/KR100276065B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 반도체 장치에서는, 지지리드들이 패기지의 일측부로부터 타측부로 연장하고, 아일랜드의 양단이 지지되도록 아일랜드의 양측에 배설된다. 이러한 지지리드들은, 반도체 칩의 고정 전위용 전극에, 본딩 와이어에 의해 접속된다. 이 지지리드의 일단은 외부 리드부와 동일한 구조로, 외부 리드부의 열의 외측에 위치한다. 그래서, 본 발명에 의한 반도체 장치에서는, 각각이 고정 전위용 리드를 겸하는 지지리드의 구조를 채택하면서, 반도체 칩의 열 분포가 균등하게 되고, 수지밀봉 시에 아일랜드가 경사지는 일이 없다.

Description

반도체 장치
본 발명은, 램버스(Rambus) DRAM(Dynamic Random Access Memory) 등과 같은 패키지의 일측으로 신호핀이 집중하는 구조의 반도체장치에 관한 것이다.
종래의 이 종류의 반도체 장치를 도3a, 3b 및 4를 참조하여 설명한다.
도3a 및 3b는 표면 수평 패키지(Surface Horizontal Package, 이하 SHP라 한다)형 램버스 DRAM을 나타내는 도이다. 도3a는 SHP형 램버스 DRAM의 측면도이며, 도3b는 SHP형 램버스 DRAM의 평면도이다. 도4는 종래의 SHP형 DRAM용 리드프레임을 나타내는 평면도로서, 반도체 칩을 리드 프레임에 탑재해서 와이어 본딩을 행한 후의 리드 프레임의 상태를 나타낸다. 또, 도4는 하나의 반도체 장치의 형성 부분만을 확대해서 도시하였다.
도3a 및 3b에 있어서, 부호 1은 SHP형 램버스 DRAM(이하, 반도체 장치라고 약칭한다)을 가리킨다. 부호 2는 이 반도체 장치(1)의 패키지를 형성하는 밀봉수지를 가리킨다. 반도체 장치(1)에서, 밀봉수지(2)의 일측부에 다수의 외부 접속용 핀(3)을 돌출시키고, 밀봉수지(2)의 타측부에 4개의 지지용 핀(4)을 돌출 시킨다. 반도체 장치(1)는, 이러한 핀들에 의해, 도시하지 않은, 프린트 배선판 상에 탑재된다. 이러한 핀들 중 상기 외부 접속용 핀들(3)만이 밀봉수지(2) 내에서 후술하는 반도체 칩에 접속된다.
상기 반도체장치(1)를 제조하기 위해 사용하는 리드 프레임은, 도4에 도시 하듯이 형성된다. 도4에서, 이 리드 프레임을 부호 5로서 표시한다. 이 리드 프레임(5)은, 도4에서 수직방향으로 연장하는 2개의 리드 프레임부(6)와, 이러한 리드 프레임부들(6)을 서로 연결하는 타이 바(tie bar)들(7, 8)과, 이 타이바들(7, 8)에 지지리드들(9,10)을 매개로 해서 연결된 아일랜드(11)와, 상기 타이 바들(7, 8) 중 도4의 하측에 위치하는 타이 바(8)로부터 다른 타이 바(7) 측으로 연장하는 다수의 외부 접속용 리드들(12)로 형성된다. 상기 아일랜드(11)에 반도체 칩(13)이 탑재된다. 이 반도체 칩(13)상의 신호용 전극 및 도시하지 않은 고정전위(접지)용 전극은, 본딩 와이어(14)에 의해 상기 외부 접속용 리드(12)의 내부 리드부(12a)에 접속된다.
상기 지지리드(9)는, 아일랜드(11)의 중앙을 그 상측에서 지지한다. 상기 지지리드(10)는 아일랜드(11)의 양 하측에서 두 아일랜드 부위를 지지한다. 아일랜드(11)가 리드 프레임부(6) 및 타이 바들(7, 8)의 하방으로 편재하도록, 지지리드(9)와 지지리드(10)는 중간 부분에서 절곡시킨다. 이 절곡부분들을 부호 9a, 1Oa로 표시한다.
타이 바(8)의 한 측의 상기 지지리드(10)의 기단부(10b)와, 타이 바(8)에 연결되는 외부 접속용 리드(l2)의 외부 리드부(12b)가 도3에 도시하는 외부 접속용 핀들(3)을 구성한다. 또, 지지용 핀(4)은 타이 바(7)에 일체로 형성하고, 반도체칩(13)과는 접속하지 않는다.
이 리드 프레임(5)을 사용해서 반도체 장치(1)를 제조할 때는, 도4에 도시하듯이, 반도체 칩(13)을 아일랜드(11)에 탑재해서 와이어 본딩을 행한다. 그리고나서, 우선, 밀봉수지(2)를 몰드 성형한다. 이 밀봉수지는, 리드 프레임(5)을 도시하지 않은 트랜스퍼 성형기의 몰드 금형에 탑재하고, 이 몰드 금형의 캐비티 내에 용융상태의 밀봉수지를 주입하고, 이 밀봉수지를 고화시기는 것에 의해 밀봉된다. 이 리드 프레임(5)에서, 밀봉수지(2)로 밀봉하는 범위는 도4에서 이점쇄선으로 표시된다.
수지밀봉 공정이 종료된 후, 이 리드 프레임(5)으로부터 반도체 장치 형성부분을 절단한다. 이 때, 외부 접속용 리드(12)의 외부 리드부(12b)와, 지지리드(10)의 기단부(10b)와, 지지용 핀(4)이 밀봉수지(2)의 측면에 남게 한다. 그 후, 밀봉수지(2)로부터 측방쪽으로 돌출되어 있는 외부 접속용 핀(3)과 지지용 핀(4)을 도3a에 도시되듯이 절곡시키는 것에 의해, 이 반도체 장치(1)의 제조 공정이 종료된다.
그러나, 이 반도체 장치(1)는, 반도체 칩(13)의 동작 속도를 높이는데 있어서 한계가 있다. 이것은, 방열성을 높일 수 없고, 신호계의 기생 임피던스를 저감할 수 없기 때문이다.
이 종류의 반도체 장치(1), 예를 들면, 램버스, 싱크로너스(synchronous)등의 DRAM은, 동작 속도가 수백 MHz이고 소비 전력이 수 와트에 달한다. 그래서, 반도체 장치의 동작 시에 반도체 칩(13)이 고온이 된다. 도4에 도시한 리드 프레임을 사용해서 제작한 반도체 장치(1)의 반도체 칩(13)은, 열을 지지리드(10) 및 밀봉수지(2)를 통해 전도해서 외부로 방사되는 것에 의해 냉각된다. 이 때, 지지리드(10)를 통해서는 어떠한 전류도 흐르지 않는다. 따라서, 지지리드(10)를 프린트 배선판에 납땜할 때, 지지리드(10)를 프린트 배선판 상에 넓게 확장해서 배선 패턴에 접속시킬 필요는 없다. 그래서, 지지리드(10)를 통해서 프린트 배선판의 측면으로 전도되는 열의 비울은 극도로 작으며, 그래서 이 반도체 장치(1)의 열은, 주로 밀봉수지(2)를 매개로 해서 대기 중으로 방산된다. 즉, 이 열은 금속과 비교해서 낮은 열전도율 계수를 가지는 밀봉수지(2)를 매개로 해서 방열될 것이다. 따라서, 방열성을 전혀 향상시킬 수 없기 때문에, 반도체 칩(13)을 보다 고속으로 동작 시킬 수 없다.
또, 외부 접속용 리드(12)와 지지리드(10)를 하나의 타이 바(8)에 연결해 두고, 지지리드(10)를 제외한 스페이스에 내부 리드부(12a)를 배설해야만 하기 때문에, 내부 리드부(12a)의 형상, 치수를 설계할 때에 자유도가 낮다. 즉, 반도체 칩(13)의 전극에 접속된 신호계를 기생 임피던스를 줄이기 위한 방식으로 형성할 수 없기 때문에, 반도체 칩(13)의 동작 속도를 높게 할 수 없다.
이러한 불리함을 해소하기 위해, 예를 들면, 일본 특허공개번호 제63-47351호에 개시되어 있듯이, 지지리드에, 반도체 칩의 고정 전위용 전극을 본딩 와이어에 의해 접속하고, 고정 전위용 리드의 기능을 이 지지리드에 제공하는 것이 고려되었다. 즉, 도4에 도시한 지지리드(10)에 본딩 와이어로 반도체 칩(13)의 고정 전위용 전극을 접속하는 것에 의해, 지지리드(10)를 프린트 배선판의 고정 전위용 배선 패턴에 접속한다. 따라서, 반도체 칩(13)으로부터 아일랜드(11)에 전달된 열이 프린트 배선판의 넓은 범위에 걸쳐서 방산되며, 그래서 방열성을 향상시킬 수 있다. 또한, 고정 전위용으로서 형성한 외부 접속용 리드(12)와, 지지리드(10)를 하나의 리드에 의해 구성할 수 있어, 내부 리드부(12a)를 연장하기 위한 스페이스가 넓게 된다. 따라서, 내부 리드부(l2a)의 설계상의 자유도가 높게 되며, 기생 임피던스가 작게되도록 내부 리드부(12a)를 형성할 수 있다.
그러나, 도4에 도시한 리드 프레임(5)에서, 2개의 지지리드(10)는 아일랜드(11)의 한 측(외부 리드부(12b)가 평행하기 배치되는 일측)에 연결되어 있다. 따라서, 상술한 구조를 채택하면, 반도체 칩(13)의 열이 아일랜드(11)의 일측으로부터 방산되기 쉬워서, 방열성은 향상되는 반면, 동작 중인 반도체 칩(13)의 열 분산에는 편재가 발생한다. 이 열 분포의 균등화를 위해, 지지리드들(10)의 수를 증가시키는 것이 고려된다. 그러나, 이러기 위해서는, 지지리드들에 의해 균형이 잘 유지될 수 있는 아일랜드(11)를 만들어야만 한다. 이것은, 밀봉수지 공정으로 용융상태의 밀봉수지를 몰드 금형에 주입할 때, 밀봉수지에 의해 아일랜드(11)가 경사지지 않도록 할 필요가 있기 때문이다. 아일랜드(11)가 경사지면, 본딩 와이어(14)가 인장 되어서 단선되기도 하고, 반도체 칩(13) 상측의 모서리 부분이 밀봉수지(2)의 표면에 노출되는 일이 있다.
본 발명은 이러한 불리함을 해소하기 위한 것으로서, 본 발명의 목적은 지지리드가 고정전위용 리드를 겸하는 구조를 채택하면서, 반도체 칩의 열 분포가 균등하게 되도록 하고, 수지밀봉 시에 아일랜드가 경사지는 일이 없는 반도체 장치를 제공하는데 있다.
도1은 본 발명의 반도체 장치를 제조하기 위해 사용하는 리드 프레임의 평면도이며,
도2는 지지리드와 아일랜드의 연결부분의 구조를 나타내는 사시도이며,
도3a 및 3b는 종래의 SHP형 램버스(Rambus) DRAM을 나타내는 도이며,
도4는 종래의 SHP형 DRAM용 리드 프레임을 나타내는 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 아일랜드 12 : 외부 접속용 리드
12a : 내부 리드부 12b : 외부 리드부
13 : 반도체 칩 14 : 본딩와이어
21 : 리드 프레임 22 : 지지리드
본 발명에 따른 반도체 장치는, 고정 전위 전극들을 가지는 반도체 칩; 및 이 반도체 칩을 지지하는 리드 프레임을 포함한다. 상기 리드 프레임은, 반도체 칩을 탑재하기 위한 아일랜드; 본딩 와이어들을 매개로 하여 상기 반도체 칩에 접속하는 내부 리드부들과 이 내부 리드부들에 각각 접속하는 외부 리드부들을 가지며, 상기 아일랜드의 일측으로 평행한 열에서 서로 접속하고 배치되도록 아일랜드의 일측부에 제공되는 반도체 칩의 외부 접속용 리드들; 아일랜드의 양측에서 아일랜드를 지지하는 지지리드들로서, 각각의 일단이 외부 리드부들의 열의 양단에서 아일랜드를 지지하도록, 아일랜드의 양측에 배설되는 지지리드들; 및 반도체 칩의 고정 전위 전극들과 지지리드들을 접속하기 위한 본딩 와이어들을 포함한다.
본 발명에 의하면, 이 지지리드들의 각각이 고정 전위용 리드로서도 기능을 할 수 있으며, 그래서 전용 고정 전위용 리드만으로 사용된 각 리드들의 수를 줄일 수 있고, 외부 접속용 리드를 형성하는 스페이스를 넓힐 수 있다. 지지리드들을 아일랜드의 양측으로 형성하고 있기 때문에, 상기 스페이스가 이 지지리드들에 의해 분할되지 않는다.
또, 반도체 칩의 열은, 아일랜드의 양단으로부터 지지리드들을 매개로 해서 프린트 배선판 상의 고정 전위용 배선 패턴에 전도하고, 프린트 배선판의 넓은 범위에 걸쳐서 방산된다. 더욱이, 아일랜드의 양측이 지지리드에 의해 지지되기 때문에, 아일랜드를 지지리드들에 의해 발란스 좋게 지지할 수 있다. 게다가, 지지리드들은, 패키지의 일측부로부터 타측부로 연장하기 때문에, 지지리드들의 양단들이 지지될 수 있다.
본 발명의 또 다른 특징에 따른 반도체 장치는, 상술한 반도체 장치에서, 외부 접속용 리드들의 내부 리드부들로 이루어지는 리드군 내에, 제 1부지지리드의 일단은 아일랜드에 연결되고, 제 1부지지리드의 타단은 상기 외부 리드부와 동일한 구조를 가지는, 제 1부지지리드를 배설한다. 이 제 1부지지리드에 반도체 칩의 고정 전위용 전극을 본딩 와이어로 접속하고, 반도체 칩 답재부를 사이에 두고 이 제 1부지지리드와는 반대측에 제 2부지지리드를 설치한다.
본 발명에 의하면, 고정 전위용 리드를 겸하는 제 1부지지리드에 의해 방열점 수를 증가할 수 있다. 제 1부지지리드를 이런 방식으로 추가해도, 제 2부지지리드를 반대측에 배치하고 있기 때문에, 아일랜드의 지지의 균형이 깨어지는 일은 없다.
이하에서, 본 발명에 따른 반도체 장치의 일 실시예를 도1 및 도2를 참조하여 상세히 설명한다.
도1은 본 발명의 반도체 장치를 제조하기 위해 사용하는 리드 프레임의 평면도이며, 동도는 하나의 반도체 장치의 형성 부분만을 확대해서 도시한다. 도2는 지지리드와 아일랜드의 연결부분의 구조를 나타내는 사시도이다. 이 도면들에 있어서, 상기 도3a, 3b 및 도4에서 설명한 것과 동일 혹은 동등 부재에 관해서는 동일 참조 부호로 표시하며, 이에 대한 상세한 설명은 생략한다.
도1 및 도2에서 부호 21은 리드 프레임을 표시한다. 이 리드 프레임(21)은 SHP형 DRAM을 제조하는데 사용된다. 리드 프레임(21)은 2개의 지지리드(22)와, 2개의 제 1부지지리드(23) 및 2개의 제 2부지지리드(24)로 아일랜드(11)를 타이 바들(7, 8)에 연결해서 지지하고 있다. 상기 지지리드들(22)은, 도1의 좌우 방향에서 아일랜드(11)의 양측에, 즉 외부 접속용 리드(12)의 외부 리드부(12b)의 배설방향에 평행하게 양측에 배설한다. 타이 바(7)와 타이 바(8)의 사이에 지지리드들(22)을 배설한다. 아일랜드(11)의 긴 방향의 말단 모서리에 평행하게 연장하는 연결부(22a)는 연결부(22a)의 양단에 설치한 연결편들(22b)에 의해 아일랜드(11)에 연결된다.
상기 연결부(22a)는, 각 지지리드(22)의 중간부분을 절곡하는 것에 의해 타이 바들(7, 8)과 외부 접속용 리드(12)의 아래쪽에 위치한다. 이 절곡부분을 부호 22c로 표시한다. 또, 아일랜드(11)를 지지하기 위한 다른 제 1부지지리드(23) 및 다른 제 2부지지리드(24)도, 도2에 도시하듯이, 지지리드(22)와 비슷하게 그것들의 중간부분들을 절곡한다. 이러한 부지지리드들(23, 24)의 절곡부분들을 각각 부호 23a, 24a로 표시한다.
또, 상기 지지리드(22)는, 상기 절곡부분(22c)보다 타이 바(7) 측의 상대적으로 높은 부분에, 본딩와이어(14)에 의해, 반도체 칩(13)의 접지용 전극 등과 같은 고정 전위용 전극을 접속하고 있다. 또. 이 실시예에서 사용하는 반도체 칩(13)은, 반도체 칩(13)의 후면(아일랜드(11)로의 접합면)이 고정 전위로 되는 것을 사용하고 있다. 더욱이, 타이 바(8)에 연결되는 각 지지리드(22)의 하나의 기단부(22d)는, 외부 접속용 리드(12)의 외부 리드부(12b)와 동일한 형상으로 형성되고, 외부 접속용 리드(12)의 외부 리드부(l2b)의 열의 외측에 배설한다. 이 기단부(22d)는 이 기단부가 도시하지 않은 프린트 배선판의 고정 전위용 배선 패턴에 납땜으로 부착될 수 있는 구조를 갖는다.
각각의 제 1부지지리드(23)는 아일랜드(11)와 타이 바(8) 사이에 배설되어서, 제 1부지지리드(23)가 아일랜드(11)의 중앙으로부터 일측 및 타측의 다수의 외부 접속용 리드(12)의 내부 리드부들(12a)로 이루어진 리드군 내에 위치한다. 또, 각각의 제 1부지지리드(23)는, 상기 절곡부분(23a)으로부터 본딩 와이어(14)를 매개로 하여 타이 바(8)측의 부분에, 반도체 칩(13)의 고정 전위용 전극을 접속한다. 더욱이, 제 1부지지리드(23)에 있어서의 타이바(8)에 연결되는 기단부(23b)는, 각각의 외부 접속용 리드(12)의 각각의 외부 리드부(12b)와 동일한 형상으로 형성된다. 지지리드(22)와 비슷하게, 기단부(23b)는 프린트 배선판의 고정 전위용 배선 패턴에 납땜 부착할 수 있다.
각각의 제 2부지지리드(24)는, 아일랜드(11)와 타이바(7) 사이에 배설하며, 상기 제 1부지지리드(23)와는 반도체 칩의 탑재부를 사이에 두고 반대측이 되는 위치에 배설한다. 각각의 제 2부지지리드(24)에는 반도체 칩(13)의 고정 전위용 전극은 접속하지 않는다.
도1에 있어서, 상기 지지리드(22)의 외측에 배설된 외부 접속용 리드(25)는, 반도체 칩(13)의 제 2의 고정전위용 전극(예를 들면 전원용 전극)에 본딩 와이어(14)에 의해 접속한다. 이 외부 접속용 리드(25)는, 상기 지지리드(22)의 외측면을 따라서 패키지의 일측으로부터 타측으로 연장되어 있다.
이러한 방식으로 구성된 리드 프레임(21)은, 도1에 도시하듯이, 아일랜드(11)에 반도체 칩(13)을 탑재해서, 와이어 본딩을 행한다. 그리고 나서, 종래와 비슷하게, 밀봉수지(2)를 성형한다. 밀봉수지(2)를 성형하는 범위는 도1에서 이점쇄선으로 표시한다.
수지밀봉 공정이 종료된 후, 반도체 장치 형성부분을 리드 프레임(21)으로부터 분리한다. 이 때에는, 외부 접속용 리드(12)의 외부 리드부(12b)와, 지지리드(22) 및 제 1부지지리드(23)의 기단부들(22d, 23b)과, 지지용 핀들(4)이 밀봉수지(2)로부터 타방향으로 돌출하도록 한다. 그리고 나서, 도3에 도시하듯이, 리드들의 선단부들이 밀봉수지의 관통부 보다 하측으로 편재하도록, 이 리드를 구부리고 성형한다. 그래서, 본 발명의 반도체 장치를 제조할 수 있다.
이렇게 형성한 반도체 장치에서는, 외부 접속용 리드(12)의 외부 리드부(12b)를 프린트 배선판의 신호용 배선 패턴에 납땝 부착한다. 더욱이, 지지리드(22) 및 제 1부지지리드(23)의 기단부들(22d, 23b)을 프린트 배선판의 고정 전위용 배선 패턴에 납맴 부착한다. 또, 지지용 핀들(4)은, 실장상태에서 반도체 장치가 프린트 배선판과 거의 평행하도록, 프린트 배선판의 지지용 랜드에 납땜 부착한다.
따라서, 이 반도체 장치에서는, 아일랜드(11)의 양측을 지지하는 2개의 지지리드(22, 22)에 반도체 칩(13)의 고정 전위용 전극을 접속하고, 각 지지리드(22)의 기단부(22d)를 프린트 배선판의 고정 전위용 배선 패턴에 납땝 부착한다. 따라서, 각 지지리드(22)는 고정 전위용 리드로 기능을 할 수 있다. 그래서, 각각이 전용 고정전위용 리드로서만 사용되는 리드들의 수를 줄일 수 있으며, 외부 접속용 리드(12)를 형성하기 위한 스페이스를 넓힐 수 있다. 특히, 지지리드들(22)을 아일랜드(11)의 양측에 형성하고 있기 때문에, 상기 스페이스가 이 지지리드들(22)에 의해 분할되지 않는다. 이 결과, 외부 접속용 리드(12)의 내부 리드(12a)를 기생 임피던스가 작도록 형성할 수 있다.
또, 동작 시에 반도체 칩(13)이 발생하는 열은, 아일랜드(11)의 양단으로부터 지지리드들(22)을 매개로 해서 프린트 배선판 상의 고정 전위용 배선 패턴에 전도되고, 프린트 배선판의 넓은 범위에 걸쳐서 방산된다. 따라서, 반도체 칩(13)의 열 분포에 편재가 생기지 않으며, 방열성을 높일 수 있다.
더욱이, 아일랜드(11)의 양측이 지지리드들(22)에 의해 지지되기 때문에, 아일랜드(11)를 지지리드들(22)로 균형이 맞게 지지할 수 있다. 게다가, 지지리드들(22)은 양 타이 바(7 및 8)사이에 배설하고, 패키지의 일측부로부터 타측부로 연장 하기 때문에, 수지밀봉 공정시에 아일랜드(11)의 양단이 지지된 상태가 된다. 즉, 수지밀봉 공정시에, 아일랜드(11)를 균형이 맞도록 튼튼하게 지지할 수 있다.
또한, 이 반도체 장치에서는, 외부 접지용 리드들(12)의 내부 리드부들(12a)로 이루어지는 리드군 중에 제 1부지지리드(22)를 배설하여서, 이 제 1부지지리드(23)가 반도체 칩(13)의 고정 전위용 전극에 접속하고, 프린트 배선판의 고정 전위용 배선 패턴에 납맴 부착되게 한다. 그래서, 고정 전위용 리드를 겸하는 제 1의부 지지리드(23)에 의해 방열지점들의 수를 증가할 수 있어, 방열성을 보다 높게 할 수 있다. 게다가, 이러한 방식으로 제 1부지지리드(23)를 배설해도, 제 2부지지리드(24)를 반대측으로 설치하기 때문에, 아일랜드(11)의 지지의 균형이 붕괴되지 않는다. 상기 실시예에서는, SHP형 DRAM을 제조하는 리드 프레임에 관해서 설명하였지만, 본 발명은, 표면 수직 패키지(SVP : Surface Vertical Package)가 프린트 배선판의 실장면과 직교하는 실장헝태를 채택하는 반도체 장치에도 적용할 수 있다. 또한, 본 발명은 램버스와 싱크로너스 등의 고속 DRAM과는 별개의 반도체 장치에 적용할 수도 있다.
또, 도1에 도시한 실시예에서는 지지리드(22)에 반도체 칩(13)의 고정 전위용 전극을 접속하지만, 이 접속 대신에, 지지리드(22)를 방열 전용으로서 사용해도 좋다. 이 구성을 채택하는 경우에는, 프린트 배선판 상을 연장하는 방열용 배선 패턴에 지지리드(22)를 납땝 부착하는 것도 바람직하다.
상술한 바와 같이, 본 발명에 따른 반도체 장치는, 지지리드들의 각각이 고정 전위용 리드의 기능을 겸할 수 있으므로, 각각이 전용 고정 전위용 리드로 사용되는 리드들의 수를 줄일 수 있으며, 각각의 외부 접속용 리드를 형성하기 위한 스페이스를 넓힐 수 있다. 특히, 지지리드들을 아일랜드의 양측에 형성하기 때문에, 상기 스페이스가 이 지지리드들에 의해 분할되는 일도 없다. 그래서, 기생 임피던스가 작도록 외부 접속용 리드를 형성할 수 있다.
또, 반도체 칩의 열은 아일랜드의 양단으로부터 지지리드를 매개로 해서 프린트 배선판 상의 고정 전위용 배선 패턴에 전도하고, 프린트 배선판의 넓은 범위에 걸쳐서 분산된다. 그래서, 동작 중의 반도체 칩의 양측으로부터 열이 방산되며, 열 분포가 거의 균등하게 된다.
더욱이, 아일랜드의 양측이 지지리드들에 의해 지지되기 때문에, 아일랜드를 지지리드들로 발란스 좋게 지지할 수 있다. 게다가, 지지리드들은, 패키지의 일측부로부터 타측부로 연장하는 것이기 때문에, 지지리드들의 양단이 지지될 수 있다. 그래서, 지지리드들도 강도 있게 지지될 수 있으므로, 아일랜드를 발란스 좋게 지지할 수 있으며, 수지밀봉시에 밀봉수지에 의해 경사지는 일은 없다.
따라서, 각각의 지지리드가 고정 전위용 리드를 겸하는 구조를 채택하면서, 반도체 칩의 열 분포가 균등하게 되고, 수지밀봉시에 아일랜드가 경사지지 않는 반도체 장치를 제공할 수 있다.
본 발명의 또 다른 특징에 속하는 반도체 장치에 의하면, 고정 전위용 리드를 겸하는 제 1부지지리드에 의해 방열점을 쉽게 증가할 수 있다. 따라서, 상술한 본 발명에 속하는 반도체 장치와 비교할 때, 방열성을 더욱 증가할 수 있다. 또, 제 1부지지리드와는 반도체 칩 탑재부를 사이에 두고 반대측에 제 2부지지리드를 설치하기 때문에, 아일랜드의 지지의 균형이 깨어지는 일은 없으며, 상술한 본 발명에 속하는 반도체 장치와 비교해서 지지점이 증가하기 때문에, 아일랜드를 보다 강도있게 지지할 수 있다.

Claims (5)

  1. 고정 전위 전극들을 가지는 반도체 칩; 및 상기 반도체 칩을 지지하는 리드 프레임을 포함하며, 상기 리드 프레임이, 상기 반도체 칩을 탑재하기 위한 아일랜드; 본딩 와이어들을 매개로 하여 상기 반도체 칩에 접속하는 내부 리드부들과 상기 내부 리드부들에 각각 접속하는 외부 리드부들을 가지며, 상기 아일랜드의 일측으로 평행한 열에서 서로 접속하고 배치되도록 상기 아일랜드의 일측부에 제공되는 상기 반도체 칩의 외부 접속용 리드들; 상기 아일랜드의 양측에서 상기 아일랜드를 지지하는 지지리드들로서, 각각의 일단이 상기 외부 리드부들의 상기 열의 양단에서 상기 아일랜드를 지지하도록 상기 아일랜드의 양측에 배설되는 지지리드들; 및 상기 반도체 칩의 상기 고정 전위 전극들과 지지리드들을 접속하기 위한 본딩 와이어들을 포함하는 반도체 장치.
  2. 제 1항에 있어서, 상기 반도체 장치가, 상기 아일랜드의 상기 일측부에 배치되고 상기 각각의 외부 리드부들을 함께 지지하는 타이바; 일단은 상기 아일랜드에 접속하고 타단은 상기 타이바에 의해 지지되도록 상기 내부 리드부들의 그룹 내에 배설되는 제 1부지지리드; 상기 반도체 칩의 상기 고정 전위 전극들과 상기 제 1부지지리드를 접속하는 본딩 와이어들; 및 상기 제 1부지지리드의 반대측에 있는 상기 아일랜드의 타측에 배설되는 제 2부지지리드를 포함하는 반도체 장치.
  3. 반도체 칩; 및 상기 반도체 칩을 지지하기 위한 리드 프레임을 포함하며, 상기 리드 프레임이, 상기 반도체 칩을 탑재하기 위한 아일랜드; 상기 아일랜드를 지지하기 위한 지지리드들; 본딩 와이어들을 매개로 해서 상기 반도체 칩에 접속되는 내부 리드부들을 가지며, 상기 아일랜드의 일측으로 평행한 열에서 서로 접속되고 배치되도록 상기 아일랜드의 상기 일측부에 제공되는 상기 반도체 칩의 외부 접속용 리드들; 및 상기 아일랜드의 양측에서 상기 아일랜드를 지지하는 지지리드들로서, 각각의 일단이 외부 리드부들의 열의 양단에서 상기 아일랜드를 지지하도록 상기 아일랜드의 양측에 배설되고, 상기 반도체 칩의 방열용으로 동작하는 지지리드들을 포함하는 반도체 장치.
  4. 제 3항에 있어서, 상기 반도체 칩의 고정 전위용 전극이 본딩 와이어에 의해 상기 방열용 지지리드들에 접속되고, 상기 지지리드들의 각각의 일단이 상기 외부 리드부들의 상기 열의 양단을 지지하는 반도체 장치.
  5. 제 4항에 있어서, 상기 방열용 지지리드들은, 반도체 칩의 제 2의 고정 전위용 전극에 본딩 와이어에 의해 접속된 상기 외부 접속용 리드의 내측에 배설되는 반도체 장치.
KR1019980012815A 1997-04-11 1998-04-10 반도체장치 KR100276065B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-093767 1997-04-11
JP9093767A JP2891233B2 (ja) 1997-04-11 1997-04-11 半導体装置

Publications (2)

Publication Number Publication Date
KR19980081297A KR19980081297A (ko) 1998-11-25
KR100276065B1 true KR100276065B1 (ko) 2000-12-15

Family

ID=14091591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012815A KR100276065B1 (ko) 1997-04-11 1998-04-10 반도체장치

Country Status (3)

Country Link
US (1) US5977619A (ko)
JP (1) JP2891233B2 (ko)
KR (1) KR100276065B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540210B2 (ja) * 1999-08-26 2004-07-07 Ｎｅｃエレクトロニクス株式会社 Ｃｃｄモールドパッケージの構造
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
JP3913574B2 (ja) * 2002-02-27 2007-05-09 三洋電機株式会社 半導体装置
KR20030085444A (ko) * 2002-04-30 2003-11-05 세미텍 주식회사 반도체 패키지
JP3849978B2 (ja) * 2002-06-10 2006-11-22 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4469654B2 (ja) * 2004-05-13 2010-05-26 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US7683480B2 (en) * 2006-03-29 2010-03-23 Freescale Semiconductor, Inc. Methods and apparatus for a reduced inductance wirebond array
DE102006059534A1 (de) * 2006-12-16 2008-06-26 Atmel Germany Gmbh Halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870090A (ja) * 1994-08-30 1996-03-12 Kawasaki Steel Corp 半導体集積回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
JPS6347351A (ja) * 1986-08-13 1988-02-29 Sanyo Tokushu Seiko Kk ア−ク炉におけるクロムの添加方法
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
JPH06196618A (ja) * 1992-12-24 1994-07-15 Toshiba Corp 樹脂封止型半導体装置
US5438277A (en) * 1993-03-19 1995-08-01 Advanced Micro Devices, Inc. Ground bounce isolated output buffer
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
US5907184A (en) * 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870090A (ja) * 1994-08-30 1996-03-12 Kawasaki Steel Corp 半導体集積回路

Also Published As

Publication number Publication date
JP2891233B2 (ja) 1999-05-17
KR19980081297A (ko) 1998-11-25
US5977619A (en) 1999-11-02
JPH10284679A (ja) 1998-10-23

Similar Documents

Publication Publication Date Title
JP4400965B2 (ja) 積層化半導体パッケージ及びその製造方法
US5065281A (en) Molded integrated circuit package incorporating heat sink
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
US6747362B2 (en) Perimeter matrix ball grid array circuit package with a populated center
JP2907802B2 (ja) ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ
US6724074B2 (en) Stack semiconductor chip package and lead frame
KR20000053048A (ko) 메모리 모듈
US5444304A (en) Semiconductor device having a radiating part
JP2560974B2 (ja) 半導体装置
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR100276065B1 (ko) 반도체장치
JPH0621321A (ja) 電気部品実装用支持体付きの集積回路装置
US5726860A (en) Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS
JPS5972757A (ja) 半導体装置
JPS58190051A (ja) 放熱効果を改善した集積回路用リ−ドフレ−ム
JP2981194B2 (ja) 半導体チップパッケージ
JP3183064B2 (ja) 半導体装置
JP2990645B2 (ja) 半導体集積回路用リードフレームおよび半導体集積回路
KR200292413Y1 (ko) 적층형 반도체 패키지
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
CN116169113B (zh) 一种减少对pcb板热传导的qfn封装结构及其制备方法
JP2001144246A (ja) 半導体装置
KR19980047421U (ko) 3차원 반도체 패키지 모듈
JPH11317486A (ja) 多足部品、及びその実装体
JPH1174302A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee