JP3540210B2 - Ccdモールドパッケージの構造 - Google Patents
Ccdモールドパッケージの構造 Download PDFInfo
- Publication number
- JP3540210B2 JP3540210B2 JP24007599A JP24007599A JP3540210B2 JP 3540210 B2 JP3540210 B2 JP 3540210B2 JP 24007599 A JP24007599 A JP 24007599A JP 24007599 A JP24007599 A JP 24007599A JP 3540210 B2 JP3540210 B2 JP 3540210B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- semiconductor chip
- island portion
- island
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、CCDモールドパッケージの構造に係わり、特に、1次元CCD素子に好適なCCDモールドパッケージの構造とその放熱方法に関する。
【0002】
【従来の技術】
半導体素子は、素子温度が上昇するとリーク電流が増大するが、CCD素子においても、同様に素子温度によりリーク電流が生じ、それに起因する出力(暗出力)が発生する。1次元CCD素子は、細長いシリコン素子で画素が一列に約5000個も並ぶ構造であり、一端に増幅部を有し、増幅部より他端に受光トランジスタが数千個配列された素子である。その為、増幅部に近ければ近い画素ほど温度が高くなり、画素間の温度分布が不均一となってリーク電流に起因する暗出力不均一性が増大する。この不均一性は画素が受光していなくても僅かに受光しているかのようになり、画像品質低下を招く。従来の300DPIクラスの製品では、暗出力不均一性についての要求が低く、特に、熱放散性対策を施さなくても規格内に抑えられていて問題なかった。しかし、高画質製品である600DPI以上に対応するCCD製品では、暗出力不均一性に関する要求レベルが厳しくなり、従来のパッケージでは熱放散性が悪いため、画素間の温度分布が均一になるパッケージの開発が必要となった。
【0003】
【発明が解決しようとする課題】
上記したように、画素が数千個も一列に並ぶ1次元CCDチップは、チップ両端で温度差が生じる。
【0004】
本発明の目的は、上記した従来技術の欠点を改良し、特に、前記した温度差による特性不良を解決すべく、放熱性を向上せしめた1次元CCD素子に好適な新規なCCDモールドパッケージの構造を提供するものである。
【0005】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
【0006】
即ち、本発明に係わるCCDモールドパッケージの構造の第1態様は、半導体チップを組み付けるリードフレームのアイランド部と、前記半導体チップの端子となる外部リードとを含むCCDモールドパッケージの構造において、細長いCCD用の前記半導体チップに対応した波線状の前記アイランド部と、前記アイランド部に直交する方向に外側に延びる複数の前記外部リードとの間に、前記アイランド部の両側に並行して配置された接続部を設け、前記接続部は、前記アイランド部の両端部又はその近傍において前記アイランドと接続され、前記アイランド部と前記外部リードと前記接続部とが一体的に形成されたことを特徴とするものであり、叉、第2態様は、前記外部リードは、半導体チップに接続されないことを特徴とするものであり、叉、第3態様は、半導体チップと、この半導体チップを封止するモールドボディと、前記半導体チップを搭載するリードフレームと、前記半導体チップと前記リードフレームのアイランド部とを接合せしめるマウント材と、トランスファ成型で前記モールドボディを成型した際に形成される裏面孔を塞ぐ裏面封止材とからなるCCDモールドパッケージの構造において、細長いCCD用の前記半導体チップに対応した波線状の前記アイランド部と、前記アイランド部に直交する方向に外側に延びる複数の前記外部リードとの間に、前記アイランド部の両側に並行して配置された接続部を設け、前記接続部は、前記アイランド部の両端部又はその近傍において前記アイランドと接続され、前記アイランド部と前記外部リードと前記接続部とが一体的に形成され、前記モールドボディ、前記マウント材、前記裏面封止材が、高熱伝導性の材料からなることを特徴とするものであり、又、第4態様は、前記リードフレームの熱伝導率が5000×10−4Cal/cmsec.deg以上、前記モールドボディの熱伝導率が35〜60×10−4Cal/cmsec.deg以上、前記マウント材と前記裏面封止材の熱伝導率が30×10−4Cal/cmsec.deg以上であることを特徴とするものである。
【0008】
【発明の実施の形態】
本発明に係わるCCDモールドパッケージの構造は、
半導体チップを組み付けるアイランド部と、前記半導体チップの端子となる外部リードとを含むCCDモールドパッケージにおいて、
前記アイランド部の両端部又はその近傍と外部リードとを接続する接続部を設けたことを特徴とするものである。
【0009】
また、前記外部リードは、前記アイランド部の両端部又はその近傍と接続していることを特徴とするものである。
【0010】
【実施例】
以下に、本発明に係わるCCDモールドパッケージの構造の具体例を図面を参照しながら詳細に説明する。
【0011】
図1及び図2は、本発明に係わるリードフレーム及び半導体装置の具体的な構造を示す図であって、これらの図には、
半導体チップ1と、この半導体チップ1を封止するモールドボディ6と、前記半導体チップ1を搭載するリードフレーム2と、前記半導体チップ1と前記リードフレーム2のアイランド部3とを接合せしめるマウント材4と、トランスファ成型で前記モールドボディを成型した際に形成される裏面孔を塞ぐ裏面封止材8とからなるCCDモールドパッケージにおいて、
前記モールドボディ6、前記マウント材4、前記裏面封止材8が、高熱伝導性の材料からなることを特徴とするCCDモールドパッケージの構造が示され、
又、前記リードフレーム2に、前記半導体チップ1に接続されない外部リード5を設けたことを特徴とするCCDモールドパッケージの構造が示され、
又、前記外部リード5は、前記アイランド部3の両端部3a,3bの近傍と接続していることを特徴とするCCDモールドパッケージの構造が示され、
又、半導体チップ1を組み付けるリードフレームのアイランド部3と、前記半導体チップ1の端子となる外部リード5とを含むCCDモールドパッケージの構造において、
前記アイランド部3の両端部3a,3bの近傍と外部リード5とを接続する接続部9を設けたことを特徴とするCCDモールドパッケージの構造が示されている。
【0012】
なお、図2において、符号10は、アイランド部3と接続部9との接続ポイントを示している。
【0013】
以下に、本発明を更に詳細に説明する。
【0014】
図1は半導体装置の側断面図、図2は、そのリードフレームの平面図である。図1に示すように、本発明の半導体装置は、CCD素子1と、このCCD素子1を組み付けるリードフレーム(Cuアロイ)2に一体的に設けられた波線状に形成されたアイランド部3と、CCD素子1をアイランド部3に接着するマウント材4と、リードフレーム2に一体的に形成された外部リード5と、モールドボディ樹脂6と、キャップ7と、裏面封止材8とから構成され、更に、リードフレーム2には、アイランド部3と外部リード5とを接続する接続部9が設けられている。なお、図2では、接続部91、92で接続部9を構成している。
【0015】
本発明の半導体装置においては、リードフレーム2の熱伝導率を5000×10−4Cal/cmsec.deg以上、モールドボディ樹脂6の熱伝導率を35〜60×10−4Cal/cmsec.deg以上、マウント材4と裏面封止材8の熱伝導率を30×10−4Cal/cmsec.deg以上にして、パッケージ内部の熱伝導性を高め、パッケージ温度分布の均一化を図っている。更に、図2に示したように、アイランド部3と外部リード5とを電気的に、また熱的に一体的に連結する接続部9を設け、増幅部より発生した熱を、シリコン素子より高い熱伝導性を有する銅合金により、パッケ−ジ内部に誘導させると共に、外部リード5に導き、急速に熱放散させるように構成している。そして、更に効率良く熱放散させるために、リードフレーム(Cuアロイ)2の熱伝導率を5000×10−4cal/cmsec・deg以上にしている。このように構成したことで、増幅部に近接した画素の温度上昇は押さえられ、増幅部より遠い位置の画素温度を高めることが出来る。これにより画素間の温度均一性を高め、暗出力の不均一性を改善することが出来る。
【0016】
なお、図2では、アイランド部3の両端部3a,3bの近傍で外部リード5に接続しているが、勿論、外部リード5をアイランド部3の両端部に接続するように構成してもよい。
【0017】
【発明の効果】
本発明に係わるCCDモールドパッケージの構造は、上述のように構成したので、CCD素子(チップ)表面の画素間の温度分布を均一化し、CCD素子の暗時出力均一性を高めることができ、これにより、画像品質を向上することが出来る。
【図面の簡単な説明】
【図1】本発明に係わるCCDモールドパッケージの側断面図である。
【図2】リードフレームの平面図である。
【符号の説明】
1 CCD素子
2 リードフレーム
3 アイランド部
4 マウント材
5 外部リード
6 モールドボディ樹脂
7 キャップ
8 マウント材
9 接続部
Claims (4)
- 半導体チップを組み付けるリードフレームのアイランド部と、前記半導体チップの端子となる外部リードとを含むCCDモールドパッケージの構造において、細長いCCD用の前記半導体チップに対応した波線状の前記アイランド部と、前記アイランド部に直交する方向に外側に延びる複数の前記外部リードとの間に、前記アイランド部の両側に並行して配置された接続部を設け、前記接続部は、前記アイランド部の両端部又はその近傍において前記アイランドと接続され、前記アイランド部と前記外部リードと前記接続部とが一体的に形成されたことを特徴とするCCDモールドパッケージの構造。
- 前記外部リードは、半導体チップに接続されないことを特徴とする請求項1記載のCCDモールドパッケージの構造。
- 半導体チップと、この半導体チップを封止するモールドボディと、前記半導体チップを搭載するリードフレームと、前記半導体チップと前記リードフレームのアイランド部とを接合せしめるマウント材と、トランスファ成型で前記モールドボディを成型した際に形成される裏面孔を塞ぐ裏面封止材とからなるCCDモールドパッケージの構造において、
細長いCCD用の前記半導体チップに対応した波線状の前記アイランド部と、前記アイランド部に直交する方向に外側に延びる複数の前記外部リードとの間に、前記アイランド部の両側に並行して配置された接続部を設け、前記接続部は、前記アイランド部の両端部又はその近傍において前記アイランドと接続され、前記アイランド部と前記外部リードと前記接続部とが一体的に形成され、前記モールドボディ、前記マウント材、前記裏面封止材が、高熱伝導性の材料からなることを特徴とするCCDモールドパッケージの構造。 - 前記リードフレームの熱伝導率が5000×10−4Cal/cmsec.deg以上、前記モールドボディの熱伝導率が35〜60×10−4Cal/cmsec.deg以上、前記マウント材と前記裏面封止材の熱伝導率が30×10−4Cal/cmsec.deg以上であることを特徴とする請求項3記載のCCDモールドパッケージの構造。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24007599A JP3540210B2 (ja) | 1999-08-26 | 1999-08-26 | Ccdモールドパッケージの構造 |
US09/644,695 US6525409B1 (en) | 1999-08-26 | 2000-08-24 | CCD mold package with improved heat radiation structure |
TW089117189A TW457679B (en) | 1999-08-26 | 2000-08-25 | CCD mold package with improved heat radiation structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24007599A JP3540210B2 (ja) | 1999-08-26 | 1999-08-26 | Ccdモールドパッケージの構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068578A JP2001068578A (ja) | 2001-03-16 |
JP3540210B2 true JP3540210B2 (ja) | 2004-07-07 |
Family
ID=17054129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24007599A Expired - Fee Related JP3540210B2 (ja) | 1999-08-26 | 1999-08-26 | Ccdモールドパッケージの構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6525409B1 (ja) |
JP (1) | JP3540210B2 (ja) |
TW (1) | TW457679B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7276394B2 (en) * | 2001-09-20 | 2007-10-02 | Eastman Kodak Company | Large area flat image sensor assembly |
US20030054583A1 (en) * | 2001-09-20 | 2003-03-20 | Eastman Kodak Company | Method for producing an image sensor assembly |
JP2006339214A (ja) * | 2005-05-31 | 2006-12-14 | Fujifilm Holdings Corp | 固体撮像装置 |
JP2008181951A (ja) | 2007-01-23 | 2008-08-07 | Nec Electronics Corp | 固体撮像装置 |
JP5110567B2 (ja) * | 2007-04-11 | 2012-12-26 | エムテックスマツムラ株式会社 | 樹脂製中空パッケージ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW332348B (en) * | 1992-06-23 | 1998-05-21 | Sony Co Ltd | Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin. |
JPH0770744B2 (ja) | 1992-11-20 | 1995-07-31 | 日本電気株式会社 | 半導体装置 |
JP2586296B2 (ja) | 1993-06-24 | 1997-02-26 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
JP3476993B2 (ja) | 1996-04-23 | 2003-12-10 | 京セラ株式会社 | 固体撮像素子収納用パッケージ |
JPH1050970A (ja) | 1996-08-05 | 1998-02-20 | Hoya Corp | 固体撮像装置、ガラスプレート、及び固体撮像装置の製造方法 |
JP2891233B2 (ja) * | 1997-04-11 | 1999-05-17 | 日本電気株式会社 | 半導体装置 |
US6274927B1 (en) * | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
-
1999
- 1999-08-26 JP JP24007599A patent/JP3540210B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-24 US US09/644,695 patent/US6525409B1/en not_active Expired - Lifetime
- 2000-08-25 TW TW089117189A patent/TW457679B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW457679B (en) | 2001-10-01 |
US6525409B1 (en) | 2003-02-25 |
JP2001068578A (ja) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060113562A1 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
US5583371A (en) | Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements | |
US20190393137A1 (en) | Lead Frame Assembly for a Semiconductor Device | |
US20030011053A1 (en) | Semiconductor device | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
US6255135B1 (en) | Quad flat pack integrated circuit package | |
US6350634B2 (en) | Semiconductor device having a built-in heat sink and process of manufacturing same | |
JP3540210B2 (ja) | Ccdモールドパッケージの構造 | |
FR2951019A1 (fr) | Module de puissance pour vehicule automobile | |
JP2002198477A (ja) | 半導体装置 | |
US7365422B2 (en) | Package of leadframe with heatsinks | |
JP3770164B2 (ja) | 半導体装置およびその製造方法 | |
JP2008172092A (ja) | 半導体装置 | |
JP2004335493A (ja) | 半導体装置の実装構造 | |
JP5062189B2 (ja) | 半導体装置の実装構造 | |
JP3539990B2 (ja) | ダイオード | |
JP2002094170A (ja) | 光モジュール | |
JP3894749B2 (ja) | 半導体装置 | |
US20240087992A1 (en) | Chip package, chip system, method of forming a chip package, and method of forming a chip system | |
KR100262879B1 (ko) | 단일 게이지 리드 프레임을 이중보강하기 위한 방법 및 장치 | |
JP2508567B2 (ja) | 半導体装置の製造方法 | |
JP3195843B2 (ja) | 高放熱タイプの半導体装置 | |
JP2005012085A (ja) | 半導体モジュールの電極構造 | |
JPH04329658A (ja) | リードフレーム及び半導体装置 | |
JP3449312B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040324 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |