JP2891233B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2891233B2
JP2891233B2 JP9093767A JP9376797A JP2891233B2 JP 2891233 B2 JP2891233 B2 JP 2891233B2 JP 9093767 A JP9093767 A JP 9093767A JP 9376797 A JP9376797 A JP 9376797A JP 2891233 B2 JP2891233 B2 JP 2891233B2
Authority
JP
Japan
Prior art keywords
lead
support
leads
island
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9093767A
Other languages
English (en)
Other versions
JPH10284679A (ja
Inventor
稔 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9093767A priority Critical patent/JP2891233B2/ja
Priority to KR1019980012815A priority patent/KR100276065B1/ko
Priority to US09/058,772 priority patent/US5977619A/en
Publication of JPH10284679A publication Critical patent/JPH10284679A/ja
Application granted granted Critical
Publication of JP2891233B2 publication Critical patent/JP2891233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばＲａｍｂｕ
ｓ ＤＲＡＭ （Dynamic Random Access Memory）などの
パッケージの一側に信号ピンが集中する構造の半導体装
置に関するものである。
【０００２】
【従来の技術】従来のこの種の半導体装置を図３および
図４によって説明する。図３はＳＨＰ（Surface Horizo
ntal Package）型Ｒａｍｂｕｓ ＤＲＡＭ を示す図で、
同図（ａ）は側面図、同図（ｂ）は平面図である。図４
は従来のＳＨＰ型ＤＲＡＭ用リードフレームを示す平面
図で、同図は半導体チップを実装してワイヤボンディン
グを施した後の状態を示す。なお、図４は、一つの半導
体装置形成部分のみを拡大して描いてある。
【０００３】図３において、符号１は従来のＳＨＰ型
Ｒａｍｂｕｓ ＤＲＡＭ（以下、単に半導体装置とい
う）を示し、２はこの半導体装置１のパッケージを形成
する封止樹脂を示す。この半導体装置１は、封止樹脂２
の一側部に外部接続用ピン３を多数突出させるとともに
他側部に支持用ピン４を４本突出させ、これらのピンに
よってプリント配線板（図示せず）上に表面実装される
ものである。これらのピンのうち前記外部接続用ピン３
のみが封止樹脂２内で後述する半導体チップに接続して
いる。
【０００４】この半導体装置１を製造するために用いる
リードフレームは、図４に示すように形成している。図
４においては、このリードフレームを符号５で示す。こ
のリードフレーム５は、図４において上下方向に延びる
２本のリードフレーム枠部６，６と、これらのリードフ
レーム枠部６どうしを連結するタイバー７，８と、これ
らのタイバー７，８に支持リード９，１０を介して連結
したアイランド１１と、前記タイバー７，８のうち図４
の下側に位置するタイバー８から他方のタイバー７側へ
延びる多数の外部接続用リード１２とから形成してい
る。前記アイランド１１に半導体チップ１３を搭載し、
この半導体チップ１３上の信号用電極および固定電位
（接地）用電極（図示せず）をボンディングワイヤ１４
によって前記外部接続用リード１２のインナーリード部
１２ａに接続している。
【０００５】前記支持リード９は、アイランド１１の上
側の辺の中央を支持し、前記支持リード１０はアイラン
ド１１における下側の辺の両側の二箇所を支持してお
り、アイランド１１がリードフレーム枠部６やタイバー
７，８より下方に偏在するようにそれぞれ途中で折曲げ
ている。この折曲げ部分を符号９ａ，１０ａで示す。
【０００６】前記支持リード１０におけるタイバー８側
の基端部１０ｂと、外部接続用リード１２におけるタイ
バー８に連結するアウターリード部１２ｂとが図３に示
す外部接続用ピン３を形成している。なお、支持用ピン
４はタイバー７に一体に形成し、半導体チップ１３とは
接続していない。
【０００７】このリードフレーム５を使用して半導体装
置１を製造するには、図４に示すように半導体チップ１
３をアイランド１１に搭載してワイヤボンディングを施
した後、先ず、封止樹脂２をモールド成形する。この樹
脂封止は、リードフレーム５を図示してないトランスフ
ァ成形機のモールド金型に装填し、このモールド金型の
キャビティ内に溶融状態の封止樹脂を注入し固化させる
ことによって実施する。このリードフレーム５において
封止樹脂２で封止する範囲を図４中に二点鎖線で示す。
【０００８】樹脂封止工程が終了した後、このリードフ
レーム５から半導体装置形成部分を切離す。このとき、
外部接続用リード１２のアウターリード部１２ｂと、支
持リード１０の基端部１０ｂと、支持用ピン４とが封止
樹脂２側に残るようにする。その後、封止樹脂２から側
方へ突出している外部接続用ピン３と支持用ピン４を図
３（ａ）に示すように折曲げることによって、この半導
体装置１の製造工程が終了する。
【０００９】
【発明が解決しようとする課題】しかるに、この半導体
装置１は、半導体チップ１３の動作速度を高めるに当た
って限界があった。これは、放熱性を高めることができ
ないということと、信号系の寄生インピーダンスを低減
することができないことが原因である。
【００１０】この種の半導体装置１、すなわちランバ
ス、シンクロナスなどのＤＲＡＭは、動作速度が数百Ｍ
Ｈzで消費電力が数ワットにも達するため、動作時に半
導体チップ１３が高温になる。図４に示したリードフレ
ームを用いて製造した半導体装置１の半導体チップ１３
は、熱が支持リード１０および封止樹脂２を伝導して外
部に放散されることによって冷却される。このとき、支
持リード１０は、電流が流れるリードではないため、プ
リント配線板に半田付けするといってもプリント配線板
上を広く延びるような配線パターンに接続されるとは限
らない。このため、支持リード１０を介してプリント配
線板側に伝導される熱の割合はきわめて僅かで、この半
導体装置１の放熱は、主に封止樹脂２を介して熱が大気
中に放散することによって実現される。すなわち、金属
に較べて熱伝導率が低い封止樹脂２を介して放熱しなけ
ればならず、放熱性を高めることができないので、半導
体チップ１３をより高速で動作させることができない。
【００１１】また、外部接続用リード１２と支持リード
１０とを一つのタイバー８に連結しており、支持リード
１０を除いたスペースにインナーリード部１２ａを配設
しなければならないために、インナーリード部１２ａの
形状・寸法を設計する上で自由度が低い。すなわち、半
導体チップ１３の電極に接続する信号系を、寄生インピ
ーダンスが低減するような形態に形成することができな
いので、半導体チップ１３の動作速度を高めることがで
きない。
【００１２】このような不具合を解消するには、例えば
特公昭６３−４７３５１号公報に開示されたように、支
持リードに半導体チップの固定電位用電極をボンディン
グワイヤによって接続し、この支持リードに固定電位用
リードの機能をもたせることが考えられる。すなわち、
図４に示した支持リード１０にボンディングワイヤで半
導体チップ１３の固定電位用電極を接続することによっ
て、支持リード１０がプリント配線板の固定電位用配線
パターンに接続するようになるから、半導体チップ１３
からアイランド１１に伝達された熱がプリント配線板の
広い範囲にわたって放散されるようになり、放熱性を高
くすることができる。これとともに、固定電位用として
形成していた外部接続用リード１２と、支持リード１０
の２本のリードを１本にすることができ、インナーリー
ド部１２ａを延ばすスペースが広くなるから、インナー
リード部１２ａの設計上の自由度が高くなり、これを寄
生インピーダンスが小さくなるように形成することがで
きる。
【００１３】しかしながら、図４に示したリードフレー
ム５は、２本の支持リード１０をアイランド１１の一側
（アウターリード部１２ｂが並設される方の一側）に連
結しているので、上述した構造を採ると、半導体チップ
１３の熱がアイランド１１の一側から放散されるように
なってしまい、放熱性が高くなる反面、動作中の半導体
チップ１３の熱分布に偏りが生じてしまう。この熱分布
の均等化を図るために支持リード１０を増やすことも考
えられるが、このようにするためにはアイランド１１を
支持リードでバランスよく支持できるようにしなければ
ならない。これは、樹脂封止工程で溶融状態の封止樹脂
をモールド金型に注入するときに、アイランド１１が封
止樹脂によって傾斜することがないようにするためであ
る。アイランド１１が傾斜すると、ボンディングワイヤ
１４が引張られて断線したり、半導体チップ１３の上側
の角部分が封止樹脂２の表面に露出することがある。
【００１４】本発明はこのような不具合を解消するため
になされたもので、支持リードが固定電位用リードを兼
ねる構造を採りながら、半導体チップの熱分布が均等に
なるとともに樹脂封止時にアイランドが傾斜することが
ない半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明に係る半導体装置
は、支持リードを、パッケージの一側部から他側部へ延
びるとともにアイランドの両端を支持するようにアイラ
ンドの両側に配設し、これらの支持リードに半導体チッ
プの固定電位用電極をボンディングワイヤで接続し、か
つこれらの支持リードの一端をアウターリード部と同じ
構造としてアウターリード部の列の外側に位置付けたも
のである。
【００１６】本発明によれば、支持リードに固定電位用
リードの機能を合わせもたせることができるから、専ら
固定電位用として用いるリードを削減することができ、
外部接続用リードを形成するスペースを広くとることが
できる。支持リードをアイランドの両側に形成している
ので、前記スペースがこの支持リードによって分割され
ることはない。
【００１７】また、半導体チップの熱は、アイランドの
両端から支持リードを介してプリント配線板上の固定電
位用配線パターンに伝導し、プリント配線板の広い範囲
にわたって放散される。さらに、アイランドの両側が支
持リードによって支持されるから、アイランドを支持リ
ードでバランスよく支持することができる。その上、支
持リードは、パッケージの一側部から他側部へ延びるこ
とから、両端を支持することができる。
【００１８】他の発明に係る半導体装置は、上述した発
明に係る半導体装置において、外部接続用リードのイン
ナーリード部からなるリード群の中に、一端がアイラン
ドに連結し他端が前記アウターリード部と同じ構造の第
１の副支持リードを配設し、この第１の副支持リードに
半導体チップの固定電位用電極をボンディングワイヤで
接続するとともに、この第１の副支持リードとは半導体
チップ搭載部を挾んだ反対側に第２の副支持リードを設
けたものである。
【００１９】本発明によれば、固定電位用リードを兼ね
る第１の副支持リードによって放熱点を増やすことがで
きる。このように第１の副支持リードを追加しても、第
２の副支持リードを反対側に設けているので、アイラン
ドの支持の均衡が崩れてしまうことがない。
【００２０】
【実施の形態】以下、本発明に係る半導体装置の一実施
の形態を図１および図２によって詳細に説明する。図１
は本発明に係る半導体装置を製造するために用いるリー
ドフレームの平面図で、同図は一つの半導体装置形成部
分のみを拡大して描いてある。図２は支持リードとアイ
ランドの連結部分の構造を示す斜視図である。これらの
図において前記図３および図４で説明したものと同一も
しくは同等部材については、同一符号を付し詳細な説明
は省略する。
【００２１】図１および図２中に符号２１で示すリード
フレームは、ＳＨＰ型ＤＲＡＭを製造するためのもの
で、２本の支持リード２２と、２本ずつの第一の副支持
リード２３および第２の副支持リード２４とでアイラン
ド１１をタイバー７，８に連結して支持している。前記
支持リード２２は、アイランド１１における図１の左右
方向の両側方、すなわち外部接続用リード１２のアウタ
ーリード部１２ｂの並設方向の両側に配設し、タイバー
７とタイバー８との間に掛け渡してあり、アイランド１
１の長手方向の端縁と平行に延びる連結部２２ａをその
両端に設けた連結片２２ｂによってアイランド１１に連
結している。
【００２２】前記連結部２２ａは、この支持リード２２
の途中を折り曲げることによってタイバー７，８や外部
接続用リード１２より下方に位置付けられている。前記
折曲部分を符号２２ｃで示す。なお、アイランド１１を
支持する他の第１の副支持リード２３および第２の副支
持リード２４も、図２に示すように、支持リード２２と
同様に途中で折曲げている。これらの副支持リード２
３，２４の折曲部分を２３ａ，２４ａで示す。
【００２３】また、前記支持リード２２は、前記折曲部
分２２ｃよりタイバー７側の相対的に高い部分にボンデ
ィングワイヤ１４によって半導体チップ１３の例えば接
地用電極などの固定電位用電極を接続している。なお、
この実施の形態で用いる半導体チップ１３は、裏面（ア
イランド１１への接合面）が固定電位になるものを使用
している。さらに、この支持リード２２，２２における
タイバー８に連結する一方の基端部２２ｄは、外部接続
用リード１２のアウターリード部１２ｂと同じ形状に形
成し、外部接続用リード１２におけるアウターリード部
１２ｂの列の外側に配設しており、図示してないプリン
ト配線板の固定電位用配線パターンに半田付けすること
ができる構造を採っている。
【００２４】前記第１の副支持リード２３は、アイラン
ド１１とタイバー８との間に掛け渡してあり、アイラン
ド１１の中央より一方と他方とに、多数の外部接続用リ
ード１２のインナーリード部１２ａからなるリード群の
中に位置するように配設している。また、これらの第１
の副支持リード２３は、前記折曲部分２３ａよりタイバ
ー８側の部分にボンディングワイヤ１４を介して半導体
チップ１３の固定電位用電極を接続している。さらに、
第１の副支持リード２３におけるタイバー８に連結する
基端部２３ｂは、外部接続用リード１２のアウターリー
ド部１２ｂと同じ形状に形成し、支持リード２２と同様
にプリント配線板の固定電位用配線パターンに半田付け
することができるようにしている。
【００２５】前記第２の副支持リード２４は、アイラン
ド１１とタイバー８との間に掛け渡してあり、前記第１
の副支持リード２３とは半導体チップ搭載部を挟んで反
対側となる位置に配設している。これらの第２の副支持
リード２４には半導体チップ１３の固定電位用電極は接
続していない。
【００２６】図１において前記支持リード２２の外側に
配設した外部接続用リード２５は、半導体チップ１３の
第２の固定電位用電極（例えば電源用電極）にボンディ
ングワイヤ１４によって接続している。この外部接続用
リード２５は、前記支持リード２２の外側面に沿うよう
にパッケージの一側から他側へ延設している。
【００２７】このように構成したリードフレーム２１
は、図１に示すようにアイランド１１に半導体チップ１
３を搭載してワイヤボンディングを施した後、従来のも
のと同様に封止樹脂２をモールド成形する。封止樹脂２
を成形する範囲を図１中に二点鎖線で示す。
【００２８】樹脂封止工程が終了した後、半導体装置形
成部分をリードフレーム２１から分断する。このときに
は、外部接続用リード１２のアウターリード部１２ｂ
と、支持リード２２および第１の副支持リード２３の基
端部２２ｄ，２３ｂと、支持用ピン４とが封止樹脂２か
ら側方へ突出するようにする。しかる後、これらのリー
ドに曲げ加工を施し、図３に示すように先端部が封止樹
脂貫通部より下側に偏在するように成形することによっ
て、本発明に係る半導体装置を製造することができる。
【００２９】このように形成した半導体装置は、外部接
続用リード１２のアウターリード部１２ｂをプリント配
線板の信号用配線パターンに半田付けするとともに、支
持リード２２および第１の副支持リード２３の基端部２
２ｄ，２３ｂをプリント配線板の固定電位用配線パター
ンに半田付けする。なお、支持用ピン４は、実装状態で
この半導体装置がプリント配線板と略平行になるよう
に、プリント配線板の支持用ランドに半田付けする。
【００３０】したがって、この半導体装置は、アイラン
ド１１の両側を支持する二つの支持リード２２，２２に
半導体チップ１３の固定電位用電極を接続し、これらの
支持リード２２の基端部２２ｄがプリント配線板の固定
電位用配線パターンに半田付けされるようにしたため、
支持リード２２に固定電位用リードの機能を合わせもた
せることができる。このため、専ら固定電位用として用
いるリードを削減することができ、外部接続用リード１
２を形成するスペースを広くとることができる。特に、
支持リード２２をアイランド１１の両側に形成している
ので、前記スペースがこの支持リード２２によって分割
されることはない。この結果、外部接続用リード１２の
インナーリード部１２ａを寄生インピーダンスが小さく
なるように形成することができる。
【００３１】また、動作時に半導体チップ１３が発する
熱は、アイランド１１の両端から支持リード２２を介し
てプリント配線板上の固定電位用配線パターンに伝導
し、プリント基板の広い範囲にわたって放散されるか
ら、半導体チップ１３の熱分布に偏りが生じることなく
放熱性を高めることができる。
【００３２】さらに、アイランド１１の両側が支持リー
ド２２によって支持されるから、アイランド１１を支持
リード２２でバランスよく支持することができる。その
上、支持リード２２は、両タイバー７，８間に掛け渡さ
れてパッケージの一側部から他側部へ延びるから、樹脂
封止工程では両端が支持された状態になる。すなわち、
樹脂封止工程でアイランド１１をバランスよくしかも強
固に支持することができる。
【００３３】加えて、この半導体装置は、外部接続用リ
ード１２のインナーリード部１２ａからなるリード群の
中に、半導体チップ１３の固定電位用電極に接続すると
ともにプリント基板の固定電位用配線パターンに半田付
けする第１の副支持リード２３を配設したため、固定電
位用リードを兼ねる第１の副支持リード２３によって放
熱点を増やすことができ、放熱性をより一層高くするこ
とができる。しかも、このように第１の副支持リード２
３を設けても、第２の副支持リード２４を反対側に設け
ているので、アイランド１１の支持の均衡が崩れてしま
うことがない。
【００３４】なお、この実施の形態ではＳＨＰ型ＤＲＡ
Ｍを製造するリードフレームについて説明したが、本発
明は、ＳＶＰ（Surface Vertical Package）というパッ
ケージがプリント配線板の実装面と直交する実装形態を
採る半導体装置にも適用することができるし、ランバ
ス、シンクロナスなどの高速ＤＲＡＭとは別の半導体装
置に適用することもできる。また、図１に示す実施の形
態では支持リード２２に半導体チップ１３の固定電位用
電極を接続したが、この接続をせずに、支持リード２２
を専ら放熱用として用いてもよい。この構成を採る場合
には、プリント配線板上を延びる放熱用配線パターンに
支持リード２２を半田付けすることが望ましい。
【００３５】
【発明の効果】以上説明したように本発明に係る半導体
装置は、支持リードに固定電位用リードの機能を合わせ
もたせることができるから、専ら固定電位用として用い
るリードを削減することができ、外部接続用リードを形
成するスペースを広くとることができる。特に、支持リ
ードをアイランドの両側に形成しているので、前記スペ
ースがこの支持リードによって分割されることもない。
このため、外部接続用リードを寄生インピーダンスが小
さくなるように形成することができる。
【００３６】また、半導体チップの熱はアイランドの両
端から支持リードを介してプリント配線板上の固定電位
用配線パターンに伝導し、プリント配線板の広い範囲に
わたって放散される。このため、動作中の半導体チップ
は両端側から熱が放散されて熱分布が略均等になる。
【００３７】さらに、アイランドの両側が支持リードに
よって支持されるから、アイランドを支持リードでバラ
ンスよく支持することができる。その上、支持リード
は、パッケージの一側部から他側部へ延びることから、
両端を支持することができる。このため、支持リードも
強固に支持することができるので、アイランドをバラン
スよくしかも強固に支持することができ、樹脂封止時に
封止樹脂によって傾斜してしまうことがない。
【００３８】したがって、支持リードが固定電位用リー
ドを兼ねる構造を採りながら、半導体チップの熱分布が
均等になるとともに樹脂封止時にアイランドが傾斜する
ことがない半導体装置を提供することができる。
【００３９】他の発明に係る半導体装置によれば、固定
電位用リードを兼ねる第１の副支持リードによって放熱
点を増やすことができるから、上述した発明に係る半導
体装置に較べて放熱性をさらに高くすることができる。
また、第１の副支持リードとは半導体チップ搭載部の反
対側に第２の副支持リードを設けているので、アイラン
ドの支持の均衡が崩れてしまうことがなく、上述した発
明に係る半導体装置に較べて支持点が増加することから
アイランドをより一層強固に支持することができる。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置を製造するために用
いるリードフレームの平面図である。
【図２】 支持リードとアイランドの連結部分の構造を
示す斜視図である。
【図３】 従来のＳＨＰ型Ｒａｍｂｕｓ ＤＲＡＭ を示
す図である。
【図４】 従来のＳＨＰ型ＤＲＡＭ用リードフレームを
示す平面図である。
【符号の説明】
２…封止樹脂、７，８…タイバー、１１…アイランド、
１２…外部接続用リード、１３…半導体チップ、１４…
ボンディングワイヤ、２１…リードフレーム、２２…支
持リード、２３…第１の副支持リード、２４…第２の副
支持リード。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームの半導体チップ搭載用ア
    イランドを支持リードによって支持し、半導体チップに
    ボンディングワイヤを介してインナーリード部を接続し
    た多数の外部接続用リードのアウターリード部を、パッ
    ケージの一側部から側方へ導出させた半導体装置におい
    て、前記支持リードを、前記パッケージの一側部から他
    側部へ延びるとともにアイランドにおける前記アウター
    リード部の並設方向の両端を支持するようにアイランド
    の両側に配設し、これらの支持リードに半導体チップの
    固定電位用電極をボンディングワイヤによって接続し、
    かつこれらの支持リードの一端を前記アウターリード部
    と同じ構造としてアウターリード部の列の外側に位置付
    けたことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、多
    数の外部接続用リードのインナーリード部からなるリー
    ド群の中に、一端がアイランドに連結し他端が前記アウ
    ターリード部と同じ構造の第１の副支持リードを配設
    し、この第１の副支持リードに半導体チップの固定電位
    用電極をボンディングワイヤによって接続するととも
    に、この第１の副支持リードとは半導体チップ搭載部を
    挾んだ反対側に第２の副支持リードを設けたことを特徴
    とする半導体装置。
  3. 【請求項３】 リードフレームの半導体チップ搭載用ア
    イランドを支持リードによって支持し、半導体チップに
    ボンディングワイヤを介してインナーリード部を接続し
    た外部接続用リードのアウターリード部をパッケージの
    側方へ導出させた半導体装置において、前記パッケージ
    の一側部から他側部へ延びるとともにアイランドにおけ
    る前記アウターリード部の並設方向の両端を支持するよ
    うにアイランドの両側に配設された放熱用支持リードを
    有することを特徴とする半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、放
    熱用支持リードは、半導体チップの固定電位用電極をボ
    ンディングワイヤによって接続し、かつこれらの支持リ
    ードの一端をアウターリード部と同じ構造としてアウタ
    ーリード部の列の外側に位置付けたことを特徴とする半
    導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、放
    熱用支持リードは、半導体チップの第２の固定電位用電
    極をボンディングワイヤによって接続した外部接続用リ
    ードの内側に設けられていることを特徴とする半導体装
    置。
JP9093767A 1997-04-11 1997-04-11 半導体装置 Expired - Fee Related JP2891233B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9093767A JP2891233B2 (ja) 1997-04-11 1997-04-11 半導体装置
KR1019980012815A KR100276065B1 (ko) 1997-04-11 1998-04-10 반도체장치
US09/058,772 US5977619A (en) 1997-04-11 1998-04-13 Horizontal package having die supports leads formed along lead column

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9093767A JP2891233B2 (ja) 1997-04-11 1997-04-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH10284679A JPH10284679A (ja) 1998-10-23
JP2891233B2 true JP2891233B2 (ja) 1999-05-17

Family

ID=14091591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9093767A Expired - Fee Related JP2891233B2 (ja) 1997-04-11 1997-04-11 半導体装置

Country Status (3)

Country Link
US (1) US5977619A (ja)
JP (1) JP2891233B2 (ja)
KR (1) KR100276065B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540210B2 (ja) * 1999-08-26 2004-07-07 Ｎｅｃエレクトロニクス株式会社 Ｃｃｄモールドパッケージの構造
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
JP3913574B2 (ja) * 2002-02-27 2007-05-09 三洋電機株式会社 半導体装置
KR20030085444A (ko) * 2002-04-30 2003-11-05 세미텍 주식회사 반도체 패키지
JP3849978B2 (ja) * 2002-06-10 2006-11-22 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4469654B2 (ja) * 2004-05-13 2010-05-26 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US7683480B2 (en) * 2006-03-29 2010-03-23 Freescale Semiconductor, Inc. Methods and apparatus for a reduced inductance wirebond array
DE102006059534A1 (de) * 2006-12-16 2008-06-26 Atmel Germany Gmbh Halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
JPS6347351A (ja) * 1986-08-13 1988-02-29 Sanyo Tokushu Seiko Kk ア−ク炉におけるクロムの添加方法
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
JPH06196618A (ja) * 1992-12-24 1994-07-15 Toshiba Corp 樹脂封止型半導体装置
US5438277A (en) * 1993-03-19 1995-08-01 Advanced Micro Devices, Inc. Ground bounce isolated output buffer
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
JPH0870090A (ja) * 1994-08-30 1996-03-12 Kawasaki Steel Corp 半導体集積回路
US5907184A (en) * 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement

Also Published As

Publication number Publication date
US5977619A (en) 1999-11-02
JPH10284679A (ja) 1998-10-23
KR19980081297A (ko) 1998-11-25
KR100276065B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
JP4400965B2 (ja) 積層化半導体パッケージ及びその製造方法
JP2008252152A (ja) 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ
JP2560974B2 (ja) 半導体装置
KR100328746B1 (ko) 방열판상에장착된펠릿을구비하는반도체장치및제조방법
JP2891233B2 (ja) 半導体装置
JPH06177282A (ja) 半導体パッケージ
KR100286906B1 (ko) 단일 리드 프레임으로부터 형성된 한 쌍의 방열단자와 복수개의 리드단자를 갖는 반도체 장치의제조방법 및 그 단일 리드프레임
JPH11135571A (ja) ボールグリッドアレイ半導体パッケージ
JPS58190051A (ja) 放熱効果を改善した集積回路用リ−ドフレ−ム
JP2981194B2 (ja) 半導体チップパッケージ
JP3183064B2 (ja) 半導体装置
US6093959A (en) Lead frame having supporters and semiconductor package using same
JPS61125058A (ja) 半導体装置
JP2507852B2 (ja) 半導体装置
KR100723379B1 (ko) 일체형 타이 바를 구비한 ｌｏｃ 패키지
KR100321149B1 (ko) 칩사이즈 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
JP3732604B2 (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPH07106470A (ja) 半導体装置
JPH07221211A (ja) 半導体装置
KR200292792Y1 (ko) 반도체 패키지용 리드프레임의 탑재판 구조
KR200146684Y1 (ko) 열방출기능을 갖는 리드프레임
KR940001148B1 (ko) 반도체 패키지
CN116169113A (zh) 一种减少对pcb板热传导的qfn封装结构及其制备方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100226

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees