JPH06177282A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH06177282A
JPH06177282A JP5210091A JP21009193A JPH06177282A JP H06177282 A JPH06177282 A JP H06177282A JP 5210091 A JP5210091 A JP 5210091A JP 21009193 A JP21009193 A JP 21009193A JP H06177282 A JPH06177282 A JP H06177282A
Authority
JP
Japan
Prior art keywords
package
lead
semiconductor package
semiconductor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5210091A
Other languages
English (en)
Other versions
JP2878564B2 (ja
Inventor
Jun-Ki Lee
俊 耆 李
Hyeon-Jo Jeong
ヒェオン−ジョ ジェオン、
Kyung Sub Kim
京 燮 金
Oh-Sik Kwon
五 植 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH06177282A publication Critical patent/JPH06177282A/ja
Application granted granted Critical
Publication of JP2878564B2 publication Critical patent/JP2878564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 この発明の目的は、印刷回路基板上に実装す
る工程が簡単であり、かつ薄膜型のリードフレームを使
用した場合であってもリードの変形を防止することがで
きる半導体パッケージを提供することである。 【構成】 この発明は、実装されている半導体チップを
保護するパッケージ体３２と、前記パッケージ体の一方
の側に突出折曲されているリード３４とを備える半導体
パッケージにおいて、前記パッケージ体３２のリード３
４が突出されている面に接する二つの面の両端に所定の
形状に突出されており、前記パッケージ体３２と同一の
材質で形成されている支持台３６と、前記支持台３６と
の間に突出されているリード３４を収容できるように形
成されている溝部３８を備えて印刷回路基板の上部の表
面に前記支持台３６が接するように実装される半導体パ
ッケージであり、前記リードの変形を防止し、半導体パ
ッケージを安定に支持することができるものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体パッケージに
関し、もっと詳しくは印刷回路基板上に垂直に実装され
る垂直表面実装型半導体パッケージ体に突出部を形成し
た半導体パッケージに関する。
【０００２】
【従来の技術】近頃、半導体チップの高集積化、メモリ
容量の増加、信号処理速度および消費電力の増加、多機
能化および高密度実装などの要求が加速化される趨勢に
おいて半導体パッケージの重要性が増加している。半導
体チップの高集積化及びメモリ容量の増加で半導体チッ
プの入出力端子であるリードの数が増加し、前記リード
が微細ピッチ化されている。
【０００３】また、半導体チップの信号処理速度及び消
費電力が増加することによって、半導体チップから多量
の熱が発生し、この熱を発散させるために前記半導体パ
ッケージに別のヒートシンクを設けるとか、熱伝導率の
高い材料でパッケージ体を形成している。
【０００４】また、半導体チップの多機能化により、種
々の機能をもつ半導体パッケージが要求されている。さ
らに、半導体チップの高密度実装の要求により、半導体
パッケージを積層化したり、半導体素子を直接印刷回路
基板上に実装する方法などが研究されている。
【０００５】一般に、ＩＣまたはＬＳＩなどの半導体チ
ップは、半導体パッケージに密封され、印刷回路基板上
に装着される。
【０００６】前記半導体パッケージの基本形は、半導体
チップが放熱用の金属製ダイパッド上に取付けられ、半
導体チップの電極端子であるパッドと外部回路接続用の
リードとがボンディングワイヤにより接続され、エポキ
シモールディングコンパウンド（以下「ＥＭＣ」とい
う）で成型されたパッケージ体によって前記半導体チッ
プとボンディングワイヤとが覆われ保護されているとい
う構造を有するものである。
【０００７】このような半導体パッケージでは、前記リ
ードがパッケージの対向する２辺から垂直下方へ突出さ
れている２列ピン配置パッケージ（以下「ＤＩＰ」とい
う）方式と、前記リードがパッケージの４辺へ突出され
ているクワッドフラットパッケージ（以下「ＱＦＰ」と
いう）方式が主流を成している。前記ＱＦＰは、リード
の数をＤＩＰより比較的多く形成できるので、印刷回路
基板上の実装密度をもう少し高めることができるという
利点がある。
【０００８】また、半導体パッケージの実装密度を向上
させるために印刷回路基板上に垂直に実装して実装面積
を小さくすることができる垂直搭載型半導体パッケージ
（以下「ＶＰＡＫ」という）や垂直表面実装型半導体パ
ッケージ（以下「ＶＳＭＰ」という）などが研究、使用
されている。
【０００９】図１及び図２は、従来のＶＰＡＫ（参照符
号１０）を説明するための図である。
【００１０】半導体チップ（図示せず）が実装されてい
る長方形状のパッケージ体１２の一方の側に印刷回路基
板（図示せず）と連結される多数のリード１４が突出さ
れており、前記リード１４は、一方向へ折曲されてい
る。
【００１１】また、パッケージ体１２から前記のリード
１４が突出されている辺の両端に支持台１６が突出され
ている。
【００１２】前記支持台１６は、前記パッケージ体１２
と同じＥＭＣで形成され、前記リード１４より長く突出
されている。
【００１３】また、前記支持台１６には、折曲されてい
るリード１４を保護するために中間に係止段差１８が形
成されている。
【００１４】前記ＶＰＡＫ１０は、図１０に示している
ごとく、印刷回路基板４０上に形成されている貫通孔４
２に支持台１６の先端部が挿入固定されることによって
安定に支持され、前記係止段差１８は前記印刷回路基板
４０の貫通孔４２の上部に装着されて前記リード１４の
変形を防止する。
【００１５】図３乃至図５は、ＶＳＭＰ２０を説明する
ための図面である。
【００１６】半導体チップ（図示せず）が実装されてい
る長方形状のパッケージ体２２の一方の側に印刷回路基
板（図示せず）と連結される多数のリード２４が突出さ
れて一方向へ折曲されている。
【００１７】また、前記リード２４が突出されているパ
ッケージ体２２の一面の両端にそれぞれ一対の支持台２
６が突出されており、前記パッケージ体２２を支持でき
るように両方向へ折曲されている。
【００１８】このとき、前記支持台２６は、前記金属製
リード２４が折曲されるときに同時に折曲され、前記リ
ード２４より長く形成されている。
【００１９】従って、図１０に示しているごとく、前記
ＶＳＭＰ２０は印刷回路基板４０上に前記リード２４と
ともにろう付けされ安定に支持され前記リード２４が外
部の力によって変形するのを防止している。
【００２０】しかし、前述の従来のＶＰＡＫ１０は、印
刷回路基板４０上に実装するために前記支持台１６が挿
入される貫通孔４２を印刷回路基板４０と別個に形成し
なければならないので実装工程が複雑になるという問題
点がある。
【００２１】また、前記従来のＶＳＭＰ２０は、薄膜型
のリードフレームを使った場合には前記リード２４が変
形し易いという問題点がある。
【００２２】
【発明が解決しようとする課題】従って、この発明の目
的は、印刷回路基板上に実装する工程が簡単である半導
体パッケージを提供することにある。
【００２３】この発明の他の目的は、薄膜型のリードフ
レームを使用してもリードの変形を防止することができ
る半導体パッケージを提供することにある。
【００２４】
【課題を解決するための手段】前記のような目的を達成
するために、発明は、実装されている半導体チップを保
護するパッケージ体と、前記パッケージ体の一方の側に
突出折曲されているリードを備える半導体パッケージに
おいて、前記パッケージ体のリードが突出されている面
に接する二つの面の両端に所定の形状で突出されてお
り、前記パッケージ体と同一の材質で形成されている支
持台と、前記支持台との間に突出されているリードを収
容できるように形成されている溝部を備えて印刷回路基
板の上部表面に前記支持台が接するように実装される半
導体パッケージにある。
【００２５】
【実施例】以下、添付した図面を参照してこの発明によ
る半導体パッケージの望ましい一実施例を詳細に説明す
る。
【００２６】図６乃至図９は、この発明による半導体パ
ッケージを説明するための図面である。
【００２７】前記半導体パッケージ３０は、ＶＳＭＰと
して、内部に実装されている半導体チップ（図示せず）
を保護する長方形状のパッケージ体３２が通常の加熱方
法により、ＥＭＣで形成されている。
【００２８】前記パッケージ体３２の下方にあるリード
取付面から金属製リード３４が突出されて水平方向へ折
曲されており、前記パッケージ体３２下部のリード３４
が突出されている面に接する二つの面の両端にはそれぞ
れの一対の支持台３６が突出されている。
【００２９】このとき、前記支持台３６は、前記パッケ
ージ体３２と同一の材質であるＥＭＣで形成されてお
り、前記パッケージ体３２の形成のためのモールディン
グ工程のときにともに形成される。
【００３０】また、互いに対角線に向き合う二つの支持
台３６は、パッケージ体３２の端に接するように形成さ
れており、対角線に向き合う他の二つの支持台３６は、
パッケージ体３２の端から所定の間隔で離隔されて突出
している。これにより図１１に示しているごとく、前記
半導体パッケージ３０を印刷回路基板４０上に装着する
ときに半導体パッケージ３０間の間隔を減らして実装密
度を向上することができる。
【００３１】また、前記パッケージ体３２の一方の側に
は、前記リード３４を収容できるように両端の支持台３
６との間に溝３８が形成されている。
【００３２】前記溝３８の深さＡは、前記リード３４の
折曲された垂直部分の長さと同じかあるいはもっと深
い。また、前記支持台３６は、任意の形状に形成できる
が、その底面は印刷回路基板４０と接して前記リード３
４とともにろうまたは接着剤で接着できるように平坦な
底面を持つことが望ましい。なお、成型後の型抜きによ
り、支持台３６の横方向先端底部が若干傾いて、多少浮
き上がる場合がある。
【００３３】このような、浮き上りを解消するために
は、通常は理想的平坦底面に垂直な型分割面に対して垂
直な型抜き方向を採用するが、より好ましくは型を傾け
て下方に引き抜くような成型法を用いることによりさら
に平坦にすることができる。
【００３４】また、前記支持台３６の水平部長さＢは、
前記リード３４の折曲された水平部の長さよりも長い。
【００３５】従って、前記リード３４は、溝３８と支持
台３６により保護されることによって外部からの力によ
る変形が防止される。さらに、図１０に示しているごと
く、前記支持台３６によって、前記半導体パッケージ３
０は印刷回路基板４０上に安定に支持され実装できるよ
うになる。
【００３６】図１１は、図７の半導体パッケージ３０が
多数個が実装されたモジュールの平面図である。
【００３７】多数個のＶＳＭＰ形の半導体パッケージ３
０が印刷回路基板４０上に垂直に実装されており、それ
ぞれのリード３４と支持台３６が前記印刷回路基板４０
に接着されている。
【００３８】このとき、前記支持台３６は、互いに行き
違ってかみ合うように形成されている。従って、それぞ
れの半導体パッケージ３０を近接させて配置することが
でき、半導体パッケージ３０が占める印刷回路基板４０
上の面積を少なくすることができ実装密度が向上され
る。
【００３９】以上のようにこの発明による半導体パッケ
ージによれば、パッケージ体の一方の側にリードが突出
されて折曲されており、印刷回路基板上に半導体パッケ
ージを安定に実装することができるようにするためにパ
ッケージ体の両端にパッケージ体と同じような材質で支
持台が形成されている。
【００４０】また、前記パッケージ体には、前記支持台
の間に前記リードを収容できるように溝部が形成されて
おり、前記支持台は半導体パッケージを互いに接近させ
て配置できるようにするために互いに行き違うように形
成されている。
【００４１】
【発明の効果】従って、半導体パッケージの支持台を印
刷回路基板上に実装するために印刷回路基板に貫通孔を
形成するなどの追加の工程がなく、半導体パッケージの
実装工程が簡単となる効果がある。
【００４２】また、パッケージ体から突出されている支
持台により前記半導体パッケージが印刷回路基板上に安
定に実装されるように支持され、また、前記溝部と支持
台とがリードを収容することによって外部からの力によ
るリードの変形を防止することができ半導体パッケージ
の信頼性を向上させることができる効果がある。
【００４３】また、前記支持台は互いに行き違うように
形成されて前記半導体パッケージを互いに接近させて配
置することができるので半導体パッケージが占める印刷
回路基板の面積を小さくし実装密度を向上することがで
きる効果がある。
【図面の簡単な説明】
【図１】従来の垂直搭載型半導体パッケージの正面図で
ある。
【図２】従来の垂直搭載型半導体パッケージの側面図で
ある。
【図３】従来の垂直表面実装型パッケージの正面図であ
る。
【図４】従来の垂直表面実装型半導体パッケージの側面
図である。
【図５】従来の垂直表面実装型半導体パッケージの平面
図である。
【図６】この発明による半導体パッケージの斜視図であ
る。
【図７】この発明による半導体パッケージの正面図であ
る。
【図８】この発明による半導体パッケージの側面図であ
る。
【図９】この発明による半導体パッケージの平面図であ
る。
【図１０】図１、図３及び図６に示した半導体パッケー
ジが印刷回路基板に装着された状態の断面図である。
【図１１】図７の半導体パッケージが多数個装着された
モジュールの平面図である。
【符号の説明】
３０ 本発明に係る半導体パッケージ ３２ 半導体パッケージ体 ３４ リード ３６ 支持台 ３８ 溝 ４０ 印刷回路基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｈ 9154−4Ｅ (72)発明者 權 五 植 大韓民国ソウル特別市恩平区津寛外洞38番 地25号

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 実装されている半導体チップを保護する
    パッケージ体と、前記パッケージ体の一方の側に突出折
    曲されているリードとを備える半導体パッケージにおい
    て、前記パッケージ体のリードが突出された面に接して
    いる二つの面の両端に所定の形状で突出されており、前
    記パッケージ体と同一な材質で形成されている支持台
    と、前記支持台の間に突出されているリードを収容でき
    るように形成されている溝部を備えてなり印刷回路基板
    の上部の表面に前記支持台が接するように実装されるこ
    とを特徴とする半導体パッケージ。
  2. 【請求項２】 前記支持台がパッケージ体の両側にそれ
    ぞれ一対ずつ互いにずれるように形成されていることを
    特徴とする請求項１記載の半導体パッケージ。
  3. 【請求項３】 前記支持台が突出されている水平長さが
    前記リードの折曲された水平長さより長く形成されてい
    ることを特徴とする請求項１記載の半導体パッケージ。
  4. 【請求項４】 前記溝部の深さが前記リードの折曲され
    た垂直の長さと同じか、またはもっと深く形成されてい
    ることを特徴とする請求項１記載の半導体パッケージ。
JP5210091A 1992-09-08 1993-08-25 半導体パッケージ Expired - Fee Related JP2878564B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920016337A KR950014123B1 (ko) 1992-09-08 1992-09-08 반도체 패키지
KR1992-16337 1992-09-08

Publications (2)

Publication Number Publication Date
JPH06177282A true JPH06177282A (ja) 1994-06-24
JP2878564B2 JP2878564B2 (ja) 1999-04-05

Family

ID=19339249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5210091A Expired - Fee Related JP2878564B2 (ja) 1992-09-08 1993-08-25 半導体パッケージ

Country Status (6)

Country Link
US (1) US5349235A (ja)
EP (1) EP0587294B1 (ja)
JP (1) JP2878564B2 (ja)
KR (1) KR950014123B1 (ja)
DE (1) DE69322140T2 (ja)
TW (1) TW227627B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204287A (en) * 1991-06-28 1993-04-20 Texas Instruments Incorporated Integrated circuit device having improved post for surface-mount package
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system
JPH0864921A (ja) * 1994-05-12 1996-03-08 Texas Instr Inc <Ti> 表面実装形集積回路構造体
JP3150253B2 (ja) * 1994-07-22 2001-03-26 三菱電機株式会社 半導体装置およびその製造方法並びに実装方法
DE9415052U1 (de) * 1994-09-16 1994-11-03 Mannesmann Kienzle Gmbh, 78052 Villingen-Schwenningen Beschleunigungsgeber
US6310782B1 (en) 1996-10-31 2001-10-30 Compaq Computer Corporation Apparatus for maximizing memory density within existing computer system form factors
IL133091A0 (en) * 1997-05-23 2001-03-19 Alpine Microsystems Inc A system and method for packaging integrated circuits
US6175161B1 (en) 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
US6043558A (en) * 1997-09-12 2000-03-28 Micron Technology, Inc. IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
US6078102A (en) * 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
US6291894B1 (en) * 1998-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6777261B2 (en) * 2000-12-26 2004-08-17 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
US6991960B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
JP4917296B2 (ja) * 2005-10-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070126445A1 (en) * 2005-11-30 2007-06-07 Micron Technology, Inc. Integrated circuit package testing devices and methods of making and using same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160298A (ja) * 1991-07-10 1993-06-25 Mitsubishi Electric Corp 面実装形パッケージ
JPH05206324A (ja) * 1992-01-29 1993-08-13 Matsushita Electric Ind Co Ltd 縦型電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
JPS63169055A (ja) * 1987-01-06 1988-07-13 Nec Corp シングルインラインモジユ−ル装置
US4855809A (en) * 1987-11-24 1989-08-08 Texas Instruments Incorporated Orthogonal chip mount system module and method
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JPH02125648A (ja) * 1988-11-05 1990-05-14 Mitsubishi Electric Corp 半導体装置パッケージ
JPH03129866A (ja) * 1989-10-16 1991-06-03 Nec Kyushu Ltd 半導体装置
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US5032953A (en) * 1990-08-15 1991-07-16 Pulse Engineering, Inc. Surface mounted single in-line electronic component package with mounting projections and chamfered viewing edge

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160298A (ja) * 1991-07-10 1993-06-25 Mitsubishi Electric Corp 面実装形パッケージ
JPH05206324A (ja) * 1992-01-29 1993-08-13 Matsushita Electric Ind Co Ltd 縦型電子部品

Also Published As

Publication number Publication date
DE69322140T2 (de) 1999-05-06
US5349235A (en) 1994-09-20
JP2878564B2 (ja) 1999-04-05
TW227627B (ja) 1994-08-01
KR950014123B1 (ko) 1995-11-21
EP0587294A1 (en) 1994-03-16
KR940008026A (ko) 1994-04-28
EP0587294B1 (en) 1998-11-18
DE69322140D1 (de) 1998-12-24

Similar Documents

Publication Publication Date Title
KR0127873B1 (ko) 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지
US5625221A (en) Semiconductor assembly for a three-dimensional integrated circuit package
US5065281A (en) Molded integrated circuit package incorporating heat sink
JPH06177282A (ja) 半導体パッケージ
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
JP2716012B2 (ja) 半導体パッケージ及びその実装方法
JP2747634B2 (ja) 面実装型ダイオード
US5450289A (en) Semiconductor package and a printed circuit board applicable to its mounting
JP2885414B2 (ja) 半導体装置、その実装方法および電子装置
JPH05251613A (ja) 半導体パッケージ
KR950012925B1 (ko) 반도체 리이드 프레임
JP2911265B2 (ja) 表面実装型半導体装置
US4642670A (en) Chip carrier package
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JPH10256469A (ja) 半導体装置
KR100235108B1 (ko) 반도체 패키지
KR950006434B1 (ko) 리이드 프레임
KR100216061B1 (ko) 반도체 패키지
JP2001127233A (ja) 樹脂封止型半導体装置
KR100235498B1 (ko) 반도체 패키지
US6509637B1 (en) Low profile mounting of thick integrated circuit packages within low-profile circuit modules
JPS62224049A (ja) 電子装置
KR960004561B1 (ko) 반도체 패키지
KR950006435B1 (ko) 리이드 프레임
KR0147157B1 (ko) 티형 고집적 반도체 패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120122

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees