JP4917296B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4917296B2
JP4917296B2 JP2005314209A JP2005314209A JP4917296B2 JP 4917296 B2 JP4917296 B2 JP 4917296B2 JP 2005314209 A JP2005314209 A JP 2005314209A JP 2005314209 A JP2005314209 A JP 2005314209A JP 4917296 B2 JP4917296 B2 JP 4917296B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
semiconductor chip
lead frame
power mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005314209A
Other languages
English (en)
Other versions
JP2007123579A (ja
Inventor
俊範 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005314209A priority Critical patent/JP4917296B2/ja
Priority to US11/588,347 priority patent/US7473990B2/en
Publication of JP2007123579A publication Critical patent/JP2007123579A/ja
Application granted granted Critical
Publication of JP4917296B2 publication Critical patent/JP4917296B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、面実装型の半導体装置およびその製造方法ならびにその実装構造に関する。
近年、携帯電話、ＰＣ、サーバなど多くの電子機器の小型化に伴い、半導体チップを回路基板に搭載するに際し、実装面積の省スペース化や良好な放熱性が求められている。このため、これまではリードフレーム上に半導体チップを搭載し、金線やアルミ線などで内部接続をした後、樹脂封止するプラスチックモールドパッケージが主流であったが新しい形態のパッケージが提案・開発されている。
例えば、このような省スペース化や放熱性に配慮した従来の半導体装置およびその実装構造の一例を図６に示す。図６（ａ）は半導体装置の概略構成図であり、図６（ｂ）は、その半導体装置を回路基板に搭載した実装構造を示す概略構成図である。
先ず、図６（ａ）において、８０は半導体チップとしてのパワーＭＯＳＦＥＴ、８０ａはソース電極、８０ｂはゲート電極、８０ｃはドレイン電極、８１はハンダ、８２は第1リード、８２ａは第1リードの第1端子部、８２ｂは第1リードの第２端子部、８４は第２リード、８４ａは第２リードの第1端子部、８４ｂは第２リードの第２端子部、８６は導電板である。
そして、第1リード８２の第1端子部８２ａはソース電極８０ａに、第２リード８４の第１端子部８４ａはゲート電極８０ｂに、導電板８６はドレイン電極８０ｃにそれぞれハンダ８１を介して電気的に接続されている。
ここで、第1リード８２の第２端子部８２ｂの裏面と、第２リード８４の第２端子部８４ｂの裏面と、導電板８６の裏面とは同一平面を形成している。
このため、図６（ｂ）に示すように、回路基板に搭載する際に、第1リード８２の第２端子部８２ｂの裏面と、第２リード８４の第２端子部８４ｂの裏面と、導電板８６の裏面とは、すべてが回路基板に隙間なく搭載可能となっている。
このような半導体装置およびその実装構造によると、実装面積を比較的小さくでき、パワーＭＯＳＦＥＴ８０からの発熱をハンダ８１および第1，２リード８２，８４，導電板８６を通して、空気中や回路基板に放熱させることができる。（例えば、特許文献１参照）。
また、従来の半導体装置およびその実装構造の他の例を図７に示す。図７（ａ）は半導体装置の分解斜視図であり、図７（ｂ）は、その半導体装置を回路基板に上下反転させて搭載した実装構造を示す概略構成図である。
先ず、図７（ａ）において、２１はパワーＭＯＳＦＥＴ、２２はソース電極、２３はドレイン電極、２４はゲート電極、３６はハンダ、３０，３２,３４はクリップと呼ぶ導電体であり、３８はパッシベーション膜である。
ここで、クリップ３０は、ドレイン電極２３とハンダ３６を介して電気的に接続したベース部３０ｂと、回路基板と接続予定のコンタクト部３０ｃと、それらを繋ぐ延長部３０ａで一体形成され、クリップ３２は、ソース電極２２とハンダ３６を介して電気的に接続したベース部３２ｂと、回路基板と接続予定のコンタクト部３２ｃと、それらを繋ぐ延長部３２ａで一体形成され、クリップ３４は、ゲート電極２４とハンダ３６を介して電気的に接続したベース部３４ｂと、回路基板と接続予定のコンタクト部３４ｃと、それらを繋ぐ延長部３４ａで一体形成されている。
尚、クリップ３０は、延長部３０ａとパワーＭＯＳＦＥＴ２１との間に隙間があくように取り付けられている。
また、クリップ３０のコンタクト部３０ｃの外側面と、クリップ３２のコンタクト部３２ｃの外側面と、クリップ３４のコンタクト部３４ｃの外側面とは、同一平面を形成するように取り付けられている。
このため、図７（ｂ）に示すように、回路基板に搭載する際に、クリップ３０のコンタクト部３０ｃの外側面と、クリップ３２のコンタクト部３２ｃの外側面と、クリップ３４のコンタクト部３４ｃの外側面とは、すべてが回路基板の導電性パッド６８，７０，７２に隙間なく搭載可能となっている。
このような半導体装置および実装構造によると、実装面積を比較的小さくでき、パワーＭＯＳＦＥＴ２１からの発熱をハンダ３６およびクリップ３０，３２，３４を通して、空気中や回路基板に放熱させることができる。（例えば、特許文献２参照）。
尚、他の関連文献として、共通電極板を挟んで、複数の半導体チップを含む半導体ユニットをボルトとナットを用いて縦方向に組み立てた構成が提案されている。（例えば、特許文献３参照）。
ＵＳ２００２／０１７９９９４Ａ１ Ｆｉｇ.７ ＵＳ６８４１８６５Ｂ２ Ｆｉｇ.１Ａ 特開平１１−７４４５６号公報 図２
しかしながら、上述のような半導体装置およびその実装構造でも、省スペース化の点で、少なくとも半導体チップの主面の面積よりも大きくなってしまうという制約が残り、まだ十分とは言えなかった。
本発明によれば、
主面にソース電極と、裏面にドレイン電極とを有する、パワーＭＯＳＦＥＴである半導体チップの主面側に接続予定の金属板を、支持部で支持した形態で所定間隔に配列して連続的に一体形成した第１のリードフレームと、前記第１のリードフレームに対応し、前記半導体チップの裏面側に接続予定の金属板を、支持部で支持した形態で所定間隔に配列して連続的に一体形成した第２のリードフレームを準備する工程と、
前記半導体チップを導電性接着材料を介して前記第１，２のリードフレームで挟むように配置して、前記ソース電極及び前記ドレイン電極と前記第１及び第２のリードフレームとをそれぞれ接続する工程と、
前記第１，２のリードフレームのそれぞれの支持部を切断し半導体装置の部分を前記第１，２のリードフレームから分離して第１及び第２の金属板とする工程とを含み、
前記第１の金属板および前記第２の金属板のうち、前記ソース電極または前記ドレイン電極と当接する第１端面の各裏面に、放熱用フィンを取り付ける工程をさらに含むことを特徴とした半導体装置の製造方法が提供される。
本発明の半導体装置およびその実装構造によると、半導体チップの主面を回路基板に対して垂直に搭載するため実装面積を小さくできる。また、半導体チップの両主面が空間に対向するため、半導体チップの発熱は主に空気中に放熱され回路基板への放熱量を低減できる。このため、その結果として回路基板上の周辺の実装部品の温度上昇を抑制できる。また、本発明の半導体装置の製造方法によると作業性よく、組立精度のよい半導体装置が製造できる。
本発明は、半導体チップを、より小さい実装面積で搭載するとともに良好な放熱性が得られる半導体装置およびその実装構造を提供するという目的を、半導体チップと、半導体チップの表裏両主面の各電極と電気的に接続され、半導体チップの主面の外部領域に主面に対して垂直な同一平面を形成する端面を有する複数の金属板とを備えた半導体装置およびその実装構造により実現した。
本発明の半導体装置およびその実装構造の一例を図１，図２に示す。図１は半導体装置の分解斜視図であり、図２は、その半導体装置を回路基板に搭載した実装構造を示す側面図である。
先ず、図１，２において、１は本発明の半導体装置、２は半導体チップとしてのパワーＭＯＳＦＥＴ、３はゲート電極、４はソース電極、５はドレイン電極、６はハンダ、７，８,９は金属板である。
ここで、ゲート電極３およびソース電極４はパワーＭＯＳＦＥＴ２の表側の主面２ａに区画されて形成され、ドレイン電極５はパワーＭＯＳＦＥＴ２の裏側の主面２ｂの全面に形成されている。
また、金属板７，８，９は、例えば、ハンダ付け性および熱伝導性の良い銅合金などで成るＬ字形をした一体形成品であり、金属板７，８，９のそれぞれの一方の面として、（図中）Ｌ字形の長辺を形成する面のうちのＬ字形の短辺の突出方向の背面７ａ，８ａ，９ａの所定部分が、それぞれゲート電極３，ソース電極４，ドレイン電極５とハンダ６を介して電気的に接続されている。
また、金属板７，８，９のそれぞれの他方の面として、（図中）Ｌ字形の短辺を形成する面のうち、Ｌ字形の長辺の突出方向の背面７ｂ，８ｂ，９ｂは、パワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）の外部領域に、主面２ａ（２ｂ）に対して垂直な同一平面を形成するように取り付けられている。
尚、背面７ｂ，８ｂ，９ｂの面積は、背面７ｂ，８ｂ，９ｂを接地面として半導体装置１が自立可能な面積とする。
このため、図２に示すように、回路基板に搭載する際に、Ｌ字形の長辺突出方向の背面７ｂ，８ｂ，９ｂは、すべてが回路基板に隙間なく自立して搭載可能となっているとともに、パワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）は回路基板に対して垂直となる。
このような半導体装置１およびその実装構造によると、パワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）を回路基板に対して垂直に搭載するため、比較的面積の小さいパワーＭＯＳＦＥＴ側面と金属板７，８，９の端面７ｂ，８ｂ，９ｂの合計面積まで省スペース化が図れるようになる。また、放熱性の点で、面積の大きいパワーＭＯＳＦＥＴ２の２つの主面２ａ，２ｂが回路基板に対向することなく、空間に対向するため、パワーＭＯＳＦＥＴ２で発生した熱はハンダ６および金属板７，８，９を通してそのほとんどが空気中に放熱され、回路基板の過剰な温度上昇を招くことがなくその結果、周辺の実装部品に悪影響を及ぼすことがない。
次に、パワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）への金属板７，８，９の取付け方法は、特に限定するものではないが、例えば、図３に示すように、パワーＭＯＳＦＥＴ２の裏面２ｂ側に接続予定の金属板９を後工程で切断可能な細い支持部１０で支持した形態で所定間隔に配列して連続的に一体形成した第1のリードフレーム１１と、第1のリードフレーム１１に対応し、パワーＭＯＳＦＥＴ２の表面２ａ側に接続予定の金属板７，８を、後工程で切断可能な細い支持部１２ａ，１２ｂで支持した形態で所定間隔に配列して連続的に一体形成した第２のリードフレーム１３とを準備する。
そして、第１，２のリードフレーム１１，１３とパワーＭＯＳＦＥＴ２とを、パワーＭＯＳＦＥＴ２をハンダ１４などの導電性接着材料を介して第１，２のリードフレーム１１，１３で挟む格好に保持する位置決め用治具（図示せず）にセットして接続する。
ここで、位置決め用治具（図示せず）は、第１，２のリードフレーム１１，１３の金属板７，８，９部分の端面７ｂ，８ｂ，９ｂがパワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）に対して垂直な同一平面を形成するように設計されている。
接続が完了したら、次に、図４に示すように、第１，２のリードフレーム１１，１３のそれぞれの支持部１０，１２ａ，１２ｂを切断金型（図示せず）などを用いて切断し半導体装置１となる予定の部分を切断分離する。
このような半導体装置1の製造方法によると、作業性よく組立精度のよい半導体装置１が製造でき好適である。
また、このような半導体装置１の他の例として、図５に示すように、金属板８，９にさらに銅合金またはアルミニウムなどでなる放熱用フィン１５ａ，１５ｂをハンダ１６（または銀ペースト）などを介して取り付ける構成とすると空気中への放熱性の向上が図れ、好適である。
尚、上記では、半導体チップとして、比較的発熱量が大きいパワーＭＯＳＦＥＴの例で説明したが、特にこれに限るわけではなく、表裏面に電極を有する半導体チップであれば何でもよいことは言うまでもない。また、上記では、金属板７，８，９を銅合金の例で説明したが、特にこれに限るわけではなくハンダや銀ペーストなどの導電性接着剤で接続可能で放熱性がよい材料であれば何でもよい。
本発明は、半導体チップの実装面積を節約できるとともに、放熱性の良好な半導体装置およびその製造方法ならびに実装構造に適用できる。
本発明の半導体装置の一例の分解斜視図 本発明の半導体装置の実装構造の側面図 本発明の半導体装置の製造方法の一例の説明図（１） 本発明の半導体装置の製造方法の一例の説明図（２） 本発明の半導体装置の他の例の側面図 従来の半導体装置とその実装構造の一例の概略構成図 従来の他の例の半導体装置の分解斜視図とその実装構造の概略構成図
符号の説明
１ 本発明の半導体装置
２，２１，８０ パワーＭＯＳＦＥＴ
２ａ，２ｂ パワーＭＯＳＦＥＴ２の主面
３，２４，８０ｂ ゲート電極
４，２２，８０ａ ソース電極
５，２３，８０ｃ ドレイン電極
６，１４，１６，３６，８１ ハンダ
７，８，９ 金属板
７ａ，８ａ，９ａ 金属板７，８，９のＬ字形の短辺の突出方向の背面
７ｂ，８ｂ，９ｂ 金属板７，８，９のＬ字形の長辺の突出方向の背面
１０，１２ａ，１２ｂ 支持部
１１ 第１のリードフレーム
１３ 第２のリードフレーム
１５ａ，１５ｂ 放熱用フィン
３０，３２,３４ クリップ
３０ａ，３２ａ，３４ａ 延長部
３０ｂ，３２ｂ，３４ｂ ベース部
３０ｃ，３２ｃ，３４ｃ コンタクト部
３８ パッシベーション膜
６８，７０，７２ 導電性パッド
８２ 第1リードフレーム
８２ａ 第1リードフレームの第1端子部
８２ｂ 第1リードフレームの第２端子部
８４ 第２リードフレーム
８４ａ 第２リードフレームの第1端子部
８４ｂ 第２リードフレームの第２端子部
８６ 導電板

Claims (2)

  1. 主面にソース電極と、裏面にドレイン電極とを有する、パワーＭＯＳＦＥＴである半導体チップの主面側に接続予定の金属板を、支持部で支持した形態で所定間隔に配列して連続的に一体形成した第１のリードフレームと、前記第１のリードフレームに対応し、前記半導体チップの裏面側に接続予定の金属板を、支持部で支持した形態で所定間隔に配列して連続的に一体形成した第２のリードフレームを準備する工程と、
    前記半導体チップを導電性接着材料を介して前記第１，２のリードフレームで挟むように配置して、前記ソース電極及び前記ドレイン電極と前記第１及び第２のリードフレームとをそれぞれ接続する工程と、
    前記第１，２のリードフレームのそれぞれの支持部を切断し半導体装置の部分を前記第１，２のリードフレームから分離して第１及び第２の金属板とする工程とを含み、
    前記第１の金属板および前記第２の金属板のうち、前記ソース電極または前記ドレイン電極と当接する第１端面の各裏面に、放熱用フィンを取り付ける工程をさらに含むことを特徴とした半導体装置の製造方法。
  2. 前記第１，２のリードフレームは、その製造過程において、該リードフレームの面と垂直方向の曲げ加工を行う工程を含むことを特徴とした請求項１に記載の半導体装置の製造方法。
JP2005314209A 2005-10-28 2005-10-28 半導体装置の製造方法 Expired - Fee Related JP4917296B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005314209A JP4917296B2 (ja) 2005-10-28 2005-10-28 半導体装置の製造方法
US11/588,347 US7473990B2 (en) 2005-10-28 2006-10-27 Semiconductor device featuring electrode terminals forming superior heat-radiation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005314209A JP4917296B2 (ja) 2005-10-28 2005-10-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007123579A JP2007123579A (ja) 2007-05-17
JP4917296B2 true JP4917296B2 (ja) 2012-04-18

Family

ID=37995201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005314209A Expired - Fee Related JP4917296B2 (ja) 2005-10-28 2005-10-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7473990B2 (ja)
JP (1) JP4917296B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686554B2 (en) * 2007-03-13 2014-04-01 International Rectifier Corporation Vertically mountable semiconductor device package
JPWO2010004609A1 (ja) * 2008-07-07 2011-12-22 三菱電機株式会社 電力用半導体装置
JP5126244B2 (ja) * 2010-02-12 2013-01-23 株式会社村田製作所 回路モジュール
FR3028095B1 (fr) * 2014-11-04 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique de puissance a cellule de commutation 3d verticale
DE102017108172B4 (de) 2017-04-18 2022-01-13 Infineon Technologies Austria Ag SMD-Package und Verfahren zur Herstellung eines SMD-Packages
EP3971957A1 (en) * 2020-09-16 2022-03-23 Infineon Technologies Austria AG Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module
EP4310907A1 (en) * 2022-07-22 2024-01-24 Infineon Technologies Austria AG Semiconductor package and method for fabricating a semiconductor package for upright mounting

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689957A (ja) * 1992-03-24 1994-03-29 Fuji Electric Co Ltd 面実装型半導体装置
KR950014123B1 (ko) * 1992-09-08 1995-11-21 삼성전자주식회사 반도체 패키지
JP3533317B2 (ja) 1997-08-28 2004-05-31 株式会社東芝 圧接型半導体装置
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6791172B2 (en) 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
US6841865B2 (en) 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
JP2004311480A (ja) * 2003-04-02 2004-11-04 Matsushita Electric Works Ltd 半導体発光素子
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
JP2004349331A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp パワーｍｏｓｆｅｔとパワーｍｏｓｆｅｔ応用装置およびパワーｍｏｓｆｅｔの製造方法

Also Published As

Publication number Publication date
US7473990B2 (en) 2009-01-06
JP2007123579A (ja) 2007-05-17
US20070096317A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US6777800B2 (en) Semiconductor die package including drain clip
US8193622B2 (en) Thermally enhanced thin semiconductor package
US8008759B2 (en) Pre-molded clip structure
US7781872B2 (en) Package with multiple dies
JP4917296B2 (ja) 半導体装置の製造方法
JP2001156219A (ja) 半導体装置
KR20130028866A (ko) 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스
JP2004200264A (ja) 半導体装置およびその製造方法
US8278747B2 (en) Semiconductor apparatus having a two-side heat radiation structure
JP2006261221A (ja) 電子回路及び電子機器
JP2006203048A (ja) 半導体装置
JP4435050B2 (ja) 半導体装置
JP4715283B2 (ja) 電力変換装置及びその製造方法
JP4556732B2 (ja) 半導体装置及びその製造方法
JP3215254B2 (ja) 大電力用半導体装置
JPH05166979A (ja) 半導体装置及びその製造方法
JP4091896B2 (ja) 半導体装置の製造方法
JP2017028131A (ja) パッケージ実装体
JP4443503B2 (ja) 半導体装置及びその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP2007305911A (ja) 半導体パッケージ及び半導体モジュール
JP3473525B2 (ja) クアッドフラットパッケージ
JP2006186000A (ja) 高出力半導体装置及びその製造方法
JP5620773B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees