JPH05166979A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH05166979A
JPH05166979A JP3331836A JP33183691A JPH05166979A JP H05166979 A JPH05166979 A JP H05166979A JP 3331836 A JP3331836 A JP 3331836A JP 33183691 A JP33183691 A JP 33183691A JP H05166979 A JPH05166979 A JP H05166979A
Authority
JP
Japan
Prior art keywords
plate
frame
heat dissipation
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3331836A
Other languages
English (en)
Inventor
Hajime Kato
肇 加藤
Yoshihiro Fukuba
義浩 福場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3331836A priority Critical patent/JPH05166979A/ja
Publication of JPH05166979A publication Critical patent/JPH05166979A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 形状精度に優れ、しかも経時的な形状変化の
少ないリードフレームを備えた半導体装置を、放熱効果
を損なうことなく安価に提供する。 【構成】 半導体チップ１を搭載するリードフレーム２
を、外部リード４と略等しい厚さを有するフレーム板20
と、このフレーム板20の一面に接合された放熱板21とか
ら構成する。半導体チップ１を搭載するフレーム板20と
外部リード４とが一定厚さの板材からの打抜きにより形
成して形状精度を確保し、フレーム板20の薄肉化による
放熱性の不足を、放熱板21からの放熱により補う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、発熱量が大きいパワー
トランジスタ等の半導体チップを備え、このチップを搭
載するリードフレームに放熱作用をなさしめるべく構成
した半導体装置に関する。
【０００２】
【従来の技術】図１は、従来のこの種の半導体装置の縦
断面図である。図中１は半導体チップであり、この半導
体チップ１は、基台となるリードフレーム２の一面に搭
載され、半田層３を介して電気的に接続してある。リー
ドフレーム２の一側には外部との接続のための外部リー
ド４が配してあり、この外部リード４は、アルミニウム
製のリード線５のボンディングにより半導体チップ１の
対応する電極に結線され、半導体チップ１及びリードフ
レーム２と共に、エポキシ樹脂等の封止樹脂の一体モー
ルドにより形成されたパッケージ６にて被覆されてい
る。
【０００３】この半導体装置は、パッケージ６から突出
する外部リード４の先端を所定の接続部位に接続して用
いられるが、この際、半導体チップ１が発熱することは
避けられず、特に、パワートランジスタ等、発熱量が大
きい半導体チップ１を備えた半導体装置においては、こ
の熱を外部に放熱する必要がある。このため従来におい
ては、リードフレーム２の他面、即ち、半導体チップ１
が搭載された側と逆側の面をパッケージ６の外部に図示
の如く露出させ、この露出面に放熱作用をなさしめるよ
うにしている。
【０００４】
【発明が解決しようとする課題】さて、以上の如き放熱
作用を良好に行わせるためには、放熱体を兼ねるリード
フレーム２が十分な放熱面積を有する必要があり、該リ
ードフレーム２を厚肉化することが要求される。
【０００５】また一方、リードフレーム２と外部リード
４とは、一般的に、共通の板材の打抜きにより一体的に
形成し、その後に所定位置にて切断して分離する一連の
工程により製造されており、このように製造されるリー
ドフレーム２の厚さ確保のためには、リードフレーム２
及び外部リード４の素材として、前者の相当部分が厚
く、後者の相当部分が薄くなるように成形された異厚材
を用いねばならない。
【０００６】ところが、この種の異厚材は高価であるこ
とから、半導体装置のコスト低下が難しく、またこの種
の異厚材は厚さの変化部に不均一な加工歪を有している
ことが多く、この歪の緩和に伴ってリードフレーム２に
経時的な形状変化が生じ、パッケージ６による封止が阻
害される虞があり、更に、前記異厚材の製造上の制限に
よりリードフレーム２の上限厚さが制約され、所望の放
熱効果が得難いという問題があった。
【０００７】本発明は斯かる事情に鑑みてなされたもの
であり、リードフレームの素材として異厚材を用いる必
要がなく、しかも高い放熱効果が得られる安価な半導体
装置を提供し、またこの半導体装置を従来と同等の工数
にて得るための製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体チップを搭載するリードフレームを外部リー
ドと略等しい厚さのフレーム板と、このフレーム板の一
面に接合された放熱板とから構成したものであり、この
半導体装置を得るための本発明に係る半導体装置の製造
方法は、フレーム板への放熱板の接合と半導体チップの
搭載とを一工程にて行うものである。
【０００９】
【作用】本発明においては、フレーム板と外部リードと
を略等しい厚さとして、これらを、一定厚さの板材の打
抜きにより得られるようにし、このフレーム板の一面に
放熱板を接合してリードフレームを構成して、放熱のた
めの十分な厚さを確保する。
【００１０】また、以上の如きリードフレームの構成に
際して必要となる従来にない工程、即ち、フレーム板に
放熱板を接合する工程を、フレーム板（リードフレー
ム）に半導体チップを搭載する工程と同一工程にて行
い、工程の追加による工数増加を防ぐ。
【００１１】
【実施例】以下本発明をその実施例を示す図面に基づい
て詳述する。図２は本発明に係る半導体装置の一実施例
を示す縦断面図である。
【００１２】図中１は半導体チップであり、この半導体
チップ１は、基台となるリードフレーム２の一面に搭載
され、半田層３を介して電気的に接続してある。リード
フレーム２は、半導体チップ１をその一面に搭載するフ
レーム板20と、該フレーム板20の他面の略全面に半田層
７を介して接合された放熱板21を備えてなる。
【００１３】放熱板21は、熱伝導度の高い金属製の平板
であり、例えば、表面にメッキ処理を施してなる銅板を
用いればよいが、コスト的な制約がある場合には、アル
ミニウム板としてもよい。但しこの場合、半導体チップ
１の搭載に供されるフレーム板20の材質が一般的に銅系
材料であるため、フレーム板20と放熱板21との熱膨張率
の差により接合部に応力が発生する虞があり、前記半田
層７による接合に代えて、超音波溶接を採用する等、前
記応力の緩和対策が必要となる。
【００１４】フレーム板20の一側には、これと略等しい
厚さを有する外部リード４が配してあり、この外部リー
ド４は、アルミニウム製のリード線５のボンディングに
より半導体チップ１の対応する電極に結線されている。
そして、この外部リード、フレーム板20及び放熱板21か
らなるリードフレーム２、並びにこれに搭載した半導体
チップ１は、エポキシ樹脂等の封止樹脂の一体モールド
により形成されたパッケージ６により、放熱板21の裏面
全体とフレーム板20の一部とを露出せしめた態様にて被
覆されている。
【００１５】フレーム板20は、従来と同様、共通の板材
の打抜きにより外部リード４と一体的に形成され、その
後に所定位置にて切断して分離することにより得られる
が、本発明に係る半導体装置においては、フレーム板20
と外部リード４とが略等しい厚さを有することから、こ
れらの素材として、一定の厚さを有する板材を用いるこ
とができる。そしてこの種の板材は、寸法精度が高く、
また均一な加工歪を有することから、初期の形状精度が
高く、しかも経時的な形状変化が生じ難いフレーム板20
が得られる。
【００１６】以上の如く構成された本発明に係る半導体
装置は、従来と同様、パッケージ６から突出する外部リ
ード４の先端を所定の接続部位に接続して用いられ、こ
のとき半導体チップ１が発熱するが、この熱は、フレー
ム板20及びこれに接合された放熱板21を伝播し、両板2
0，21の露出部を経て放熱されることになり、厚さに制
限のない放熱板21を厚肉化して十分な放熱面積を確保す
ることにより、従来と同等又はそれ以上の高い放熱効果
が得られる。
【００１７】またこのような本発明に係る半導体装置の
製造においては、フレーム板20に放熱板21を接合する従
来にない工程が必要となる。ところが従来の半導体装置
の製造においても、フレーム板20の表面に半田層３を介
して半導体チップ１を接合する工程を必要とし、このと
き、次工程において行われるフレーム板20に対する外部
リード４の位置決め、樹脂モールドによるパッケージ６
の形成に備える意味から、半導体チップ１の接合は、フ
レーム板20を位置決め用の金型に装着した状態で行われ
る。従って、この接合工程においてフレーム板20への放
熱板21の接合を同時に行うことにより、新たな工程の追
加が不要となる。
【００１８】このことは、前記金型にフレーム板20に対
して放熱板21を位置決めするキャビティを設け、このキ
ャビティ内に放熱板21を置き、該放熱板21上に半田ペレ
ットを載置して溶融させた後、従来と同様にフレーム板
20を置き、半導体チップ１を接合する手順により実現さ
れる。即ちこれにより、フレーム板20への放熱板21の接
合と、フレーム板20上への半導体チップ１の搭載が一工
程にて実施でき、工数の増加を可及的に少なくできる。
【００１９】図３は本発明に係る半導体装置の他の実施
例を示す縦断面図である。この実施例においては、アル
ミニウム板 21aの一面に樹脂絶縁層 21bを介して銅箔層
21cを被着してなる放熱板21が用いられ、銅箔層 21cを
半田層７を介してフレーム板20に接合した構成となって
いる。この構成によれば、同様の放熱効果が得られると
共に、パッケージ６からの放熱板21の露出面の絶縁が可
能となる。
【００２０】また放熱板21としては、前述した銅板又は
アルミニウム板に代えて、表面をメッキ処理したモリブ
デン板を用いてもよい。この場合、銅板を使用した場合
に比して放熱性は劣るが、パッケージ６からの放熱板21
の露出面を適宜の電極に半田付けするような用途におい
ては、この半田層の劣化が少ないため、経時的な放熱性
の劣化を防止できる新たな効果が得られる。
【００２１】
【発明の効果】以上詳述した如く本発明に係る半導体装
置においては、外部リードと略等しい厚さのフレーム板
に放熱板を接合してリードフレームを構成したから、半
導体チップを搭載するフレーム板の素材として、安価で
あると共に、寸法精度及び加工歪が少ない一定厚さの板
材を用いることができ、経時的な形状変化の少ないリー
ドフレームが安価に提供できる。また、フレーム板の薄
肉化による放熱作用の低下が放熱板の放熱作用による補
完され、十分な放熱効果を確保できる。更に本発明に係
る半導体装置の製造方法においては、リードフレームへ
の放熱板の接合と、半導体チップの搭載とが一工程にて
行われるから、従来と略同等の工数により前記半導体装
置を製造できる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図１】従来の半導体装置の断面図である。
【図２】本発明に係る半導体装置の一実施例を示す縦断
面図である。
【図３】本発明に係る半導体装置の他の実施例を示す縦
断面図である。
【符号の説明】
１ 半導体チップ ２ リードフレーム ４ 外部リード 20 フレーム板 21 放熱板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するリードフレーム
    を放熱体として利用するようにした半導体装置におい
    て、前記リードフレームは、外部リードと略等しい厚さ
    を有し前記半導体チップの搭載のためのフレーム板と、
    該フレーム板の一面に接合された放熱板とから構成して
    あることを特徴とする半導体装置。
  2. 【請求項２】 前記放熱板の前記フレーム板への接合
    と、該フレーム板への前記半導体チップの搭載とを一工
    程にて行う請求項１記載の半導体装置の製造方法。
JP3331836A 1991-12-16 1991-12-16 半導体装置及びその製造方法 Pending JPH05166979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3331836A JPH05166979A (ja) 1991-12-16 1991-12-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3331836A JPH05166979A (ja) 1991-12-16 1991-12-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05166979A true JPH05166979A (ja) 1993-07-02

Family

ID=18248195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3331836A Pending JPH05166979A (ja) 1991-12-16 1991-12-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05166979A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
JP2006303547A (ja) * 2001-04-17 2006-11-02 Nichia Chem Ind Ltd 発光装置
JP2007184643A (ja) * 2007-03-28 2007-07-19 Toshiba Electronic Engineering Corp 光半導体パッケージ
JP2007184642A (ja) * 2007-03-28 2007-07-19 Toshiba Electronic Engineering Corp 光半導体パッケージ
WO2010090326A1 (ja) * 2009-02-09 2010-08-12 株式会社安川電機 半導体装置の冷却構造及びその冷却構造を備えた電力変換装置
JP2010287914A (ja) * 2010-09-14 2010-12-24 Toshiba Electronic Engineering Corp 光半導体パッケージ
CN105470227A (zh) * 2014-09-29 2016-04-06 瑞萨电子株式会社 半导体器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
JP2006303547A (ja) * 2001-04-17 2006-11-02 Nichia Chem Ind Ltd 発光装置
JP2007184643A (ja) * 2007-03-28 2007-07-19 Toshiba Electronic Engineering Corp 光半導体パッケージ
JP2007184642A (ja) * 2007-03-28 2007-07-19 Toshiba Electronic Engineering Corp 光半導体パッケージ
WO2010090326A1 (ja) * 2009-02-09 2010-08-12 株式会社安川電機 半導体装置の冷却構造及びその冷却構造を備えた電力変換装置
JP2010287914A (ja) * 2010-09-14 2010-12-24 Toshiba Electronic Engineering Corp 光半導体パッケージ
CN105470227A (zh) * 2014-09-29 2016-04-06 瑞萨电子株式会社 半导体器件
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP3596388B2 (ja) 半導体装置
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
JP4917296B2 (ja) 半導体装置の製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP3261965B2 (ja) 半導体装置
JP3336982B2 (ja) 半導体装置およびその製造方法
JP2003115681A (ja) 電子部品の実装構造
JPH05166979A (ja) 半導体装置及びその製造方法
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP2001267469A (ja) 樹脂封止型半導体装置
JPH09181253A (ja) 半導体素子用のパッケージング装置
JPH0661372A (ja) ハイブリッドｉｃ
JP2008098243A (ja) 放熱板、放熱板に電子部品を実装する方法、および放熱板の製造方法
JP2004335493A (ja) 半導体装置の実装構造
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
CN114709185A (zh) 功率模块及其内部电气连接方法
JP2005116963A (ja) 半導体装置
JPH0637217A (ja) 半導体装置
JP2017028131A (ja) パッケージ実装体
JPH11220074A (ja) 半導体装置
JP2005327791A (ja) 半導体装置およびその実装構造
JP2665170B2 (ja) 半導体装置
JPH0878461A (ja) 放熱板付き半導体装置及びその製造方法
JPH08153844A (ja) 半導体装置